JP4900190B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP4900190B2 JP4900190B2 JP2007272177A JP2007272177A JP4900190B2 JP 4900190 B2 JP4900190 B2 JP 4900190B2 JP 2007272177 A JP2007272177 A JP 2007272177A JP 2007272177 A JP2007272177 A JP 2007272177A JP 4900190 B2 JP4900190 B2 JP 4900190B2
- Authority
- JP
- Japan
- Prior art keywords
- control line
- imaging device
- solid
- transistor
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
この固体撮像装置では、2次元配列された各単位画素毎に、入射光の光量に応じた信号電荷を生成するフォトダイオードと、このフォトダイオードで生成した信号電荷を読み出して電荷検出部(FD;フローティングでフュージョン部)に転送する転送(読み出し)トランジスタと、電荷検出部の電位変動に対応する電気信号を出力する増幅トランジスタと、電気検出部の電位を所定の初期値にリセットするリセットトランジスタとを設けたものであり、各画素を3つのトランジスタで構成することで、各単位画素の素子構成を簡素化し、画素の微細化等を図るものである。
そして、上記従来の固体撮像装置では、転送トランジスタのゲートを制御する転送制御線、リセットトランジスタのドレインを制御するアドレス制御線、およびリセットトランジスタのゲートを制御するリセット制御線の3本の配線を2次元画素配置の横方向(水平方向)に配線し、増幅トランジスタのソースに接続される出力信号線を縦方向(垂直方向)に配線している。
このため上述のように単位画素のトランジスタの数を3つに削減しても、画素サイズが配線ピッチの影響を受けてしまうので、画素の微細化を行うことが困難となってしまう。
このように上記従来の固体撮像装置においては、トランジスタの数を削減しても、配線による画素サイズの制約が大きくなるため、十分なフォトダイオードの開口面積をもった画素のレイアウトが困難であった。
このため、単位画素における配線数を減らすことができ、その分のスペースを削減して、単位画素の微細化を達成でき、また、受光部の開口率を向上することができる。
なお、以下に説明する実施の形態は、本発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において、特に本発明を限定する旨の記載がない限り、これらの態様に限定されないものとする。
本実施の形態による固体撮像装置は、基本的には上述した従来例(特開平10−93066号公報)と同様に2次元配列で複数の単位画素を配置した撮像領域を有し、この撮像領域の各単位画素を垂直、水平走査手段によって走査し、各単位画素から画素信号を出力信号線より取り出すものである。
また、各画素の信号配線としては、転送トランジスタ2の転送制御線8(8−1、8−2、……)と、リセットトランジスタ4のゲートを制御するリセット制御線9(9−1、9−2、……)と、リセットトランジスタ4のドレイン線7(7−1、7−2、……)と、共通ドレイン制御線(アドレス制御線)10(10−1、10−2、……)と、共通垂直(出力)信号線11(11−1、11−2、……)が設けられている。なお、各線の括弧内の符号は各列または各行に対応する符号である。
このような画素構造において、転送制御線8とリセット制御線9は水平方向(第1方向)に配置されており、アドレス制御線10と垂直信号線11は垂直方向(第2方向)に配置されている。このように、1画素あたりの配線数は横方向も縦方向も2本ずつである。
なお、図1では省略しているが、駆動電源6の電源配線としては、第3の金属配線(アルミや銅など)を用いている。
最初に、アドレス制御線10−1(AddrA)をある所定の期間“H”状態にする。このアドレス制御線=“H”の間に、まず、リセット制御線9−1にパルスを印加する。このパルスを印加すると、電荷検出部5の電位がアドレス制御線10の電圧とリセットトランジスタ4のチャネル電位の低いほうにリセットされる。
次に、読出し制御線8−1にパルスを印加する。これにより、フォトダイオード1の信号電荷が電荷検出部5へ読み出される。その後、アドレス制御線=“L”にすることで、読出し動作が完了する。この読出しの場合は、1行毎に読み出す方式なので、隣接する画素のリセット制御線9−2と読出し制御線8−2は駆動していない。次の水平ブランキング期間に駆動する。
図2と異なる点は、アドレス信号線10−1(AddrA)のHレベル=H5であるのに対し、Lowレベル=L5がGNDレベルよりも多少大きくなっている。このようにすることによって、増幅トランジスタ3を効率よく、ノンアクティブ状態にすることが可能となる。
図3と異なる点は、アドレス制御線10−1に再度Low期間を作り、その間にリセット制御線9−1にパルスを印加することによって、電荷検出部5の電位を所定の電圧VLowにすることである。
図3の動作では、電荷検出部5に信号電荷が貯留されたままとなっているが、図4では、電荷検出部5を読出し動作直後にリセットするので、信号電荷が貯留したままになることがない。
なお、本実施の形態において、各画素内の各素子の構成は図1の例と共通であるので同一符号を用いて説明する。
図1の例と異なる点は、読出し制御線14とアドレス制御線15が水平方向に配置形成され、リセットトランジスタのゲートに接続するリセット制御線13−1と垂直信号線11−1が垂直方向に配置形成されていることである。
これにより、水平帰線期間毎に電荷検出部5をリセットできるので、電荷検出部5のリーク電流などの影響を防ぐことが可能となる。
また、横方向2本、縦方向2本のレイアウトは、第1の金属配線を横方向に、第2の金属配線を縦方向に配置することで得られるので、配線遅延の非常に少ない画素の高速駆動が可能となる。
まず、アドレス制御線15−1をある所定の期間“H”にする。この期間に、リセット制御線13−1にパルスを印加し、電荷検出部5をリセットする。
その後、読出し制御線14−1にパルスを印加することでフォトダイオード1の信号を読み出す。
そして、読出しの一連の動作が終了した後で、アドレス制御線15−1をLowにし、再度、リセット制御線13−1にパルスを印加する。これによって、電荷検出部5を所定の電圧Vaddrでリセットできる。
図6と異なる点は、アドレス制御線15−1のLowレベルがL1であり、GNDレベルよりも若干大きくなっている。このようにすることによって、電荷検出部5からフォトダイオード1へ逆に流れるリーク電流成分を削減できる。
この方法は、アドレス制御線15−1のLow側の電圧をGND=0Vよりも高い電圧である“VL1”とし、読出し制御線14−1のLow側の電圧を“VL2”としている。
VL1の電圧設定により、電荷検出部5から転送トランジスタ2を通ってフォトダイオード1に電流が流れるのを防ぐことができる。
また、VL2の電圧設定により、VL1による電圧設定と同じ効果を得ることができる。なお、VL1、VL2の電圧設定は、図8に示す例のように両方を適用してもよいし、片方だけを適用してもよい。
なお、本実施の形態において、各画素内の構成は駆動電源6と接続構造を除いて図1、図5の例と共通であるので同一符号を用いて説明する。
上述した図1、図5に示す画素構成と異なる点は、リセットトランジスタ4のドレインと増幅トランジスタ3の電源端子が共通電源配線16(16−1、16−2、……)に接続されている点である。
この共通配線16は縦方向に配置されている電源制御線17(17−1、17−2、……)に接続されている。
このようなレイアウトにより、横方向の制御線19(19−1、19−2、……)、20(20−1、20−2、……)と、縦方向の制御線17、18の2つの金属配線だけで画素の動作を行うことができる。
すなわち、図1、図5に示す構成では、電源配線として第3の金属配線が必要であったが、本例では不要となる。
まず、電源制御線17−1(Act1)がある所定の期間Hレベル(アクティブ)になる。この間に、リセット制御線20にパルス信号が印加されるので電荷検出部5(図10では省略)が所定の電圧にリセットされる。
その後、読出し制御線19−1にパルスが印加される。これによって、フォトダイオード1(図10では省略)の信号電荷を電荷検出部5へ読み出すことができる。
その後、電源制御線17−1をLレベルにし、再度、リセット制御線20−1にパルス信号を印加することにより、電荷検出部5をGNDレベルにし、増幅トランジスタ3をOFF状態にし、この列の画素をノンアクティブ状態にすることができる。
この例では、電源制御線17−1のLow側の電圧がVL10>GND=0Vとなっている。
これにより、上述の例で説明したように、電荷検出部5から転送トランジスタ2を通りフォトダイオード1に電流が流れるのを防ぐことができる。
この例では、読出し制御線19−1のLow電圧がVL11(<GND=0V)になり、リセット制御線20−1のLow電圧がVL12(<GND=0V)になっていることが、図11の例と異なる。
なお、VL11の採用は図11で説明した方法と同じ効果を有しているが、VL12の採用はリセットトランジスタ4を完全にOFF状態にできる効果を有する。
本例による固体撮像装置の各単位画素は、フォトダイオード1(1−1−1、1−2−1、1−1−2、1−2−2、……)、転送トランジスタ2(2−1−1、2−2−1、2−1−2、2−2−2、……)、増幅トランジスタ3(3−1−1、3−2−1、3−1−2、3−2−2、……)、リセットトランジスタ4(4−1−1、4−2−1、4−1−2、4−2−2、……)、電荷検出部5(5−1−1、5−2−1、5−1−2、5−2−2、……)、駆動電源6(6−1−1、6−2−1、6−1−2、6−2−2、……)を有している。
また、各単位画素の信号配線としては、横方向に転送制御線24(24−1、24−2、……)とリセット制御線25(25−1、25−2、……)が設けられ、縦方向に共通ドレイン制御線(共通電源線)22(22−1、22−2、……)と、共通垂直(出力)信号線23(23−1、23−2、……)が設けられている。
このようなレイアウト構造により、コンタクト数を上下の2つの画素で1個分削減させることができる。なお、その他の構成は、上述した実施の形態と同様であるので説明は省略する。
本例による固体撮像装置の各単位画素は、フォトダイオード1(1−1−1、1−2−1、1−1−2、1−2−2、……)、転送トランジスタ2(2−1−1、2−2−1、2−1−2、2−2−2、……)、増幅トランジスタ3(3−1−1、3−2−1、3−1−2、3−2−2、……)、リセットトランジスタ4(4−1−1、4−2−1、4−1−2、4−2−2、……)、電荷検出部5(5−1−1、5−2−1、5−1−2、5−2−2、……)、駆動電源6(6−1−1、6−2−1、6−1−2、6−2−2、……)を有している。
また、各単位画素の信号配線としては、横方向に転送制御線24(24−1、24−2、……)とリセット制御線25(25−1、25−2、……)が設けられ、縦方向に共通ドレイン制御線(共通電源線)22(22−1、22−2、……)と、共通垂直(出力)信号線23(23−1、23−2、……)が設けられている。
そして、リセットトランジスタ4のドレイン線21(21−1−1、21−1−2、……)は、共通配線26(26−1−1、26−1−2、……)によって共通電源線22(22−1、22−2、……)に接続されている。
また、増幅トランジスタ3(3−1−1、3−1−2、3−2−1、3−2−2、……)のドレイン線27(27−1−1、27−1−2、……)には、駆動電源6(6−1、6−2、……)が接続されている。
このようなレイアウト構造により、コンタクト数を上下の2つの画素で2個分削減させることができる。なお、その他の構成は、上述した実施の形態と同様であるので説明は省略する。
本例による固体撮像装置の各単位画素は、フォトダイオード1(1−1−1、1−1−2、1−1−3、1−1−4、1−2−1、1−2−2、1−2−3、1−2−4、……)、転送トランジスタ2(2−1−1、2−1−2、2−1−3、2−1−4、2−2−1、2−2−2、2−2−3、2−2−4、……)、増幅トランジスタ3(3−1−1、3−1−2、3−1−3、3−1−4、3−2−1、3−2−2、3−2−3、3−2−4、……)、リセットトランジスタ4(4−1−1、4−1−2、4−1−3、4−1−4、4−2−1、4−2−2、4−2−3、4−2−4、……)、電荷検出部5(5−1−1、5−1−2、5−1−3、5−1−4、5−2−1、5−2−2、5−2−3、5−2−4、……)を有している。
また、各単位画素の信号配線としては、横方向に転送制御線24(24−1、24−2、……)とリセット制御線25(25−1、25−2、……)が設けられ、縦方向に共通電源制御線28(28−1、28−2、……)と、共通垂直(出力)信号線29(29−1、29−2、……)が設けられている。
この電源制御線28は、左右の2つの画素で共通になっており、コンタクト数と縦方向の配線数を削減することが可能である。
また、リセットトランジスタ4のドレインもコンタクト31(31−1−1、31−2−1、……)を介して共通の電源制御線28に接続されている。これも、コンタクト数を削減することが可能である。
特に、色フィルタを配置した固体撮像装置では、1組の色配列に対応して、2×2、2×4、2×8などで画素の配列を共通化し、微細化画素を開発することが可能である。
さらに本発明は、上述のような構造の固体撮像装置に限らず、各種の固体撮像装置に適用し得るものであり、特に微細化画素では有効な技術である。
Claims (4)
- 2次元配列で複数の単位画素を配置した撮像領域を有し、少なくとも前記単位画素に、入射光の光量に応じた信号電荷を生成する光電変換素子と、前記光電変換素子の信号電荷を読み出して電荷検出部に転送する転送トランジスタと、前記電荷検出部の電位変動に対応する電気信号を出力する増幅トランジスタと、前記電荷検出部の電位を所定の初期値にリセットするリセットトランジスタとを設けた固体撮像装置において、
前記リセットトランジスタのドレインと前記増幅トランジスタのドレインが共通接続されており、
前記転送トランジスタのゲートを制御する転送制御線に印加するLow側の電圧が負電圧であり、
前記リセットトランジスタのゲートを制御するリセット制御線に印加するLow側の電圧が負電圧である
固体撮像装置。 - 前記転送制御線と前記リセット制御線とが前記単位画素の2次元行列配置の第1方向に配置され、前記リセットトランジスタのドレイン電圧を制御する電源制御線と前記増幅トランジスタのソースに接続される出力信号線とが前記単位画素の2次元行列配置の第2方向に接続されており、
前記転送制御線及び前記リセット制御線は第1の金属電極で形成され、前記電源制御線及び前記出力信号線は第2の金属電極で形成されている
請求項1記載の固体撮像装置。 - 垂直走査方向に隣接する単位画素のリセットトランジスタのドレインを共通接続した
請求項1記載の固体撮像装置。 - 水平走査方向に隣接する単位画素のリセットトランジスタのドレインを共通接続した
請求項1記載の固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007272177A JP4900190B2 (ja) | 2007-10-19 | 2007-10-19 | 固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007272177A JP4900190B2 (ja) | 2007-10-19 | 2007-10-19 | 固体撮像装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002028080A Division JP4164733B2 (ja) | 2002-02-05 | 2002-02-05 | 固体撮像装置及びその駆動方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010225189A Division JP5229294B2 (ja) | 2010-10-04 | 2010-10-04 | 固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008085351A JP2008085351A (ja) | 2008-04-10 |
JP4900190B2 true JP4900190B2 (ja) | 2012-03-21 |
Family
ID=39355800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007272177A Expired - Lifetime JP4900190B2 (ja) | 2007-10-19 | 2007-10-19 | 固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4900190B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5221982B2 (ja) | 2008-02-29 | 2013-06-26 | キヤノン株式会社 | 固体撮像装置及びカメラ |
WO2019054102A1 (ja) * | 2017-09-14 | 2019-03-21 | パナソニックIpマネジメント株式会社 | 固体撮像装置、及びそれを備える撮像装置 |
CN111034178B (zh) * | 2017-09-14 | 2022-09-20 | 新唐科技日本株式会社 | 固体摄像装置及具备该固体摄像装置的摄像装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02161878A (ja) * | 1988-12-14 | 1990-06-21 | Matsushita Electron Corp | 光電変換半導体装置の駆動方法 |
JPH08306908A (ja) * | 1995-05-09 | 1996-11-22 | Matsushita Electric Ind Co Ltd | 電荷検出装置 |
JP4200545B2 (ja) * | 1998-06-08 | 2008-12-24 | ソニー株式会社 | 固体撮像素子およびその駆動方法、並びにカメラシステム |
JP3856283B2 (ja) * | 2000-02-14 | 2006-12-13 | シャープ株式会社 | 固体撮像装置および撮像装置の駆動方法 |
-
2007
- 2007-10-19 JP JP2007272177A patent/JP4900190B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2008085351A (ja) | 2008-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4164733B2 (ja) | 固体撮像装置及びその駆動方法 | |
US11798961B2 (en) | Imaging device and imaging system | |
JP5292787B2 (ja) | 固体撮像装置及びカメラ | |
JP4720813B2 (ja) | 固体撮像装置 | |
CN108174128A (zh) | 成像装置和电子设备 | |
JP5267503B2 (ja) | 固体撮像装置 | |
TW200935888A (en) | Solid-state imaging device, camera, and electronic device | |
US8471941B2 (en) | Missing pixel array | |
JP4900190B2 (ja) | 固体撮像装置 | |
TW200301569A (en) | Photographing device | |
JP5105453B2 (ja) | 撮像素子、半導体装置、及び撮像方法、撮像装置 | |
JP5229294B2 (ja) | 固体撮像装置 | |
JP2007027456A (ja) | 撮像装置 | |
JP4849049B2 (ja) | 固体撮像装置 | |
JP4248256B2 (ja) | 固体撮像装置 | |
JP2008118434A (ja) | 固体撮像素子及び撮像装置 | |
TW200950507A (en) | Method and circuit for driving active pixels in a CMOS imager device | |
JP6018396B2 (ja) | 裏面照射型撮像素子、それを備えた駆動装置及び撮像装置並びに裏面照射型撮像素子の駆動方法 | |
US20110261240A1 (en) | Solid-state imaging device | |
JP3775327B2 (ja) | 固体撮像素子、固体撮像装置、固体撮像素子の駆動方法 | |
JP2000012821A (ja) | 固体撮像装置 | |
CN103165636B (zh) | Cmos图像传感器的像素单元组及cmos图像传感器 | |
JP4537271B2 (ja) | 撮像装置及び撮像システム | |
JP2009124633A (ja) | 撮像装置及び撮像装置の駆動方法 | |
JP4171870B2 (ja) | 固体撮像素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090817 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111219 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4900190 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |