JP4896898B2 - パターン作成方法および半導体装置の製造方法 - Google Patents
パターン作成方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4896898B2 JP4896898B2 JP2008009231A JP2008009231A JP4896898B2 JP 4896898 B2 JP4896898 B2 JP 4896898B2 JP 2008009231 A JP2008009231 A JP 2008009231A JP 2008009231 A JP2008009231 A JP 2008009231A JP 4896898 B2 JP4896898 B2 JP 4896898B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- design
- space
- resist
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本発明に係るパターン作成方法の第1の実施の形態について図1乃至図14を参照しながら説明する。本実施形態は、本発明を側壁加工プロセスでのパターン作成方法に適用したものである。
ライン側壁残しプロセス(第二のプロセス工程)では、スリミング後のレジストパターン側壁或いはレジストパターンを転写したハードマスクパターンの側壁に側壁膜を形成し、この側壁膜をマスクとしてラインパターンを形成する。側壁膜の位置にライン状の回路パターンが形成される。ただし、スリミング工程やハードマスクへの転写工程は省略することも可能である。
まず、回路パターンを一旦設計し(ステップS300)、上述した本実施形態による設計制約を用いてDRCを実行する(ステップS310)。デザインルール(Design Rule:以下、単に「DR」という)を満たさない回路パターンがある場合には、上述したパターン作成方法(図9乃至図10)を用いて形成可能なパターンに修正し、全ての回路パターンについて形成可能な状態でレジストパターンを作成する(ステップS320)。その後は、作成されたレジストパターンについてOPC処理を施した後(ステップS330)、マスクパターンを作成する(ステップS340)。
本実施形態は、側壁加工プロセスを用いないパターンについて本発明を適用する場合を説明する。
上述した実施の形態におけるパターン作成方法の一連の手順は、コンピュータに実行させるプログラムとしてフレキシブルディスクやCD−ROM等の記録媒体に収納し、コンピュータに読込ませて実行させても良い。これにより、本発明にかかるパターン作成方法を、汎用コンピュータを用いて実現することができる。記録媒体は、磁気ディスクや光ディスク等の携帯可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でも良い。また、上述したパターン形成方法の一連の手順を組込んだプログラムをインターネット等の通信回線(無線通信を含む)を介して頒布しても良い。さらに、上述したパターン形成方法の一連の手順を組込んだプログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布しても良い。
上述したパターン作成方法により作成された設計パターンからレジストパターン(第一のパターン)を求め、レジストパターンを転写するためのマスクパターンを作成し、作成されたマスクパターンをマスク上に形成し、得られたマスクを露光して被加工膜上に形成されたレジスト膜にマスクパターンを転写し、さらに被加工膜にパターンを加工形成することにより半導体装置を製造すれば、回路設計におけるTATが大幅に短縮されるので、装置の製造コストを低減できる上、市場への供給時期を早めることが可能になる。
LW50:ライン幅(第1の距離)
LW52:ライン幅(第2の距離)
NL1,NL30,NL40,CP110:注目パターン
RP10,RP20,RP50:レジストパターン
RW1,RW10,RW50:レジストライン幅
RS1,RS10,RS20:レジストスペース幅
S1,S31,S41,S100:スペース幅(第1の距離)
S2,S32,S42,S200:スペース幅(第2の距離)
T2,T4,T10,T20,T30,T40,T50,T60,T70,T80,T90:二次元テーブル
Claims (5)
- 被加工膜上に第一のプロセス工程により第一のパターンを形成し、
第二のプロセス工程を適用して、前記第一のパターンに基づいて形成される、第二のパターンを前記被加工膜上に形成し、
前記第二のパターンを用いて前記被加工膜を加工することにより、前記第二のパターンに対応した設計パターン通りに前記被加工膜に回路パターンを形成するための、前記設計パターンのパターン作成方法であって、
前記第一のパターンのうちの任意のパターンのパターン幅と、前記任意のパターンと前記任意のパターンに隣接するパターンとのスペースとを指標とする第一のパターンの設計制約を求める工程と、
前記第二のプロセス工程によるパターン変換に応じて、前記前記第一のパターンの設計制約を補正することにより、前記第一のパターンの前記任意のパターンに基づいて形成される前記第二のパターンの所定のパターン又はパターンスペースの両側の2つのパターンスペース又はパターンを指標とする前記第二のパターンの設計制約を求める工程と、
前記設計パターンが前記第二のパターンの設計制約を充足するかどうかを判定する工程と、
前記設計制約を充足しないと判定された場合に、前記設計制約で許容される値に前記設計パターンを変更する工程と、
を備えることを特徴とするパターン作成方法。 - 前記第二のプロセス工程は、
前記第一のパターンの側壁に第二のパターン形成材料を形成する工程と、
前記第一のパターンを除去して前記第二のパターンを形成する工程と、
を含み、
前記第二のパターンの設計制約は、前記第一のパターンの前記任意のパターンの側壁に形成される前記第二のパターンの所定パターンの両側のパターンスペースを指標として求めることを特徴とする請求項1に記載のパターン作成方法。 - 前記第二のプロセス工程は、
前記第一のパターンの側壁に第二のパターン形成材料を形成する工程と、
前記第二のパターン形成材料間のパターンスペースに第三のパターンを埋め込む工程と、
第二のパターン形成材料を除去してスペースパターンとなる第二のパターンを形成する工程と、
を含み、
前記第二のパターンの設計制約は、前記第一のパターンの前記任意のパターンの側壁に形成される前記第二のパターンの所定パターンスペースの両側のパターンの幅を指標として求めることを特徴とする請求項1に記載のパターン作成方法。 - 前記第二のプロセス工程は、前記第一のパターンのスリミング工程を含み、
前記第二のパターンの設計制約を求める工程は、前記第一のパターンのスリミング量に応じて、前記第一のパターンの設計制約を補正する工程を含むことを特徴とする請求項2又は3記載のパターン作成方法。 - 請求項1乃至4のいずれかに記載のパターン作成方法を用いて作成された設計パターンから前記第二のプロセス工程によるパターン変換に応じて前記第一のパターンを求め、求められた前記第一のパターンを転写形成するために作成されたマスクを露光して、被加工膜上に前記第一のパターンを形成し、第二のプロセス工程を適用して、前記第一のパターンに基づいて形成される第二のパターンを前記被加工膜上に形成し、前記第二のパターンを用いて前記被加工膜を加工することにより、前記被加工膜に回路パターンを形成することを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008009231A JP4896898B2 (ja) | 2008-01-18 | 2008-01-18 | パターン作成方法および半導体装置の製造方法 |
US12/354,119 US8347241B2 (en) | 2008-01-18 | 2009-01-15 | Pattern generation method, computer-readable recording medium, and semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008009231A JP4896898B2 (ja) | 2008-01-18 | 2008-01-18 | パターン作成方法および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009169259A JP2009169259A (ja) | 2009-07-30 |
JP4896898B2 true JP4896898B2 (ja) | 2012-03-14 |
Family
ID=40876793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008009231A Expired - Fee Related JP4896898B2 (ja) | 2008-01-18 | 2008-01-18 | パターン作成方法および半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8347241B2 (ja) |
JP (1) | JP4896898B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4908557B2 (ja) * | 2009-08-21 | 2012-04-04 | 株式会社東芝 | パターン判定方法 |
JP2011129756A (ja) * | 2009-12-18 | 2011-06-30 | Toshiba Corp | マスクパターンの生成方法、マスクパターン生成プログラム及び半導体装置の製造方法 |
US8533638B2 (en) * | 2011-04-05 | 2013-09-10 | Nanya Technology Corporation | Post-optical proximity correction photoresist pattern collapse rule |
US9235676B2 (en) * | 2014-04-25 | 2016-01-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Method and apparatus for optical proximity correction |
CN108121830A (zh) * | 2016-11-28 | 2018-06-05 | 深圳市中兴微电子技术有限公司 | 一种芯片制造方法及其装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3827659B2 (ja) * | 1999-03-04 | 2006-09-27 | 松下電器産業株式会社 | Lsi用マスクデータの作成方法及びlsi用パターンの形成方法 |
JP2001014376A (ja) * | 1999-07-02 | 2001-01-19 | Mitsubishi Electric Corp | デザインルール生成システムおよびそのプログラムを記録した記録媒体 |
JP2001083689A (ja) * | 1999-09-14 | 2001-03-30 | Toshiba Corp | 半導体製造用マスクのパターン補正方法およびそのパターン補正方法を記録した記録媒体 |
JP4064617B2 (ja) * | 2000-10-26 | 2008-03-19 | 株式会社東芝 | マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法 |
JP2003017390A (ja) * | 2001-06-29 | 2003-01-17 | Toshiba Corp | パターン形成方法及びパターン形成に用いるマスク |
JP2003060039A (ja) * | 2001-08-16 | 2003-02-28 | Mitsubishi Electric Corp | レイアウト検証方法およびそのプログラムおよびレイアウト検証装置 |
JP2005227666A (ja) * | 2004-02-16 | 2005-08-25 | Toshiba Corp | マスクデータ補正方法と半導体装置の製造方法 |
JP2005309194A (ja) * | 2004-04-23 | 2005-11-04 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
JP4936659B2 (ja) * | 2004-12-27 | 2012-05-23 | 株式会社東芝 | 半導体装置の製造方法 |
JP2006318978A (ja) | 2005-05-10 | 2006-11-24 | Toshiba Corp | パターン設計方法 |
JP2006351861A (ja) * | 2005-06-16 | 2006-12-28 | Toshiba Corp | 半導体装置の製造方法 |
JP2008233383A (ja) | 2007-03-19 | 2008-10-02 | Toshiba Corp | パターン作成方法、パターン作成プログラム、マスクの製造方法、および半導体装置の製造方法 |
-
2008
- 2008-01-18 JP JP2008009231A patent/JP4896898B2/ja not_active Expired - Fee Related
-
2009
- 2009-01-15 US US12/354,119 patent/US8347241B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8347241B2 (en) | 2013-01-01 |
JP2009169259A (ja) | 2009-07-30 |
US20090186424A1 (en) | 2009-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4266189B2 (ja) | 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム | |
US8802574B2 (en) | Methods of making jogged layout routings double patterning compliant | |
TWI287179B (en) | Method for manufacturing mask pattern, method for manufacturing semiconductor device, manufacturing system of mask pattern, cell library, and method for manufacturing mask | |
JP4413825B2 (ja) | 潜像計算方法、マスクパターン作成方法および半導体装置の製造方法 | |
JP2005181524A (ja) | 設計レイアウト作成方法、設計レイアウト作成システム、マスクの製造方法、半導体装置の製造方法、及び設計レイアウト作成プログラム | |
JP2010239009A (ja) | 半導体装置の製造方法およびテンプレート、並びにパターン検査データの作成方法 | |
JP2009294308A (ja) | パターン検証方法、パターン検証装置、プログラム、及び半導体装置の製造方法 | |
US7820346B2 (en) | Method for collecting optical proximity correction parameter | |
JP2008233383A (ja) | パターン作成方法、パターン作成プログラム、マスクの製造方法、および半導体装置の製造方法 | |
JP4896898B2 (ja) | パターン作成方法および半導体装置の製造方法 | |
JP4460794B2 (ja) | 露光マスクのパターン補正方法、パターン形成方法およびプログラム | |
JP4528558B2 (ja) | パターンのデータ作成方法、及びパターン検証手法 | |
US7337426B2 (en) | Pattern correcting method, mask making method, method of manufacturing semiconductor device, pattern correction system, and computer-readable recording medium having pattern correction program recorded therein | |
KR101652830B1 (ko) | 포토마스크 형성 방법, 이를 수행하는 프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한 저장 매체 및 마스크 이미징 시스템 | |
JP2007286362A (ja) | リソグラフィシミュレーション方法、プログラム及び半導体装置の製造方法 | |
US8997026B1 (en) | System and method for self alignment of pad mask | |
JP2006053248A (ja) | 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム | |
JP2003303742A (ja) | プロセスパラメータの作成方法、プロセスパラメータの作成システム及び半導体装置の製造方法 | |
TWI421908B (zh) | 光學鄰近校正模型的建立方法 | |
US9104833B2 (en) | Mask set for double exposure process and method of using the mask set | |
JP2008020734A (ja) | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 | |
JP2006235080A (ja) | マスクパターン作成方法、レイアウト作成方法、フォトマスクの製造方法、フォトマスク、及び半導体装置の製造方法 | |
JP5421054B2 (ja) | マスクパターン検証装置、マスクパターン検証方法及びその方法を用いた半導体装置の製造方法 | |
JP4326243B2 (ja) | 多重露光法及び多重露光法プログラムを記録したコンピュータ読み込み可能な記録媒体 | |
JP2006235327A (ja) | マスクパターンデータ・マスク検査データ作成方法、及びフォトマスクの製造・検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111221 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |