JP4889926B2 - 表示装置、及びその駆動方法 - Google Patents

表示装置、及びその駆動方法 Download PDF

Info

Publication number
JP4889926B2
JP4889926B2 JP2004224861A JP2004224861A JP4889926B2 JP 4889926 B2 JP4889926 B2 JP 4889926B2 JP 2004224861 A JP2004224861 A JP 2004224861A JP 2004224861 A JP2004224861 A JP 2004224861A JP 4889926 B2 JP4889926 B2 JP 4889926B2
Authority
JP
Japan
Prior art keywords
current
light emitting
emitting element
current source
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004224861A
Other languages
English (en)
Other versions
JP2005062859A (ja
JP2005062859A5 (ja
Inventor
肇 木村
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004224861A priority Critical patent/JP4889926B2/ja
Publication of JP2005062859A publication Critical patent/JP2005062859A/ja
Publication of JP2005062859A5 publication Critical patent/JP2005062859A5/ja
Application granted granted Critical
Publication of JP4889926B2 publication Critical patent/JP4889926B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y02B20/345
    • Y02B20/347

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は表示装置、特にアクティブマトリクス型に配置された自発光素子を有する表示装置及びその駆動方法に関する。また本発明は、表示装置に搭載される半導体集積回路に関する。
近年、発光素子(自発光素子)を用いた表示装置の研究開発が進められている。このような表示装置は、高画質、薄型、軽量などの利点を生かして、携帯電話の表示画面やパーソナルコンピュータのモニターとして幅広く利用されている。特に、このような表示装置は動画表示に適した速い応答速度、低電圧、低消費電力駆動などの特徴を有しているため、新世代の携帯電話や携帯情報端末(PDA)をはじめ、幅広い用途が見込まれている。
発光素子は有機発光ダイオード(Organic Light Emitting Diode : OLED)ともよばれ、陽極と、陰極と、前記陽極と前記陰極との間に、有機化合物や無機化合物を含み、陽極・陰極間に電界を印加すると発光する層(以下、電界発光層と表記する)を有している。この発光素子に流れる電流量と、発光素子の輝度は一定の関係があり、発光素子は電界発光層に流れる電流量に応じた輝度で発光を行っている。
ところで、発光素子を用いた表示装置に多階調の画像を表示するときの画素への信号の入力方法としては、アナログ階調方式(アナログ駆動方式)とデジタル階調方式(デジタル駆動方式)が挙げられる。両方式の相違点は、発光素子の発光、非発光のそれぞれの状態において該発光素子を制御する方法にある。
アナログ階調方式は、発光素子に流れる電流を制御して階調を得るという方式である。またデジタル階調方式は、発光素子がオン状態(輝度がほぼ100%である状態)と、オフ状態(輝度がほぼ0%である状態)の2つの状態のみによって駆動するという方式である。しかしデジタル階調方式は、このままでは2階調しか表示出来ないため、他の方式、例えば時間階調方式や面積階調方式と組み合わせて多階調の画像を表示する駆動方法が提案されている。例えば時間階調表示とは、1フレームをいくつかのサブフレームに分け、それぞれの発光時間に重みをつけ、その選択によって階調表示を行うものである。また面積階調方式とは、画素内にサブ画素を設け、その発光面積に重みを付けて、その選択により階調表示を行う方法である。
発光素子を用いた表示装置に多階調の画像を表示するときの駆動方法としては、大別して電圧入力方法と電流入力方法が挙げられる。この電圧入力方式と電流入力方式は、前述したアナログ階調方式及びデジタル階調方式の両方が適用される。
電圧入力方法は、電圧値を有するビデオ信号を画素に入力し、画素が有する駆動用素子のゲート電極に入力して、該駆動用素子を用いて発光素子の輝度を制御する方式である。この場合、アナログ階調を適応すると、TFTのばらつきの影響を受けやすい。
また電流入力方法は、設定された信号電流を画素の駆動用素子に供給し、該駆動用素子から信号電流を発光素子に流すことにより、該発光素子の輝度を制御する方式である。電流入力方式の場合、発光素子へ流れる電流の値により多階調を表示する。このように信号として電流で入力するため、書き込み時間が長くなってしまう。
以上のような表示装置が有する発光素子の輝度は、以下に示すように経時的に劣化(以下、経時劣化と表記する)してしまう。図15(A)に示す発光素子への電流に対する、発光素子へ印加する電圧とのグラフをみると、ある電圧V0を印加すると電流Iaで所定の発光輝度が得られていたにもかかわらず、経時劣化により、電圧V0を印加しても電流Ibしか発光素子へ流れないため、所定の輝度が得られなくなってしまった。
図15(B)に示す発光素子の電流輝度特性のグラフからもわかるように、ある発光素子は電流値I0で輝度Laを得られたが、時間が経つにつれ輝度Lbへ低下している。
これらは電圧や電流を流すことで発光素子が発熱し、電界発光層の膜質が劣化したり、電界発光層と電極間との界面で劣化が生じるためであると考えられる。さらに発光素子の劣化状態は、各発光素子で異なるため焼きつきが生じてしまう。
そこで電圧入力方式の場合、自発光素子の劣化の程度に合わせてあらかじめ格納されている補正データに基づいて映像信号(ビデオ信号)を補正し、輝度ムラのない均一な画面を得ることのできる表示装置が提案されている(特許文献1参照)。詳しく説明すると、時間階調方式により多階調表示する場合であって、サブフレーム1bit分をビデオ信号の補正用に使用している。例えば6ビットデジタル階調使用の自表示装置の場合、補正を行うための上乗せ用として1ビット分の処理能力を追加し、7ビットデジタル階調として設計、作製する。そして通常の動作においては下位6ビットを使用しておき、発光素子に劣化が生じた場合には、通常のデジタル映像信号に補正値を加算し、その加算分の信号処理は、上乗せ用の1ビットを用いて行っている。
また図18に示すように、電圧入力方式と電流入力方式とが組み合わされたような方式もある。この方式では発光表示装置が有する各画素に、ゲートを短絡した電流能力比を持つ複数のトランジスタPchTFT1〜3を備える。そして複数のトランジスタ各々の電流供給能力は任意の電流値に比例するような状態を記憶した後に、発光素子に電流を供給するか否かを複数のトランジスタのドレインと発光素子の間のスイッチSW1A〜SW3Aをデジタル階調データD0〜D2に従って、オン・オフ制御することで、隣接領域にあるトランジスタの特性ばらつきにしか影響されないような高精度の電流を発光素子に供給する(特許文献2参照)。
特開2002−175041号公報 特開2003−66909号公報
このように表示装置では、発光素子ごとに劣化の程度が異なってしまう。その結果、画素全体を同じ輝度で発光させたい場合であっても、劣化の進んだ画素がばらついて発生し、この劣化の進んだ画素と、劣化していない又は劣化の少ない画素とが隣り合うとき、劣化の進んだ画素の方が暗く見えてしまう焼きつきが生じる。この焼きつきの結果、表示装置の表示ムラが生じてしまう。
特許文献1に記載の電圧入力方式を用いた表示装置はビデオ信号を補正しているため、補正後のビデオ信号の大きさ、つまり点灯時間の長さが最大値になると、それ以上、点灯時間を長くすることができない、すなわちビデオ信号を大きくすることができなかった。またさらに、本来の階調表現能力よりも、実際の表示上での階調表現能力が劣ってしまった。すなわち上述したように、7ビットの階調を表現できるパネルにおいて、1ビット分を補正用に用いるため、6ビット分の表示しかできなかった。
また上述したように、アナログ階調を適応した電圧入力方式の場合、TFTのばらつきの影響を受けやすかった。また電流入力方式では、信号電流の書き込み時間が長くなってしまった。
また特許文献1に記載の補正方法を、特許文献2に記載の画素構成に組み合わせる場合であっても、デジタル階調データD0〜D2に対して補正することとなり、前段落の問題は解消できない。すなわち、例えばデジタル階調データD0〜D2のうち、一つを補正用に使用するため、3ビットの階調を表現できるパネルにおいて、1ビット分を補正用に用いるため、2ビット分の階調しか表示できず、本来の階調表現能力よりも実際の表示上での階調表現能力が劣ってしまう。
そこで本発明は表示装置において、発光素子へ供給する電流を、発光素子の劣化の程度に応じて補正し、発光素子ごとの劣化によって生じる表示ムラの低減された表示装置を提供することを課題とする。さらに本発明は、TFTのばらつきの影響を受けず、信号の書き込み時間が短いことを特徴とする表示装置を提供することを課題とする。
上記課題を鑑み本発明は、ビデオ信号の補正と異なり、発光素子の劣化に応じて、発光素子へ供給される電流値を補正することを特徴とする。
上記を達成するため本発明の一態様は、少なくとも発光素子の劣化に基づく補正電流を供給する供給源と、供給源から発光素子へ補正電流を供給する電流源と、を有することを特徴とする表示装置である。
また本発明の別の一態様は、少なくとも信号線と、走査線との交差部に設けられた発光素子と、発光素子の劣化に基づく補正電流を供給する供給源と、供給源から発光素子へ補正電流を供給する電流源と、を有し、信号線と走査線とに接続される第1のスイッチと、電流源と発光素子との間に設けられた第2のスイッチと、を有することを特徴とする表示装置である。
また本発明の別の一態様は、少なくとも発光素子の劣化に基づく補正電流を供給する供給源と、供給源を制御する制御手段と、供給源から発光素子へ補正電流を供給する電流源と、を有することを特徴とする表示装置である。
また本発明の別の一態様は、少なくとも信号線と、走査線との交差部に設けられた発光素子と、発光素子の劣化に基づく補正電流を供給する供給源と、供給源を制御する制御手段と、供給源から発光素子へ補正電流を供給する電流源と、を有し、信号線と走査線とに接続される第1のスイッチと、電流源と発光素子との間に設けられた第2のスイッチと、を有することを特徴とする表示装置である。
また本発明の別の一態様は、少なくとも発光素子の点灯時間を数える手段と、点灯時間と発光素子の劣化に基づき補正信号を設定する手段と、を備える計数手段と、補正信号に基づき補正電流を供給する供給源と、供給源へ入力される補正信号を制御する制御手段と、供給源から発光素子へ補正電流を供給する電流源と、を有することを特徴とする表示装置である。
また本発明の別の一態様は、少なくとも信号線と、走査線との交差部に設けられた発光素子と、発光素子の点灯時間を数える手段と、点灯時間と発光素子の劣化に基づき補正信号を設定する手段と、を備える計数手段と、補正信号に基づき補正電流を供給する供給源と、供給源へ入力される補正信号を制御する制御手段と、供給源から発光素子へ補正電流を供給する電流源と、を有し、信号線と走査線とに接続される第1のスイッチと、電流源と発光素子との間に設けられた第2のスイッチと、を有することを特徴とする表示装置である。
また本発明の別の一態様は、少なくとも発光素子の劣化情報を記憶する記憶手段と、発光素子の点灯時間を数える手段と、点灯時間と劣化情報に基づき補正信号を設定する手段と、を備える計数手段と、補正信号に基づき補正電流を供給する供給源と、供給源へ入力される補正信号を制御する制御手段と、供給源から発光素子へ補正電流を供給する電流源と、を有することを特徴とする表示装置である。
また本発明の別の一態様は、少なくとも信号線と、走査線との交差部に設けられた発光素子と、発光素子の劣化情報を記憶する記憶手段と、発光素子の点灯時間を数える手段と、点灯時間と劣化情報に基づき補正信号を設定する手段と、を備える計数手段と、補正信号に基づき補正電流を供給する供給源と、供給源へ入力される補正信号を制御する制御手段と、供給源から発光素子へ補正電流を供給する電流源と、信号線と走査線とに接続される第1のスイッチと、電流源と発光素子との間に設けられた第2のスイッチと、を有することを特徴とする表示装置である。
また本発明において、供給源は電流源を有し、電流源は信号線毎に設けられる。
また本発明において、供給源は一対の第1の電流源及び第2の電流源を有し、一対の電流源は信号線毎に設けられる。
また本発明において、補正電流を供給する電流源は、トランジスタ、及びトランジスタのゲート・ソース間電圧を保持する容量を有する。
また本発明において、電流源と供給源は電流線を介して接続される。
また本発明において、制御手段はシフトレジスタ又はデコーダを有する。
また本発明において、制御手段はシフトレジスタ又はデコーダと、第1のラッチ回路と、第2のラッチ回路とを有する。
また本発明において、制御手段が有する電流源と、供給源が有する電流源とを共有することができる。
また本発明において、制御手段が有するシフトレジスタ、及びラッチ回路と、信号線を駆動する信号線駆動回路が有するシフトレジスタ、及びラッチ回路と、を共有することができる。
また本発明の別の一態様は、発光素子の劣化情報を記憶し、それに応じた補正信号を算出する半導体集積回路を有することを特徴とする。
本発明の半導体集積回路の一態様は、発光素子の劣化情報を記憶する記憶手段と、発光素子の点灯時間を数える手段と、点灯時間と劣化情報に基づき補正信号を設定する手段と、を備える計数手段と、を有する。
また本発明の半導体集積回路において、計数手段の発光素子の点灯時間を数える手段はカウンター回路を有する。
また本発明の半導体集積回路において、記憶手段は不揮発性メモリを有し、不揮発性メモリは発光素子の劣化情報が記録される。
また本発明の半導体集積回路において、記憶手段は不揮発性メモリ及び揮発性メモリを有し、揮発性メモリは表示情報が記録される。
また本発明の半導体集積回路が有する記憶手段と、計数手段とはシリコンウェハ上に設けられた半導体素子を有する。
また上記の構成を有する表示装置において、第1の電流源により、同一の信号線に接続された発光素子のうち最も劣化が小さい発光素子の劣化に応じた補正電流が供給され、第2の電流源により、同一の信号線に接続された発光素子のうち最も劣化が大きい発光素子の劣化に応じた補正電流が供給されるように駆動することができる。
また上記の構成を有する表示装置において、同一の信号線に接続された発光素子のうち最も劣化が小さい発光素子に応じた第1の電流値と、最も劣化が大きい発光素子に応じた第2の電流値と、の間の電流値を分割して複数の電流値を決定し、複数の電流源により第1及び第2の電流値を含む複数の電流値を供給するように駆動することができる。
このような駆動方法において、電流値を分割して決定される複数の電流値の数と、電流源との数は同一である。また、信号線へ入力されるビデオ信号を用いて発光素子の劣化を補正することができる。
また本発明の一態様は、デジタルのビデオ信号を用いてスイッチ部を駆動し、発光素子に所定な信号電流を流すか流さないかを選択して、発光状態・非発光状態を切り変えるデジタル方式を用い、さらに時間階調により多階調表現を行うことを特徴とする。
なお本発明において、供給源から発光素子へ補正電流を供給する電流源、つまり発光素子と接続される電流源は一つ又は複数個設けることができる。
本発明において、適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ(以下、TFTとも表記する)、半導体基板やSOI基板を用いて形成されるMOS型トランジスタ、接合型トランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類に限定はなく、単結晶基板、SOI基板、ガラス基板などに配置することができる。
以上、発光素子を有する表示装置について説明したが、本発明の適応範囲は広く、ある負荷の変化(劣化等)に応じて補正された電流値を、当該負荷へ供給することができる場合に適応することが可能である。
本発明により、発光素子の経時変化に伴い、当該発光素子へ供給する信号電流を補正することができ、焼きつきによる表示ムラを低減することができる。また本発明により、発光素子の劣化に応じた信号電流を設定することにより、発光素子の劣化に伴う輝度低下を防ぐことができ、画像表示の品位の低下を防止することができる。
また本発明の画素構成により、駆動用電流源のばらつき影響を低減した表示装置を提供することができる。
さらに本発明により、各発光素子の劣化に応じて補正された信号電流を設定することができる。そのため、最も劣化した発光素子に応じて信号電流を補正する場合と比べて、高精度に発光素子を駆動することができ、さらに消費電力を抑えることができる。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発 明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、本発明の表示装置の機能、及び構成について説明する。
図1(A)に示すように本発明の表示装置、特に画素は、発光素子11と、スイッチ(SW)12を介して発光素子11と接続される電流源(以下、駆動用電流源と表記する)13を有する。スイッチ12は、発光素子11に電流源からの一定電流を流すか流さないかをビデオ信号18に基づき選択して、発光状態・非発光状態を切り変える機能を有する。また駆動用電流源13は電源線20と接続され、ビデオ信号18とは異なる信号(以下、制御信号という)19により制御されている。なお、発光素子11と駆動用電流源13との間にはスイッチ12以外のものが設けられていてもよい。すなわち、発光素子11と駆動用電流源13とは電気的に接続されていればよい。
駆動用電流源13には、制御信号19が入力される。その結果、駆動用電流源13は、電流源を構成するトランジスタの電流特性のばらつきの影響を受けることなく、一定の電流を流すことが出来る。駆動用電流源13が流す電流の大きさは、制御信号19によって設定される。本発明では、駆動用電流源13が流す電流(信号電流とも表記する)の大きさは、発光素子11の劣化具合に応じた大きさになっている。つまり、制御信号19によって設定される電流の大きさは、発光素子11の劣化具合に応じた大きさになっている。すなわち、駆動用電流源13は、発光素子の劣化に応じて補正された大きさの電流を流すことが出来る。例えば、発光素子11の劣化がひどい場合は、制御信号19によって設定される電流の大きさは大きくなる。その結果、駆動用電流源13が発光素子11に流す電流の大きさは、大きくなっている。したがって、結果として、発光素子11の輝度の低下を抑えることが出来る。一方、発光素子11の劣化が軽い場合は、制御信号19によって設定される電流の大きさは、それほど大きくならない。その結果、駆動用電流源13が発光素子11に流す電流の大きさも、それほど大きくならない。したがって、結果として、発光素子11の輝度の低下を抑えることが出来る。このように、駆動用電流源13が流す電流の大きさは、発光素子11の劣化に合わせて設定されるため、発光素子11の劣化を露見しにくくし、焼きつきなどを防止することが出来る。
また図1(B)に示すように本発明の表示装置、特に画素において、複数の駆動用電流源13a〜13cを設けてもよい。この場合、複数の駆動用電流源13a〜13cを制御する複数の制御信号19、複数の駆動用電流源13a〜13cに応じて、複数のスイッチSW12a〜SW12cを設け、複数のスイッチへ複数のビデオ信号18を供給する。
このように複数の駆動用電流源13a〜13cを用いる場合、それに応じたbit数の階調表示を行うことができる。例えば、一つの駆動用電流源から電流I1=2×I0を供給し、他の駆動用電流源からI1=4×I0を供給することができる。
また図1(A)(B)に示す本発明の画素を有する表示装置の構成は図1(C)に示すように、発光素子11と、スイッチ12と、駆動用電流源13とを有する画素10と、駆動用電流源13に、発光素子の劣化に応じた信号電流を設定する信号供給源14と、信号供給源14を制御する制御手段15と、発光素子の劣化の情報が記録される記憶手段16と、発光素子の劣化状態を計測する計数手段17と、を有する。
なお本発明において、記憶手段や信号供給源が有する電流源は、各画素に設けても構わない。
図1(C)において、記憶手段16及び計数手段17とにより、発光素子の劣化状態、及び劣化状態に応じて補正すべき信号電流の値等の補正に関する情報が信号(以下、補正信号と表記する)として作成される。そして、補正信号は制御手段15に入力され、制御手段15により信号供給源14に電流を設定する。そして、信号供給源14の電流値に基づいて駆動用電流源13に、電流が設定される。その結果、駆動用電流源13から、補正された信号電流が発光素子11へ供給される。
本発明において、駆動用電流源を、所定の信号電流を供給する能力を有するように設定することを、信号電流の設定といい、特に各画素の発光素子の劣化状態に応じて補正された信号電流を供給するように設定することを補正された信号電流の設定という。
なお信号供給源は、補正信号に基づき補正された信号電流の設定を各画素の駆動用電流源に対して行う機能を有していればよく、例えば電流源を有する。また、当該電流源は、信号線ごとに接続されていると好ましい。またさらに当該電流源は、信号線ごとに複数接続されていてもよい。このとき、一方の電流源をリファレンス用電流源、他方の電流源を補正用電流源と表記し、補正の仕方によりリファレンス用電流源と、補正用電流源との表記を分ける。
また制御手段は、記憶手段16と、計数手段17とから作成される補正信号が入力され、補正信号に基づき信号供給源に対して電流を設定する機能を有すればよく、例えば、シフトレジスタやラッチ回路を有している。
さらに、信号電流源が有する電流源と、ラッチ回路が有する電流源とを共有することができる。その結果、駆動回路部の専有面積を低減することができ、狭額縁化を達成できる。
また信号線駆動回路において、一列の発光素子へ一斉にビデオ信号が入力される線順次駆動の場合には、ラッチ回路とシフトレジスタとを有し、発光素子ごとにビデオ信号が入力される点順次駆動の場合には、シフトレジスタを有すればよい。
記憶手段は、少なくとも記憶を保持するような手段、例えば不揮発性メモリや磁気メモリを有していればよく、発光素子の劣化情報(劣化データ)を不揮発性メモリ等に記録しておく。さらに揮発性メモリ等を有し、表示情報を記録しておく。劣化データには、発光素子において、一定輝度を得るための電流値の変化が記録された基礎データと、経時的な発光素子の劣化が保存されていく蓄積データとがある。
基礎データは、事前に、テスト用の一つ発光素子を駆動し、経時劣化を測定したものである。例えば、図11に示すように、電流源90と発光素子91とを備えたテスト用の素子を用いてエージングを行い、当該発光素子において、発光素子が一定の輝度を得るための電流、すなわち経時劣化に応じた電流を不揮発性メモリ92に記録する。
蓄積データは、実際の表示装置において、各発光素子の経時劣化を測定して逐次得ることができる。例えば、計数手段が有するカウンター回路により、発光素子の点灯時間(発光素子が実際に点灯している時間)をビデオ信号から計測する。そして、基礎データを参照し、当該発光素子の点灯時間に基づき、発光素子の劣化を見積もり、その劣化を蓄積しているものである。
このような基礎データと蓄積データとから、発光素子の劣化を把握し、計数手段により信号電流をどの程度補正するかの信号、つまり補正信号が決定される。例えば、記憶手段に基づき、計数手段により発光素子の点灯時間に見合う補正信号を決定し、制御手段へ入力する。また同時に、補正された補正信号電流は蓄積データへ保存される。
なお本発明の表示装置の上記手段が有する電流源や回路をトランジスタ、具体的にはN型又はP型の極性を有する薄膜トランジスタで形成することができる。さらに多結晶半導体膜を有する薄膜トランジスタで形成する場合、画素、信号供給源及び制御手段までを同一基板上に一体形成することができる。もちろん画素及び信号供給源と、制御手段と、又は画素と、信号供給源及び制御手段とのように、それぞれ別基板に形成しても構わない。
また計数手段と記憶手段とは、画素部と別途形成し、例えばシリコンウェハに設けられた半導体素子(トランジスタ)を用いても構わない。このように別途形成した計数手段及び記憶手段と、画素、信号供給源及び制御手段とを、異方導電性フィルム(ACF:Anisotropic Conductive Film)又はフレキシブルプリント基板(FPC:Flexible printed circuit)により接続すればよい。
本発明により、発光素子の経時変化に伴い、当該発光素子へ供給する信号電流を補正することができ、焼きつきによる表示ムラを低減することができる。またさらに、本発明の画素構成において、発光素子が一定輝度を発するように信号電流の設定を行うため、駆動用電流源、具体的には電流源を構成するトランジスタのばらつきの影響を低減した表示装置を提供することができる。
(実施の形態2)
本実施の形態では具体的な本発明の画素構成を、図2を用いて説明する。
図2(A)に示すように、画素は少なくとも、発光素子11と、破線で囲まれた領域に設けられているスイッチ(SW)12、駆動用電流源13、容量素子32、駆動用電流源、及び発光素子11との間に設けられたスイッチ(SW)34と、を有する。そして、スイッチ12は信号線36及び走査線37に接続され、駆動用電流源と容量素子32とは電源線20に接続されている。また駆動用電流源へ、信号供給源である信号供給用電流源40からの信号が電流線39を介して入力されている。そして上述したように、制御手段により信号供給用電流源40は制御されている。また駆動用電流源にはスイッチ34を制御するための信号が入力される。
また図2(B)に示すように複数の駆動用電流源13a、13bを設けてもよい。この場合、複数の駆動用電流源13a、13bを制御する複数の制御信号、つまり複数の信号供給用電流源40a、40b、それらに接続される複数の電流線39a、39bを有し、複数の駆動用電流源13a、13bと発光素子11との間には、発光素子11へ電流を供給するか否かを制御する複数のスイッチSW34a、SW34bがそれぞれ設けられている。また複数の駆動用電流源13に応じて、複数のスイッチSW12a、SW12b、複数のスイッチへ供給される複数のビデオ信号を供給する信号線36a、36bが設けられ、複数のスイッチSW12a、SW12bと電源線との間には、複数の容量素子32a、32bがそれぞれ設けられている。
このように複数の駆動用電流源を用いる場合、それに応じたbit数の階調表示を行うことができる。
次に駆動用電流源13の具体的な構成を例示し、本発明の画素構成について説明する。
図3(A)には、信号線36と、走査線37には、スイッチ31として機能するトランジスタ70が接続されている。またスイッチ34として機能するトランジスタ71が設けられ、容量素子32がトランジスタ71のゲート電極と電源線38との間に設けられている。発光素子35は、トランジスタ71の一方の電極と接続されている。そして破線で囲まれた駆動用電流源13には、スイッチとして機能するpチャネル型トランジスタ72が設けられており、当該トランジスタ72の一方の電極にはpチャネル型トランジスタ73と、nチャネル型トランジスタ75が設けられている。またトランジスタ72のゲート電極は第1の制御線77に接続されている。トランジスタ73のゲート・ソース間電圧を保持するための容量素子51が設けられている。トランジスタ73のゲート電極に接続される、nチャネル型トランジスタ74の一方の電極は電流線39に接続されている。nチャネル型トランジスタ74、75のゲート線は第2の制御線78に接続されている。
次に、このような画素構成の動作について説明する。
まず、信号供給源として機能する電流源は、補正された信号電流が流れるように設定されている。そしてトランジスタ74、75が第2の制御線78により選択され、オンとなる。すると、電源線38からpチャネル型トランジスタ73と、nチャネル型トランジスタ75とに電流が流れ、また容量素子51と、nチャネル型トランジスタ74とに電流が流れる。この電流の合計は、信号供給源が有する電流源と等しい電流量となる。そして、トランジスタ73が、補正された信号電流を流すのに必要なゲート・ソース間電圧となるまで、容量素子51へ電荷が蓄積される。その結果、トランジスタ73は、信号供給源の電流源から補正された信号電流を流す機能を有するようになる。
なお、トランジスタ73と、信号供給源の電流源を流れる電流とは必ずしも等しい電流を流すように設定する必要はない。例えば、比例関係を有していればよい。すなわち、カレントミラー構成にして、トランジスタ73のL/Wと、信号供給源の電流源を構成するトランジスタとのL/W比とを変えることにより、トランジスタ73が流す必要のある電流量を変えることができる。
その後、トランジスタ74、75をオフとし、トランジスタ72をオンとする信号を入力する。このような状況において、信号線36からトランジスタ70を介して容量素子32にビデオ信号が入力される。そしてトランジスタ71をオンとする信号が入力される場合は、トランジスタ73から発光素子35へ補正された信号電流が供給される。
次いで、図3(B)には、駆動用電流源13として機能するトランジスタ(図3(A)中のトランジスタ73)の極性をnチャネル型とする例を示す。電流源として機能するnチャネル型のトランジスタ81と、該トランジスタ81の一方の電極に接続された電源線38と、トランジスタ81のゲート・ソース間電圧を保持する容量素子51とを有する。トランジスタ81の他方の電極にはpチャネル型のトランジスタ82と、トランジスタ83が設けられている。またトランジスタ81のゲート電極に一方の電極が接続されるnチャネル型トランジスタ84を有し、トランジスタ84の他方の電極は電流線39に接続されている。そしてトランジスタ82、83、84のゲート電極は、第1の制御線77に接続されている。なおその他の構成は図3(A)と同様であるため、ここでの説明は省略する。本構成では、第2の制御線が必要とならない。また前述の駆動用電流源13として機能するトランジスタをpチャネル型とする場合でも、他のトランジスタの極性や接続関係を変えることにより、第2の制御線を必要としない構成とすることができる。
次に、図3(B)に示す画素構成の動作について説明する。
まず、トランジスタ83、84をオンする信号が第1の制御線77から入力され、極性の異なるトランジスタ82はオフとなる。すると、電源線38から電流が供給され、トランジスタ81、容量素子51、トランジスタ83を介して電流線39に接続されている信号供給源の電流源へ電流が流れる。このとき、信号供給源の電流源は、補正された信号電流が流れる能力を有するように設定されており、容量素子51は補正された信号電流と等しい電荷が保持される。なお容量素子51に蓄積されている電荷は、トランジスタ81のゲート・ソース間電圧と等しくなるまで蓄積される。その結果、トランジスタ81は、補正された信号電流を供給する能力を有するようになる。
その後、トランジスタ82をオンする信号が第1の制御線から入力され、極性の異なるトランジスタ83、84はオフする。このような状況において、信号線36からトランジスタ70を介して容量素子32にビデオ信号が入力される。そして、トランジスタ71をオンとする信号が入力される場合は、トランジスタ81から補正された信号電流が発光素子35へ入力される。
以上、駆動用電流源13をpチャネル型又はnチャネル型トランジスタにより作製する場合を説明したが、本発明の駆動用電流源13はトランジスタの極性に限定されない。そして図3においてトランジスタの極性を変える場合は、容量素子やスイッチとして機能するトランジスタの配置を考慮して、適宜設計する必要がある。すなわち、容量素子は電流源として機能するトランジスタのゲート・ソース間電圧を保持するように配置すればよい。なおこのとき、容量素子がゲート・ソース間電圧を保持するため、トランジスタのゲート・ソース間に容量素子を配置すると好ましい。またスイッチはオン・オフが制御できるように配置すればよく、複数のスイッチを配置してもよい。
以上のような画素、特に駆動用電流源13のその他の構成は、特願2002−143882、特願2002−143885、特願2002−143886、特願2002−143887、特願2002−143888等に記載のものを適応することも可能である。
また図16に示すように、画素内に記憶手段16、補正用電流源25を有してもよい。なお図16は、図2に示すSW12、SW34、容量素子32、駆動用電流源13を有する点線で囲まれた領域に相当する領域を拡大して示している。具体的な補正用電流源25は、複数の電流源25a〜25cを有し、各電流源に接続された複数のスイッチSW26a〜26cを有する。そして補正用電流源25は、駆動用電流源13と接続し、さらに駆動用電流源13、及び補正用電流源25はSW34を介して発光素子11に接続される。
このような画素において、記憶手段16に記憶されていく発光素子の劣化状態に基づき、補正用電流源25により、補正された信号電流が形成される。補正された信号電流に基づき、駆動用電流源13へ補正された信号電流の設定が行われる。その後SW34がオンとなると、該補正された信号電流が発光素子11へ供給される。
このような本発明の画素構成により、発光素子の劣化に応じて補正された信号電流を発光素子へ供給することができる。その結果、発光素子の劣化が原因となる焼きつきの低減された表示装置を提供することができる。
(実施の形態3)
なお発光素子の劣化に基づき、信号電流を補正する方法は、さまざまな場合が考えられる。すなわち本発明は、発光素子、つまり負荷の劣化に応じて発光素子(負荷)に流れる電流値を補正することを特徴としており、どのように電流値の補正を行うか等の方法は、あらゆる方法を用いることができる。
そこで本実施の形態では、二つの電流源を用いて、発光素子へ供給する信号電流を補正する方法を例示する。なお本発明において、信号電流を補正する電流源は単数でも複数でもよい。
図12(A)には、補正された信号電流を駆動用電流源に出力する第1の電流源21及び第2の電流源22を示す。それぞれ、第1の電流源をリファレンス用電流源とし、第2の電流源を補正用電流源とする。第1及び第2の電流源は、同一の電流線に接続されている。そして、その電流線は画素、すなわち駆動用電流源13と接続している。
また図12(B)に示すように、第2の電流源22に複数の電流源24a〜24cを設けてもよい。この場合、複数の電流源24a〜24cに応じて複数のスイッチSWa〜SWcを設け、それらを制御する。
このように複数の電流源を用いて第2の電流源22を構成する場合、スイッチSWa〜SWcを制御することにより、各電流源24a〜24cに応じた電流を電流線へ供給することができる。
以上のような、リファレンス用電流源及び補正用電流源とを用いて、信号電流の大きさの補正方法を、図13、図14に示す発光素子の劣化を表す劣化線を用いて具体的に説明する。
また説明を簡単にするため、劣化線は直線で示すが、実際の劣化線は曲線となることもある。つまりテスト用の発光素子をエージングして劣化線を求めればよい。
図13(A)に示すグラフは、一定の輝度で発光している場合の時間に対する、発光素子へ供給する信号電流を示し、初期電流I0は発光素子が所定の輝度を得るためのt=0における信号電流である。すなわち初期電流I0は、発光素子の経時劣化前の信号電流値である。そして発光素子は、経時劣化が生じるため、劣化線AやBのように、所定の輝度を得るための信号電流は、時間と共に増加していく。
なお実際のパネルには多数の発光素子が配置されており、発光素子の実際の点灯時間等に起因して、それぞれ劣化状態が異なってくる。そのため、各画素の発光素子の劣化状況に合わせた大きさの信号電流を用いて設定する必要がある。すなわち、各画素の発光素子の劣化に応じた大きさの信号電流を画素(駆動用電流源)へ出力する必要がある。
そこで、各画素の劣化の状態に合わせるため、ある範囲内の信号電流を大きさに応じて分割して、劣化に合わせた大きさの信号電流を設定する場合を考える。なお分割する間隔は、細かくなるにつれ、表示性能、すなわち補正の精度は向上するが、人間の目が認識できる範囲、例えば6bit、すなわち64個に分割する場合を想定して説明するが、本発明はこれに限定されない。
このとき、第1の電流源は、基準となる一定の電流を画素へ出力し、第2の電流源は、64通り(6ビット)の信号電流を画素へ供給する能力を有する必要がある。そのため、第2の電流源は、6つの電流源を有し、6つの電流源はそれぞれ供給する電流値は、I、2I、4I、8I、16I、32I、とするとよい。例えば電流源として機能するトランジスタのL/W比を1:2:4:8:16:32となるように設計しておけばよい。
なお図13において、劣化線は発光素子の数と同数求められるはずだが、便宜上、劣化線Aで示すような劣化状態が最小なものと、劣化線Bで示すような劣化状態が最大なもののみ示す。
このような劣化線A及びBにおいて、例えば劣化線Aを基準線とする。リファレンス用電源に相当する第1の電流源により、劣化線Aに基づく信号電流を画素へ出力する。すなわち第1の電流源に設定される信号電流は、発光素子の経時劣化、つまり時間に応じて変化する。
そして、劣化が最小である発光素子Aの信号電流IAと、劣化状態が最大となる発光素子Bの信号電流IBとの間(図中の分割する範囲。基準線(劣化線A)と劣化線Bとの差に相当)を64個に分割する。つまり、第2の電流源は、この分割する範囲を64個に分割した6bit分の信号電流を供給できるように設定する。
そして、ある画素が選択され、当該画素が有する発光素子の劣化に応じた補正信号が作成されると、第2の電流源は補正信号に基づき、補正された信号電流を画素へ供給するように設定される。このとき、第2の電流源は6bit分の信号電流を設定できる。
このようにして、各画素の劣化状態に応じて、それに見合った大きさの電流を各画素の駆動用電流源が発光素子に供給する。各画素の駆動用電流源の電流の大きさは、別の電流源から駆動用電流源に電流を供給することにより、設定される。よって、各画素の駆動用電流源の大きさを設定するために、駆動用電流源に電流を供給する電流源の電流の大きさを、各画素の劣化状態に応じた大きさするにする必要がある。その電流源として、第1の電流源と第2の電流源とを用いることができる。そして、第1の電流源は、全画素で同じ量の電流を駆動用電流源に出力し、第2の電流源は、各画素の劣化状態に応じた大きさの電流を駆動用電流源に出力する。第1の電流源と第2の電流源とは並列に接続されているので、各画素の駆動用電流源には、第1の電流源と第2の電流源との和の電流が供給される。
図13(A)では、時間と共に、基準線(劣化線A)の電流が発光素子の劣化に合わせて増加するので、分割する範囲が最小限となり、すなわち経時劣化にともなう分割する範囲が拡大されにくいため、補正の精度、すなわち表示性能の向上が期待される。
次に図13(B)に示す補正方法であって、例えば、基準線を初期電流I0とする場合を説明する。
図13(B)が、(A)と異なる点は、基準線を発光素子の経時劣化による劣化線ではなく、時間によらない一定の初期電流とする。そしてリファレンス用電流源である第1の電流源により初期電流が設定されている。すなわち第1の電流源は、発光素子の劣化を考慮せず、一定の電流値(初期電流でなくともよい)を供給する機能を有すればよい。
そして第2の電流源により、経時劣化(劣化線A〜Bの劣化)を考慮した信号電流が設定される。すなわち第2の電流源は、基準線と、劣化線A又は劣化線Bとのそれぞれの差分である(IA−I0)や(IB−I0)を設定する。よって図13(B)において、分割する範囲は、当該発光素子の劣化線と基準線との差分(図中の分割する範囲)となり、これを64個に分割する。
次に図13(C)に示す補正方法であって、発光素子の劣化に伴って、基準線を矩形状に変化させる場合を説明する。
図13(C)が、(A)(B)と異なる点は、基準線を矩形にしている点である。そして第1の電流源により、当該基準線となるように信号電流を設定する。基準線の矩形の間隔は、経時劣化がある程度、進んだときに、一段上げればよく、劣化線A以下の範囲で設定することができる。
そして第2の電流源により、経時劣化(劣化線A〜Bの劣化)を考慮した信号電流が設定される。すなわち第2の電流源は、当該基準線と、劣化線A又は劣化線Bとのそれぞれの差分を設定する。
図13(C)のように、基準線を矩形状なるように設定すると、(B)と比べて、経時劣化にともなって、複数個に分割する範囲が拡大されず、補正の精度、すなわち表示性能の向上が期待される。
なお図13では、基準線の信号電流を設定するリファレンス用電流源が、劣化範囲の下限をどのように設定するかを説明したが、劣化範囲の上限の設定も同様に多数ある。以下、図14を用いて上限を設定する例を説明する。
図14(A)に示すように、基準線を劣化線Bとし、分割する範囲の上限を設定する。そして図10(A)と同様に、第1の電流源により劣化線Bに基づく信号電流を設定する。また第2の電流源により、劣化線に基づく信号電流を設定する。その後の分割の仕方や、発光素子への設定方法は図10(A)と同様である。
図14(B)では、基準線を一定電流I1とし、分割する範囲の上限を設定する。図14(B)所定の電流値I1を基準線とし、第1の電流源により電流I1に設定されている点を特徴とする。すなわち第1の電流源は、発光素子の劣化を考慮せず、一定の電流値を供給する。そして図13(B)と同様に、第1の電流源により基準線に基づく信号電流を設定する。また第2の電流源により、劣化線A〜Bに基づく信号電流を設定する。その後の分割の仕方や、発光素子への設定方法は図13(B)と同様に行うことができる。
図14(C)では、発光素子の劣化に伴って、基準線を矩形状に変化するように分割する範囲の上限を設定する。図14(C)は、基準線を矩形にしている点を特徴とする。そして第1の電流源により、当該基準線となるように信号電流が設定される。基準線の矩形の間隔は、経時劣化がある程度、進んだときに、一段上げればよく、劣化線B以上の範囲に適宜設定すればよい。
そして第2の電流源により、経時劣化(劣化線A〜Bの劣化)を考慮した信号電流が設定される。すなわち第2の電流源は、当該基準線と、劣化線A又は劣化線Bとのそれぞれの差分を設定する。
このように分割して補正することで、第1及び第2の電流源の負担を軽減し、且つ人間の目に認識できる範囲内で発光素子の劣化を補正することができる。なお6bitで説明したが、表示装置の用途や仕様に応じて、分割数は適宜設定すればよい。
またさらに、上述のように分割して補正しても表示が粗くなる場合や、分割する間隔を大まかにする場合は、ビデオ信号を制御して正しい輝度に補正してもよい。例えば、補正した電流値が大きすぎるとき、その分ビデオ信号を小さくし、反対に補正した電流値が小さすぎるとき、その分ビデオ信号を大きくすればよい。
以上のように本発明における電流値(信号電流)の補正は、図13を用いて劣化範囲の下限の設定方法を、図14を用いて劣化範囲の上限の設定方法を説明したが、劣化範囲の下限と、上限の設定方法をどのように組み合わせてもよい。
(実施の形態4)
本実施の形態では、表示装置の全体について図4を用いて説明する。
図4に示す表示装置は、信号線と走査線との交差部にそれぞれ設けられた発光素子と、前記発光素子へ補正された信号電流を供給する、つまり駆動するための駆動用電流源とを有する画素部400、走査線を順次選択する、つまり駆動するための走査線駆動回路401、シフトレジスタ402、第1のラッチ回路403、及び第2のラッチ回路404を有する。そして信号線へビデオ信号を入力するため、つまり駆動するための信号線駆動回路405、少なくともリファレンス用電流源406及び補正用電流源407のいずれかを有する信号供給源408、シフトレジスタ409、第1のラッチ回路410、及び第2のラッチ回路411を有する制御手段412、補正データ格納部413、及び補正回路414を有する計数手段415、少なくとも不揮発性メモリ416を有し、さらに揮発性メモリ417を有する記憶手段418とを有する。なお、信号線駆動回路や制御手段が有するシフトレジスタの代わりにデコーダを用いてもよい。
また図5には、信号供給源408の具体例を示す。信号供給源408は、複数の電流源を有するリファレンス用電流源406と、複数の電流源を有する補正用電流源407を有する。これら電流源406、407はそれぞれ電流線を介して基準電流源509に接続されている。
なお基準電流源509の具体例を図19に示す。リファレンス用電流源406に接続される基準電流源509aは同一極性を有するトランジスタがカレントミラー回路をなしている。例えば、pチャネル型のトランジスタTr80、Tr81がカレントミラー回路をなすように接続する。
また補正用電流源407に接続される基準電流源509bは、同一極性を有するトランジスタのゲート電極を接続し、少なくとも1つのトランジスタとカレントミラー回路を構成するトランジスタを有している。例えば、pチャネル型のトランジスタTr82、Tr83、Tr84を有し、Tr84とカレントミラー回路を構成するpチャネル型のトランジスタTr85を有する。特にTr82〜Tr84のように複数のトランジスタを有し、トランジスタのW/L比を変えることにより、複数の電流値を供給することができる。
また制御手段412は、クロック信号(S-CLK)、スタートパルス(S-SP)、クロック反転信号(S-CLKb)が入力されるシフトレジスタ409、補正用ビデオ信号(Video Data)が入力される第1のラッチ回路410、ラッチパルスが入力される第2のラッチ回路411を有する。
制御手段412から複数の補正用電流源へ補正用ビデオ信号が入力されると、基準電源線から電流が供給され補正用ビデオ信号に基づき信号電流が設定される。また同様に、リファレンス用電流源406により、補正された信号電流が設定される。
このような補正された信号電流が信号供給源408から電流線を介して各画素が有する駆動用電流源へ供給される。そして信号線から供給されるビデオ信号がオンとなると、発光素子は該補正された信号電流に基づき発光する。
次に、このような構成を有する表示装置の具体的な動作について説明する。
まず信号線駆動回路が有するシフトレジスタ、第1のラッチ回路及び第2のラッチ回路の動作を説明する。シフトレジスタは、フリップフロップ回路(FF)等を複数列用いて構成され、クロック信号(S-CLK)、スタートパルス(S-SP)、クロック反転信号(S-CLKb)が入力される。これらの信号のタイミングに従って、順次サンプリングパルスが出力される。
シフトレジスタより出力されたサンプリングパルスは、第1のラッチ回路に入力される。第1のラッチ回路には、補正信号用ビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。
第1のラッチ回路において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、第2のラッチ回路にラッチパルスが入力され、第1のラッチ回路に保持されていたビデオ信号は、一斉に第2のラッチ回路に転送される。すると、第2のラッチ回路に保持されたビデオ信号は、1行分が同時に画素部に入力される。
この第2のラッチ回路に保持されたビデオ信号が画素部へ入力されている間、シフトレジスタでは再びサンプリングパルスが出力される。以後この動作を繰り返し、1フレーム分のビデオ信号の処理を行う。なお、信号線駆動回路はデジタル信号をアナログ信号に変換する手段(D/A変換装置)を持つ場合もある。
以上の動作は、制御手段が有するシフトレジスタ、第1のラッチ回路及び第2のラッチ回路においても同様であり、第1のラッチ回路へは補正用ビデオ信号が入力される。なお、補正用ビデオ信号は記憶手段及び計数手段に基づき決定される。
記憶手段は少なくとも不揮発性メモリを有し、不揮発性メモリには、発光素子の劣化データが記録される。すなわち劣化データは、表示装置の電源をオフとしても消去されない。また記憶手段が有しうる揮発性メモリには、表示情報が記録される。
信号供給源は信号線毎にリファレンス用電流源、及び補正用電流源を有し、信号供給源に劣化分を考慮した補正された信号電流が設定される。なお本発明において、信号線毎にリファレンス用電流源、及び補正用電流源を有する必要はなく、電流源は単数でも、複数でも構わない。
計数手段は補正回路及び補正データ格納部を有する。補正回路は、発光素子の点灯時間を蓄積するカウンター回路を有し、発光素子の点灯時間を蓄積している。カウンター回路により点灯時間の蓄積は、信号線駆動回路から各発光素子へ入力されるビデオ信号の情報により点灯時間を求めている。補正データ格納部では、蓄積された発光素子の点灯時間、それに基づく劣化状態及び基礎データから見積もられた補正信号に関する情報を記録、格納している。
そして不揮発性メモリに格納されている劣化データと、カウンター回路が算出する発光素子の点灯時間とに基づき、信号供給源に補正信号が入力される。
また信号供給源のリファレンス用電流源、及び補正用電流源に基づき、補正された信号電流を作成する。そして、制御手段が有する第1のラッチ回路に順次入力され、第2のラッチ回路へ一斉に転送される補正信号に基づき、作成された補正電流が各駆動用電流源へ供給される。
表示装置の駆動時には、走査線駆動回路により、各走査線へ順にHighの信号が入力され、各発光素子、すなわち各画素が選択される。この選択される画素において、電流線毎に補正された信号電流が供給される。
以上のように発光素子の劣化に応じた信号電流を設定し、供給することにより、劣化に伴う輝度低下を防ぐことができ、画像表示の品位の低下を防止することができる。
なお実施の形態に示す表示装置は一例であり、本発明はこの構成、すなわち各回路の構造や配置に限定されるものではない。例えば、信号線駆動回路と信号供給源等の回路とを画素に対して同一方向に設けても構わない。またさらに、信号線駆動回路が有するシフトレジスタと、制御手段が有するシフトレジスタとを共有して、駆動回路が占める面積を削減してもよい。
また実施の形態において説明した制御手段が有するシフトレジスタ、第1のラッチ回路、及び第2のラッチ回路、及び電流源の具体的な構成としては、特願2001−333470、特願2001−332904、特願2001−335917、特願2001−335918、特願2001−337208を参照することができる。またさらに、特願2001−316116、特願2002−59903に示すように、信号供給源等が有する信号電流を設定するための電流源と、信号線との間に切り換え回路を設けてもよい。その結果、電流源が有するトランジスタが劣化したり、ばらつきを有する場合であっても、電流源と信号線とが一定期間毎に切り換わるため、より均一な表示が可能となる。
(実施の形態5)
本実施の形態では、制御手段が信号供給源を兼ねる構成を有する表示装置の一例について、図6を用いて説明する。
図6において、信号供給源が有するリファレンス用電流源、及び補正用電流源と、第1のラッチ回路502、又は第2のラッチ回路503が有する電流源とを共有することを特徴とする。つまり図6が図4と異なる点は、ラッチ回路の電流源が信号供給源408の電流源を兼ねた制御手段500が設けられている点である。
また図7には、第1のラッチ回路502、第2のラッチ回路503を有する制御手段500の具体例を示す。第1のラッチ回路502が有する複数の電流源は、シフトレジスタ409により選択されると、基準電流源509から電流が供給される。このとき第1のラッチ回路へは、発光素子の劣化に応じた補正信号用ビデオ信号が入力される。そして各電流原に接続されるスイッチSW805がオンとなると、第2のラッチ回路が有する電流源に該補正された電流が供給される。そしてSW805とインバータを介して接続されたSW806がオンとなると、補正された電流が電流線Dm〜D(m+2)を介して各画素が有する駆動用電流源13へ供給される。そして信号線から供給されるビデオ信号がオンとなると、発光素子は該補正された信号電流に基づき発光する。
本実施の形態における基準電流源509の具体的な構成は図19、特に基準電流源509bを参照すればよい。
なお本発明において、信号線毎にリファレンス用電流源、及び補正用電流源を有する必要はない。そのため第2のラッチ回路が有する電流源は各信号線に一つでも、複数でも構わない。
このように電流源を共有することにより、発光素子の劣化に伴う輝度低下を防ぐことができ、画像表示の品位の低下を防止することができることに加えて、電流源に係るコストが低下し、回路部が占有する面積が小さくなるため、表示装置の狭額縁化を達成することができる。
なお実施の形態に示す表示装置は一例であり、本発明はこの構成、すなわち各回路の構造や配置に限定されるものではない。例えば、信号線駆動回路と信号供給源等の回路とを画素に対して同一方向に設けても構わない。またさらに、信号線駆動回路が有するシフトレジスタと、制御手段が有するシフトレジスタとを共有して、駆動回路が占める面積を削減してもよい。
また実施の形態において説明した制御手段が有するシフトレジスタ、第1のラッチ回路、第2のラッチ回路、及び電流源の具体的な構成としては、特願2001−333470、特願2001−332904、特願2001−335917、特願2001−335918、特願2001−337208を参照することができる。またさらに、特願2001−316116、特願2002−59903に示すように、信号供給源等が有する信号電流を設定するための電流源と、信号線との間に切り換え回路を設けてもよい。その結果、電流源が有するトランジスタが劣化したり、ばらつきを有する場合であっても、電流源と信号線とが一定期間毎に切り換わるため、より均一な表示が可能となる。
(実施の形態6)
本実施の形態では、制御手段のラッチ回路において、信号線ごとに一対の電流源を設け、一対の電流源が信号供給源を兼ねる構成、つまり信号供給源がなく、制御手段のラッチ回路が単数で済む構成を有する表示装置の一例について、図8を用いて説明する。
図8に示す構成は、図4、図6と異なり、シフトレジスタとラッチ回路602を有する制御手段600を有することを特徴とする。そしてラッチ回路602において、信号線毎に一対の電流源を設けたことより、図4、図6と比較して、単数のラッチ回路ですむ。またさらに一対の電流源が、リファレンス用電流源、及び補正用電流源の信号供給源を兼ねるため、信号供給源を設けずにすむ。
また図9には、ラッチ回路602を有する制御手段600の具体例を示す。複数の一対の電流源を有するラッチ回路602へ補正信号用ビデオ信号が入力される。該補正信号用ビデオ信号に基づき、一対の電流源のいずれかに基準電流源509から電流が供給される。このとき該補正信号用ビデオ信号に基づいて供給される電流は補正されている。
そして一対の電流源の一方の電流源(第1の電流源)に補正された信号電流が供給されている間(設定期間)、他方の電流源(第2の電流源)から補正された信号電流が、電流線Dm〜D(m+1)を介して駆動用電流源へ供給される(書き込み期間)。このような設定期間と書き込み期間の切り替えは、第1の電流源及び第2の電流源と、シフトレジスタの間に設けられたスイッチSW905、SW906により行われる。また第1の電流源及び第2の電流源と、駆動用電流源との間にはスイッチSW907が設けられており、どちらの電流源から補正された信号電流を駆動用電流源に供給するか、つまりどちらの電流源を書き込み期間とするかを制御している。
以上のような構成により、発光素子の劣化に伴う輝度低下を防ぐことができ、画像表示の品位の低下を防止することができることに加え、回路部が占有する面積が小さくなるため、表示装置の狭額縁化を達成することができる。
なお実施の形態に示す表示装置は一例であり、本発明はこの構成、すなわち各回路の構造や配置に限定されるものではない。例えば、信号線駆動回路と信号供給源等の回路とを画素に対して同一方向に設けても構わない。またさらに、信号線駆動回路が有するシフトレジスタと、信号供給源が有するシフトレジスタとを共有して、駆動回路が占める面積を削減してもよい。
しかし、シフトレジスタをビデオ信号用と、補正された電流値を設定する用として設けるほうが好ましい。なぜなら、ビデオ信号線用のシフトレジスタには1/60程度の高速周波数で駆動することが要求されるが、電流値を設定する用のシフトレジスタには1/20程度の周波数で駆動し、ある程度時間をかけて正確に補正された電流値を設定することが要求されるからである。
また実施の形態において説明した制御手段が有するシフトレジスタ、及び一対の電流源の具体的な構成としては、特願2001−333470、特願2001−332904、特願2001−335917、特願2001−335918、特願2001−337208を参照することができる。またさらに、特願2001−316116、特願2002−59903に示すように、信号供給源等が有する信号電流を設定するための電流源と、信号線との間に切り換え回路を設けてもよい。その結果、電流源が有するトランジスタが劣化したり、ばらつきを有する場合であっても、電流源と信号線とが一定期間毎に切り換わるため、より均一な表示が可能となる。
(実施の形態7)
本実施の形態では、補正された信号電流を設定するタイミングについて、図10を用いて説明する。
図10(A)には、1フレーム期間を3つのサブフレーム期間(SF1〜SF3)に分割する場合のタイミングチャートを示す。サブフレーム期間はそれぞれ、走査線が順次選択され、信号線からビデオ信号が入力される書き込み期間(アドレス期間)Ta1、Ta2、Ta3と、当該ビデオ信号に基づき表示か行われる表示期間(点灯期間)Ts1、Ts2、Ts3とを有する。ここでは説明のため、書き込み期間を各サブフレーム期間の最初に設けているが、この構成に限定されずサブフレーム期間のいずれに設けてもよい。
図10(B)、(C)には、補正された信号電流を設定する設定信号の波形を示す。図10(B)をみると、書き込み期間Ta1の終了時からTa2の開始時に設定信号がHighとなっている。すなわち、書き込みが行われていないときに設定信号が入力され、補正された信号電流を設定する。また図10(C)に示すように、各サブフレーム期間において書き込みが行われていないときに、設定信号をHighとしてもよい。この場合、設定時間を長くとれるため好ましい。
また書き込みが行われていない期間は、画素へビデオ信号を書き込むために信号線駆動回路が動作していない期間であるため、信号線駆動回路のシフトレジスタ及びラッチ回路と、制御手段のシフトレジスタ及びラッチ回路とを共有することもできる。その結果、駆動回路面積が削減され、狭額縁化を達成することができる。
また逆を言うと、信号線駆動回路及び制御手段にそれぞれシフトレジスタやラッチ回路を設ける場合、補正された信号電流の設定はいつでも行うことができる。但し、補正された信号電流を駆動用電流源に書き込むタイミングは、書き込み期間以外に設ける。
以上、補正された信号電流を設定するタイミングについて説明したが、本発明は、フルフレーム期間で駆動する場合、更に細かく分割したサブフレーム期間であって消去期間を設けて駆動する場合でも適応することができる。
またさらに、設定する順序はランダムでもよく、制御手段のラッチ回路が選択した画素のみに設定することもできる。
このように設定信号を入力するタイミングは適宜設計することができる。そして、設定時間を長く設けることにより、補正された信号電流、すなわち電流値を正確に設定できることは言うまでもない。
(実施の形態8)
本発明の表示装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されているため、表示装置を用いることが望ましい。それら電子機器の具体例を図17に示す。
図17(A)は表示装置であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。本発明の表示装置は表示部2003に用いることができる。また本発明により、図17(A)に示す表示装置が完成されている。表示装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、表示装置は、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図17(B)はデジタルスチルカメラであり、本体2101、表示部2102、受像部2103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。本発明の表示装置は表示部2102に用いることができる。
図17(C)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明の表示装置は表示部2203に用いることができる。
図17(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。本発明の表示装置は表示部2302に用いることができる。
図17(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示するが、本発明の表示装置はこれら表示部A、B2403、2404に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
図17(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体2501、表示部2502、アーム部2503を含む。本発明の表示装置は表示部2502に用いることができる。
図17(G)はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609、接眼部2610等を含む。本発明の表示装置は表示部2602に用いることができる。
図17(H)は携帯電話機であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。本発明の表示装置は表示部2703に用いることができる。なお、表示部2703は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。
また、表示装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に表示装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
本発明の表示装置を示すブロック図。 本発明の画素を示す等価回路図。 本発明の画素を示す等価回路図。 本発明の表示装置を示すブロック図。 本発明の表示装置を示すブロック図。 本発明の表示装置を示すブロック図。 本発明の表示装置を示すブロック図。 本発明の表示装置を示すブロック図。 本発明の表示装置を示すブロック図。 本発明の表示装置のタイミングチャートを示す図。 本発明の基礎データ測定を示す図。 本発明の表示装置を示すブロック図。 本発明の発光素子の劣化補正を示す図。 本発明の発光素子の劣化補正を示す図。 発光素子の劣化状態を示す図。 本発明の発光素子の劣化補正を示す図。 本発明の電子機器を示す図。 発光素子を有する表示装置を示す図。 本発明の基準電流源を示す図。

Claims (17)

  1. 発光素子と、第2の電流を生成する機能を有する第1の電流源と、前記第2の電流を前記発光素子に供給するかしないかをビデオ信号に応じて制御する機能を有する第1のスイッチと、をそれぞれが有する複数の画素と、
    第1の電流を生成する機能を有する供給源と
    前記発光素子の劣化に基づいて前記第1の電流の値を設定する機能を有する制御手段と、を有し、
    前記第1の電流源は、第1の配線を介して前記供給源と電気的に接続され、
    前記供給源は、前記第1の配線と電気的に接続された第2の電流源と、前記第1の配線と電気的に接続された第3の電流源と、を有し、
    前記第2の電流源が生成する電流の値は、前記複数の画素がそれぞれ有する前記発光素子のうち、劣化状態が最小又は最大となる前記発光素子の劣化に基づいて設定され、
    前記第2の電流は、前記画素ごとに前記発光素子の劣化に基づいて設定された前記第1の電流を制御信号として前記第1の電流源を制御することによって、電流値が前記画素ごとに設定されたものであることを特徴とする表示装置。
  2. 発光素子と、第2の電流を生成する機能を有する第1の電流源と、前記第2の電流を前記発光素子に供給するかしないかをビデオ信号に応じて制御する機能を有する第1のスイッチと、をそれぞれが有する複数の画素と、
    第1の電流を生成する機能を有する供給源と
    前記発光素子の劣化に基づいて前記第1の電流の値を設定する機能を有する制御手段と、を有し、
    前記第1の電流源は、第1の配線を介して前記供給源と電気的に接続され、
    前記供給源は、
    前記第1の配線と電気的に接続された第2の電流源と、
    前記第1の配線と第2のスイッチを介して電気的に接続された第3の電流源と、
    前記第1の配線と第3のスイッチを介して電気的に接続された第4の電流源と、
    前記第1の配線と第4のスイッチを介して電気的に接続された第5の電流源と、を有し、
    前記第2の電流源が生成する電流の値は、前記複数の画素がそれぞれ有する前記発光素子のうち、劣化状態が最小又は最大となる前記発光素子の劣化に基づいて設定され、
    前記第2の電流は、前記画素ごとに前記発光素子の劣化に基づいて設定された前記第1の電流を制御信号として前記第1の電流源を制御することによって、電流値が前記画素ごとに設定されたものであることを特徴とする表示装置。
  3. 発光素子と、第2の電流を生成する機能を有する第1の電流源と、前記第2の電流を前記発光素子に供給するかしないかをビデオ信号に応じて制御する機能を有する第1のスイッチと、をそれぞれが有する複数の画素と、
    第1の電流を生成する機能を有する供給源と
    前記発光素子の点灯時間を計測する機能、及び前記発光素子の前記点灯時間に基づいて補正信号を生成する機能を有する計数手段と、
    前記補正信号に基づいて前記第1の電流の値を設定する機能を有する制御手段と、を有し、
    前記第1の電流源は、第1の配線を介して前記供給源と電気的に接続され、
    前記供給源は、前記第1の配線と電気的に接続された第2の電流源と、前記第1の配線と電気的に接続された第3の電流源と、を有し、
    前記第2の電流源が生成する電流の値は、前記複数の画素がそれぞれ有する前記発光素子のうち、劣化状態が最小又は最大となる前記発光素子の劣化に基づいて設定され、
    前記第2の電流は、前記画素ごとに前記発光素子の劣化に基づいて設定された前記第1の電流を制御信号として前記第1の電流源を制御することによって、電流値が前記画素ごとに設定されたものであることを特徴とする表示装置。
  4. 発光素子と、第2の電流を生成する機能を有する第1の電流源と、前記第2の電流を前記発光素子に供給するかしないかをビデオ信号に応じて制御する機能を有する第1のスイッチと、をそれぞれが有する複数の画素と、
    第1の電流を生成する機能を有する供給源と
    前記発光素子の点灯時間を計測する機能、及び前記発光素子の前記点灯時間に基づいて補正信号を生成する機能を有する計数手段と、
    前記補正信号に基づいて前記第1の電流の値を設定する機能を有する制御手段と、を有し、
    前記第1の電流源は、第1の配線を介して前記供給源と電気的に接続され、
    前記供給源は、
    前記第1の配線と電気的に接続された第2の電流源と、
    前記第1の配線と第2のスイッチを介して電気的に接続された第3の電流源と、
    前記第1の配線と第3のスイッチを介して電気的に接続された第4の電流源と、
    前記第1の配線と第4のスイッチを介して電気的に接続された第5の電流源と、を有し、
    前記第2の電流源が生成する電流の値は、前記複数の画素がそれぞれ有する前記発光素子のうち、劣化状態が最小又は最大となる前記発光素子の劣化に基づいて設定され、
    前記第2の電流は、前記画素ごとに前記発光素子の劣化に基づいて設定された前記第1の電流を制御信号として前記第1の電流源を制御することによって、電流値が前記画素ごとに設定されたものであることを特徴とする表示装置。
  5. 発光素子と、第2の電流を生成する機能を有する第1の電流源と、前記第2の電流を前記発光素子に供給するかしないかをビデオ信号に応じて制御する機能を有する第1のスイッチと、をそれぞれが有する複数の画素と、
    第1の電流を生成する機能を有する供給源と
    スト用発光素子の劣化情報を記憶する記憶手段と、
    前記発光素子の点灯時間を計測する機能、及び前記発光素子の前記点灯時間と前記テスト用発光素子の前記劣化情報とに基づいて補正信号を生成する機能を有する計数手段と、
    前記補正信号に基づいて前記第1の電流の値を設定する機能を有する制御手段と、を有し、
    前記第1の電流源は、第1の配線を介して前記供給源と電気的に接続され、
    前記供給源は、前記第1の配線と電気的に接続された第2の電流源と、前記第1の配線と電気的に接続された第3の電流源と、を有し、
    前記第2の電流源が生成する電流の値は、前記複数の画素がそれぞれ有する前記発光素子のうち、劣化状態が最小又は最大となる前記発光素子の劣化に基づいて設定され、
    前記第2の電流は、前記画素ごとに前記発光素子の劣化に基づいて設定された前記第1の電流を制御信号として前記第1の電流源を制御することによって、電流値が前記画素ごとに設定されたものであることを特徴とする表示装置。
  6. 発光素子と、第2の電流を生成する機能を有する第1の電流源と、前記第2の電流を前記発光素子に供給するかしないかをビデオ信号に応じて制御する機能を有する第1のスイッチと、をそれぞれが有する複数の画素と、
    第1の電流を生成する機能を有する供給源と
    スト用発光素子の劣化情報を記憶する記憶手段と、
    前記発光素子の点灯時間を計測する機能、及び前記発光素子の前記点灯時間と前記テスト用発光素子の前記劣化情報とに基づいて補正信号を生成する機能を有する計数手段と、
    前記補正信号に基づいて前記第1の電流の値を設定する機能を有する制御手段と、を有し、
    前記第1の電流源は、第1の配線を介して前記供給源と電気的に接続され、
    前記供給源は、
    前記第1の配線と電気的に接続された第2の電流源と、
    前記第1の配線と第2のスイッチを介して電気的に接続された第3の電流源と、
    前記第1の配線と第3のスイッチを介して電気的に接続された第4の電流源と、
    前記第1の配線と第4のスイッチを介して電気的に接続された第5の電流源と、を有し、
    前記第2の電流源が生成する電流の値は、前記複数の画素がそれぞれ有する前記発光素子のうち、劣化状態が最小又は最大となる前記発光素子の劣化に基づいて設定され、
    前記第2の電流は、前記画素ごとに前記発光素子の劣化に基づいて設定された前記第1の電流を制御信号として前記第1の電流源を制御することによって、電流値が前記画素ごとに設定されたものであることを特徴とする表示装置。
  7. 請求項5又は請求項6において、
    前記記憶手段は、
    前記テスト用発光素子の前記劣化情報が記憶された不揮発性メモリと、
    表示情報が記憶された揮発性メモリと、を有することを特徴とする表示装置。
  8. 請求項乃至請求項のいずれか一項において、
    前記計数手段は、
    前記発光素子の点灯時間を計測する機能を有するカウンター回路と、
    前記補正信号に関する情報、及び前記発光素子の点灯時間を記憶する補正データ格納部と、を有することを特徴とする表示装置。
  9. 請求項2、請求項4及び請求項6のいずれか一項において、
    前記第3の電流源が生成する電流と、前記第4の電流源が生成する電流と、前記第5の電流源が生成する電流とは、互いに異なることを特徴とする表示装置。
  10. 請求項1乃至請求項のいずれか一項において、
    前記制御手段は、シフトレジスタ回路又はデコーダ回路と、第1のラッチ回路と、第2のラッチ回路と、を有することを特徴とする表示装置。
  11. 発光素子、第2の電流を生成する機能を有する第1の電流源、及び前記第1の電流源及び前記発光素子の間に接続された第1のスイッチをそれぞれが有する複数の画素と、第1の電流を生成する機能を有する供給源と、をし、
    前記供給源は、前記第1の配線と電気的に接続された第2の電流源と、前記第1の配線と電気的に接続された第3の電流源と、を有し、
    前記第1の電流源は、第1の配線を介して前記供給源と電気的に接続される表示装置の駆動方法であって、
    前記複数の画素がそれぞれ有する前記発光素子のうち、劣化状態が最小又は最大となる前記発光素子の劣化に基づいて、前記第2の電流源が生成する電流の値を設定し、
    前記発光素子の劣化に基づいて前記第1の電流の値を設定し、
    前記画素ごとに前記発光素子の劣化に基づいて設定された前記第1の電流を制御信号として前記第1の電流源を制御することによって、前記第2の電流の値を前記画素ごとに設定し、
    ビデオ信号に応じて前記第1のスイッチを制御することを特徴とする表示装置の駆動方法。
  12. 発光素子、第2の電流を生成する機能を有する第1の電流源、及び前記第1の電流源及び前記発光素子の間に接続された第1のスイッチをそれぞれが有する複数の画素と、第1の電流を生成する機能を有する供給源と、をし、
    前記供給源は、前記第1の配線と電気的に接続された第2の電流源と、前記第1の配線と第2のスイッチを介して電気的に接続された第3の電流源と、前記第1の配線と第3のスイッチを介して電気的に接続された第4の電流源と、前記第1の配線と第4のスイッチを介して電気的に接続された第5の電流源と、を有し、
    前記第1の電流源は、第1の配線を介して前記供給源と電気的に接続される表示装置の駆動方法であって、
    前記第2のスイッチ、前記第3のスイッチ及び前記第4のスイッチのオン又はオフを制御することによって、前記第1の電流の値を制御し、
    前記複数の画素がそれぞれ有する前記発光素子のうち、劣化状態が最小又は最大となる前記発光素子の劣化に基づいて、前記第2の電流源が生成する電流の値を設定し、
    前記発光素子の劣化に基づいて前記第1の電流の値を設定し、
    前記画素ごとに前記発光素子の劣化に基づいて設定された前記第1の電流を制御信号として前記第1の電流源を制御することによって、前記第2の電流の値を前記画素ごとに設定し、
    ビデオ信号に応じて前記第1のスイッチを制御することを特徴とする表示装置の駆動方法。
  13. 発光素子、第2の電流を生成する機能を有する第1の電流源、及び前記第1の電流源及び前記発光素子の間に接続された第1のスイッチをそれぞれが有する複数の画素と、第1の電流を生成する機能を有する供給源と、をし、
    前記供給源は、前記第1の配線と電気的に接続された第2の電流源と、前記第1の配線と電気的に接続された第3の電流源と、を有し、
    前記第1の電流源は、第1の配線を介して前記供給源と電気的に接続される表示装置の駆動方法であって、
    前記複数の画素がそれぞれ有する前記発光素子のうち、劣化状態が最小又は最大となる前記発光素子の劣化に基づいて、前記第2の電流源が生成する電流の値を設定し、
    前記発光素子の点灯時間を計測し、
    前記発光素子の点灯時間に基づいて補正信号を生成し、
    前記補正信号に基づいて前記第1の電流の値を設定し、
    前記画素ごとに前記発光素子の劣化に基づいて設定された前記第1の電流を制御信号として前記第1の電流源を制御することによって、前記第2の電流の値を前記画素ごとに設定し、
    ビデオ信号に応じて前記第1のスイッチを制御することを特徴とする表示装置の駆動方法。
  14. 発光素子、第2の電流を生成する機能を有する第1の電流源、及び前記第1の電流源及び前記発光素子の間に接続された第1のスイッチをそれぞれが有する複数の画素と、第1の電流を生成する機能を有する供給源と、をし、
    前記供給源は、前記第1の配線と電気的に接続された第2の電流源と、前記第1の配線と第2のスイッチを介して電気的に接続された第3の電流源と、前記第1の配線と第3のスイッチを介して電気的に接続された第4の電流源と、前記第1の配線と第4のスイッチを介して電気的に接続された第5の電流源と、を有し、
    前記第1の電流源は、第1の配線を介して前記供給源と電気的に接続される表示装置の駆動方法であって、
    前記第2のスイッチ、前記第3のスイッチ及び前記第4のスイッチのオン又はオフを制御することによって、前記第1の電流の値を制御し、
    前記複数の画素がそれぞれ有する前記発光素子のうち、劣化状態が最小又は最大となる前記発光素子の劣化に基づいて、前記第2の電流源が生成する電流の値を設定し、
    前記発光素子の点灯時間を計測し、
    前記発光素子の点灯時間に基づいて補正信号を生成し、
    前記補正信号に基づいて前記第1の電流の値を設定し、
    前記画素ごとに前記発光素子の劣化に基づいて設定された前記第1の電流を制御信号として前記第1の電流源を制御することによって、前記第2の電流の値を前記画素ごとに設定し、
    ビデオ信号に応じて前記第1のスイッチを制御することを特徴とする表示装置の駆動方法。
  15. 発光素子、第2の電流を生成する機能を有する第1の電流源、及び前記第1の電流源及び前記発光素子の間に接続された第1のスイッチをそれぞれが有する複数の画素と、第1の電流を生成する機能を有する供給源と、テスト用発光素子の劣化情報を記憶する記憶手段と、を有し、
    前記供給源は、前記第1の配線と電気的に接続された第2の電流源と、前記第1の配線と電気的に接続された第3の電流源と、を有し、
    前記第1の電流源は、第1の配線を介して前記供給源と電気的に接続される表示装置の駆動方法であって、
    前記複数の画素がそれぞれ有する前記発光素子のうち、劣化状態が最小又は最大となる前記発光素子の劣化に基づいて、前記第2の電流源が生成する電流の値を設定し、
    前記発光素子の点灯時間を計測し、
    前記発光素子の点灯時間と前記テスト用発光素子の前記劣化情報とに基づいて補正信号を生成し、
    前記補正信号に基づいて前記第1の電流の値を設定し、
    前記画素ごとに前記発光素子の劣化に基づいて設定された前記第1の電流を制御信号として前記第1の電流源を制御することによって、前記第2の電流の値を前記画素ごとに設定し、
    ビデオ信号に応じて前記第1のスイッチを制御することを特徴とする表示装置の駆動方法。
  16. 発光素子、第2の電流を生成する機能を有する第1の電流源、及び前記第1の電流源及び前記発光素子の間に接続された第1のスイッチをそれぞれが有する複数の画素と、第1の電流を生成する機能を有する供給源と、テスト用発光素子の劣化情報を記憶する記憶手段と、を有し、
    前記供給源は、前記第1の配線と電気的に接続された第2の電流源と、前記第1の配線と第2のスイッチを介して電気的に接続された第3の電流源と、前記第1の配線と第3のスイッチを介して電気的に接続された第4の電流源と、前記第1の配線と第4のスイッチを介して電気的に接続された第5の電流源と、を有し、
    前記第1の電流源は、第1の配線を介して前記供給源と電気的に接続される表示装置の駆動方法であって、
    前記第2のスイッチ、前記第3のスイッチ及び前記第4のスイッチのオン又はオフを制御することによって、前記第1の電流の値を制御し、
    前記複数の画素がそれぞれ有する前記発光素子のうち、劣化状態が最小又は最大となる前記発光素子の劣化に基づいて、前記第2の電流源が生成する電流の値を設定し、
    前記発光素子の点灯時間を計測し、
    前記発光素子の点灯時間と前記テスト用発光素子の前記劣化情報とに基づいて補正信号を生成し、
    前記補正信号に基づいて前記第1の電流の値を設定し、
    前記画素ごとに前記発光素子の劣化に基づいて設定された前記第1の電流を制御信号として前記第1の電流源を制御することによって、前記第2の電流の値を前記画素ごとに設定し、
    ビデオ信号に応じて前記第1のスイッチを制御することを特徴とする表示装置の駆動方法。
  17. 請求項12、請求項14及び請求項16のいずれか一項において、
    前記第3の電流源が生成する電流と、前記第4の電流源が生成する電流と、前記第5の電流源が生成する電流とは、互いに異なることを特徴とする表示装置の駆動方法
JP2004224861A 2003-07-31 2004-07-30 表示装置、及びその駆動方法 Expired - Fee Related JP4889926B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004224861A JP4889926B2 (ja) 2003-07-31 2004-07-30 表示装置、及びその駆動方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003283683 2003-07-31
JP2003283683 2003-07-31
JP2004224861A JP4889926B2 (ja) 2003-07-31 2004-07-30 表示装置、及びその駆動方法

Publications (3)

Publication Number Publication Date
JP2005062859A JP2005062859A (ja) 2005-03-10
JP2005062859A5 JP2005062859A5 (ja) 2007-08-02
JP4889926B2 true JP4889926B2 (ja) 2012-03-07

Family

ID=34380231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004224861A Expired - Fee Related JP4889926B2 (ja) 2003-07-31 2004-07-30 表示装置、及びその駆動方法

Country Status (1)

Country Link
JP (1) JP4889926B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007093875A (ja) * 2005-09-28 2007-04-12 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4776829B2 (ja) * 2000-09-08 2011-09-21 株式会社半導体エネルギー研究所 自発光装置
JP2001134234A (ja) * 2000-09-12 2001-05-18 Nichia Chem Ind Ltd 表示装置とledディスプレイユニットの点灯方法
JP3656580B2 (ja) * 2001-08-29 2005-06-08 日本電気株式会社 発光素子駆動回路及びそれを用いた発光表示装置
CN102290005B (zh) * 2001-09-21 2017-06-20 株式会社半导体能源研究所 有机发光二极管显示装置的驱动方法
JP3904996B2 (ja) * 2001-09-28 2007-04-11 株式会社半導体エネルギー研究所 発光装置及び電子機器
US20030071821A1 (en) * 2001-10-11 2003-04-17 Sundahl Robert C. Luminance compensation for emissive displays
JP2003202838A (ja) * 2001-10-31 2003-07-18 Matsushita Electric Ind Co Ltd 表示装置
JP3903770B2 (ja) * 2001-11-08 2007-04-11 日本電気株式会社 データ線駆動回路

Also Published As

Publication number Publication date
JP2005062859A (ja) 2005-03-10

Similar Documents

Publication Publication Date Title
JP4111185B2 (ja) 電気光学装置、その駆動方法及び電子機器
JP4642094B2 (ja) 発光装置及び電子機器
JP5240534B2 (ja) 表示装置及びその駆動制御方法
JP4628447B2 (ja) 半導体装置
JP4443853B2 (ja) 発光装置及びそれを用いた電子機器
JP4823477B2 (ja) 表示装置及びその駆動方法
JP2003330419A (ja) 表示装置
JP2003255895A (ja) 発光装置及びその駆動方法
JP3923341B2 (ja) 半導体集積回路およびその駆動方法
US7961160B2 (en) Display device, a driving method of a display device, and a semiconductor integrated circuit incorporated in a display device
JP2005031643A (ja) 発光装置及び表示装置
JP2011164136A (ja) 表示装置
JP2003255896A (ja) 表示装置、発光装置及び電子機器
JP4447230B2 (ja) 発光装置及びそれを用いた電子機器
JP4604455B2 (ja) 電気光学装置、電気光学装置の駆動方法及び電子機器
JP4889926B2 (ja) 表示装置、及びその駆動方法
JP4397576B2 (ja) 表示装置の駆動方法
JP4843914B2 (ja) 電気光学装置、その駆動方法および電子機器
JP2006243062A (ja) 表示装置およびその駆動方法、電子情報機器、表示制御プログラム、可読記録媒体
JP4658016B2 (ja) 半導体装置
JP4467900B2 (ja) 発光装置の駆動方法
JP4688899B2 (ja) 表示装置
JP5703347B2 (ja) 半導体装置
JP2008090328A (ja) データ線駆動回路、電気光学装置および電子機器
JP5604270B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070619

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111214

R150 Certificate of patent or registration of utility model

Ref document number: 4889926

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees