JP4886869B2 - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP4886869B2
JP4886869B2 JP2010046905A JP2010046905A JP4886869B2 JP 4886869 B2 JP4886869 B2 JP 4886869B2 JP 2010046905 A JP2010046905 A JP 2010046905A JP 2010046905 A JP2010046905 A JP 2010046905A JP 4886869 B2 JP4886869 B2 JP 4886869B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
type nitride
metal layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010046905A
Other languages
English (en)
Other versions
JP2011181836A (ja
Inventor
満 康太郎 財
徹 後藤田
俊 行 岡
上 真 也 布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010046905A priority Critical patent/JP4886869B2/ja
Priority to US12/874,475 priority patent/US8178891B2/en
Publication of JP2011181836A publication Critical patent/JP2011181836A/ja
Application granted granted Critical
Publication of JP4886869B2 publication Critical patent/JP4886869B2/ja
Priority to US13/450,063 priority patent/US8735925B2/en
Priority to US14/252,843 priority patent/US8981398B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体発光素子およびその製造方法に関する。
白色照明への応用に向けて窒化物半導体発光ダイオード(以下、LED(Light Emitting Device)ともいう)は、高効率化、高出力化をはかるために、結晶およびデバイス構造の検討による発光効率の向上、光取り出し効率の向上等が進められている。
窒化物半導体を結晶成長する場合、安価で高温で安定であり、低温バッファにより高い結晶性の結晶成長が可能であるサファイア基板が使われることが多い。サファイア基板は絶縁体で導電性がなく、熱伝導率が低い。このため、サファイア基板の裏面側に電極を作製できない。したがって、窒化物半導体側にp電極、n電極ともに形成する必要があり、直列抵抗が増加しやすいことおよび高出力動作させる場合の放熱性が、さらなる高効率化、高出力化を考えた場合に、課題となる。
この課題を解決して発光効率、出力を向上させたLED構造のひとつとして薄膜(Thin Film)型の窒化物半導体LEDが知られている(例えば、特許文献1参照)。この薄膜型の窒化物半導体LEDはサファイア基板上に成長したLED構造結晶をSi基板、銅、金等の他の支持基板に転写する。導電性があり、熱伝導が大きい支持基板に転写後にデバイス化することで、上下通電により電流広がりが大きくなり電気伝導特性が改善し、さらに放熱性が向上する。また、転写でn層を上面としてn層側から光を取り出す構造とすると、p層に比べて抵抗の小さいn層では電流を拡散させるための透明電極が不要となり、透明電極の吸収がなくなることで光取り出し効率が向上する。
ここで用いられる転写プロセスには、エピタキシャル成長によって形成した結晶(エピタキシャル結晶)を支持基板に接着させるプロセスと、エピタキシャル結晶と、サファイア基板とを剥離するリフトオフプロセスとが含まれている。接着プロセスにはめっき技術や加重・熱を用いた接合技術、リフトオフプロセスにはレーザによる界面の加熱分解を用いたレーザリフトオフや化学的リフトオフが挙げられる。
こうした薄膜型のLED構造では、レーザリフトオフしたままの状態ではGaN基板の表面と外部空気との屈折率差は2.5倍程度と大きく、この境界面における光の反射が取り出し効率を下げている。
そこでチップの表面に凹凸を作製する技術が提案されている(例えば、特許文献2参照)。凹凸はn型窒化物半導体層の再成長、研磨、およびエッチングによって形成されている。簡易に形成することができる方法として支持基板上のGaN基板の上面のn層をアルカリエッチングによって表面の粗面加工することにより凹凸を形成し、光取り出し効率を向上させている。光取り出し効率を十分に大きくするためには、エピタキシャル結晶を含むデバイスをアルカリ性の溶液中で十分長い時間処理する必要がある。したがって、エピタキシャル結晶を保護して、ショートやリークを防ぐような保護膜の形成が重要となる。
しかし、従来の保護膜の形成では長い時間、高濃度のアルカリ性溶液で処理すると、目的とするn層の表面以外にもエピタキシャル結晶の側面や活性層がエッチングされ、発光効率の低下、リーク、ショートへとつながる。また、薄膜型のLEDを形成する際の接合プロセスにおける荷重、温度変化、レーザリフトオフにおいて生じる、ガス圧力等の大きな衝撃によって、保護膜の割れ、エピタキシャル結晶の割れが発生する場合もある。窒化物半導体の表面において、光取り出し効率がより大きくなるような表面の粗面形状を得ることが可能であり、かつまた不良が少なく信頼性の高い半導体発光素子を得ることが課題となっている。
特開2008−235362号公報 特開2009−231560号公報
本発明は、上記事情を考慮してなされたものであって、光取り出し効率が高く、かつ不良が少なく信頼性の高い半導体発光素子およびその製造方法を提供する。
本発明の第1の態様による半導体発光素子は、基板上に設けられた第1メタル層と、前記第1メタル層上に設けられたp型窒化物半導体層と、前記p型窒化物半導体層上に設けられ窒化物半導体の多重量井戸構造を有する活性層と、前記活性層上に設けられたn型窒化物半導体層と、を有し、前記n型窒化物半導体層から前記p型窒化物半導体層に向かうにつれて膜面の面積が連続的に増大し、断面がテーパー形状である積層膜と、前記n型窒化物半導体層の上面の一部の領域に設けられたn電極と、前記基板の、前記第1メタル層と反対側の面に設けられたp電極と、前記第1メタル層側における前記p型窒化物半導体層の下面の一部の領域に設けられたコンタクト電極と、前記p型窒化物半導体層と前記第1メタル層との間に、前記コンタクト電極を覆うとともに前記コンタクト電極および前記第1メタル層に接するように設けられ、前記第1メタル層の最小直径よりも小さくかつ前記p型窒化物半導体層の下面の最小直径よりも大きな最小直径を有する第2メタル層と、前記n型窒化物半導体層の上面の外周領域、前記積層膜の側面、前記第2メタル層の上面における前記p型窒化物半導体層と接する領域以外の領域、および前記第1メタル層の上面における前記第2メタル層と接する領域以外の領域を覆う保護膜と、を備え、前記n電極が設けられた領域および前記保護膜によって覆われている領域を除く、前記n型窒化物半導体層の上面の領域に、凹凸が形成されていることを特徴とする。
また、本発明の第2の態様による半導体発光素子の製造方法は、第1基板上に、n型窒化物半導体層、窒化物半導体の多重量井戸構造を有する活性層、およびp型窒化物半導体層を、この順序で積層された積層膜を形成する工程と、前記p型窒化物半導体層の上面に、コンタクト電極を形成する工程と、前記コンタクト電極および前記積層膜の上面上に、前記積層膜の上面の最小直径よりも大きな最小直径を有する第1メタル層を形成する工程と、前記第1メタル層をパターニングする工程と、前記積層膜を、上面から下面に向かうにつれて膜面の面積が増大する、断面がテーパー形状となるようにパターニングする工程と、第2基板の上面に、前記第1メタル層の最小直径よりも大きな最小直径を有し、前記第1メタル層よりも融点の低い材料の第2メタル層を形成する工程と、前記第2メタル層の上面に、前記第1メタル層の上面が対向するように前記第1基板を配置し、前記第2メタル層の上面と前記第1メタル層の上面とを張り合わせる工程と、前記第1基板側からレーザを照射し前記第1基板を前記積層膜から剥離し、前記積層膜を前記第2基板に転写する工程と、前記n型窒化物半導体層から前記p型窒化物半導体層に向かうにつれて膜面の面積が大きくなり、断面がテーパー形状となるように前記積層膜をパターニングし、各素子に分離する工程と、前記n型窒化物半導体層の上面、前記積層膜の側面、前記第1メタル層の前記p型窒化物半導体層と接する領域以外の領域、および前記第2メタル層の前記第1メタル層と接する領域以外の領域を覆う保護膜を形成する工程と、
前記n型窒化物半導体層の上面における前記保護層を、外周領域を除き除去し、前記保護層が形成されている領域を除いて前記n型窒化物半導体層の上面を露出する工程と、前記n型窒化物半導体層の露出された上面に、前記複数の素子に対応してn電極を形成する工程と、前記n型窒化物半導体層の露出された上面をウェットエッチングすることにより、前記露出された上面に凹凸を形成する工程と、前記第2基板の、前記第1メタル層と反対側の面にp電極を設ける工程と、を備えていることを特徴とする。
本発明によれば、光取り出し効率が高く、信頼性の高い半導体発光素子およびその製造方法を提供することができる。
図1(a)乃至図1(c)は、一実施形態による半導体発光素子の製造工程を示す断面図。 図2(a)乃至図2(b)は、一実施形態による半導体発光素子の製造工程を示す断面図。 図3(a)乃至図3(c)は、一実施形態による半導体発光素子の製造工程を示す断面図。 一実施形態による半導体発光素子の凹凸が形成された表面の電子顕微鏡写真。 図5(a)、5(b)はそれぞれ一実施形態および比較例による半導体発光素子の断面の電子顕微鏡写真。 個別の素子に分離される前の支持基板の平面図。 一実施形態による半導体発光素子を示す断面図。 一実施形態および比較例による半導体発光素子の光取り出し効率を示す図。
以下、本発明の実施形態を、図面を参照して詳細に説明する。
本発明の一実施形態による半導体発光素子を図1(a)乃至図4を参照して説明する。この第1実施形態による半導体発光素子の製造工程を図1(a)乃至図3(a)に示す。
まず、窒化物半導体結晶を成長させる基板(ウェハ)、例えばサファイア基板10上に、例えば有機金属気層成長(MOCVD)法を用いて窒化物半導体層を順次成長させる。すなわち、サファイア基板10上に、バッファ層となるGaN層12、n型GaN層14、InGaNからなる多重量子井戸構造の活性層16、およびp型GaN層18を、この順序で順次成長させる(図1(a))。
続いて、p型GaN層18上にNiとAgの積層膜からp電極(反射コンタクト電極)20を形成する(図1(b))。このp電極20は、各半導体発光素子に対応して形成する。その後、p電極20を覆うように、上記窒化物半導体結晶膜12、14、16、18上に接着メタルとなるTi、Pt、およびAuがこの順序で積層された接着メタル22を形成する(図1(b))。これにより、p電極20が形成された領域における接着メタル22の部分が凸部となり、p電極20が形成されていない領域における接着メタル22の部分が凹部となる(図1(b))。続いて、公知のリソグラフィー技術を用いて、接着メタル22をパターニングする。その後、更に、p型GaN層18、活性層16、n型GaN層14、およびGaN層12を有する積層膜(窒化物半導体結晶膜)をパターニングする(図1(c))。
このパターニングによって、ウェハ上の窒化物半導体結晶膜は、p型GaN層18からGaN層12に向かうにつれて膜面の面積が増大する、断面がテーパー形状のメサとなる。ここで、「膜面」とは、各層の上面を意味する。なお、積層膜をパターニングする際には、パターニングされた接着メタルをマスクとして用いてもよい。また、接着メタル22を形成する前に、積層膜をパターニングし、その後に、接着メタル22を形成してもよい。
一方、支持基板となるSi基板30上に接着メタルとなるAu−Sn層32を形成する(図2(a))。そして、サファイア基板上の接着メタル22と、Si基板30上の接着メタル32が向かい合うように配置し、250℃以上の高温下において、一定時間圧力を印加し、サファイア基板10上の接着メタル22と、Si基板30上の接着メタル32とを張り合わせる。この張り合わせにおいて、コンタクト電極20の融点温度が接着メタル32の融点温度に比べてかなり高いので、接着メタル32に食い込んだ状態で張り合わせが行われる(図2(a))。
次に、図2(b)に示すように、サファイア基板10側からUV(Ultra-Violet)レーザ、例えば、KrFの波長248nmのレーザをパルス照射し、窒化物半導体結晶膜12、14、16、18からサファイア基板10を剥離する。このとき、露出したGaN層12の表面がウェットエッチングされる面となる。
続いて、公知のリソグラフィー技術を用いて、窒化物半導体結晶膜12、14、16、18をパターニングし、半導体発光素子毎に分離する。このとき、接着メタル22はパターニングされず、半導体発光素子毎に分離された窒化物半導体結晶膜間には、接着メタル22が露出した状態となる。また、パターニングされた窒化物半導体結晶膜は、GaN層12からp型GaN層18に向かうにつれて膜面の面積が連続的に増大する、断面がテーパー形状のメサとなる(図3(a))。
次に、テーパー形状の窒化物半導体結晶膜および露出した接着メタル22、32の表面を覆うように、保護層として、例えばSiO膜40を形成する(図3(b))。窒化物半導体結晶膜がメサ形状であること、窒化物半導体結晶膜の、接着メタル22と接する下面の最小直径が、接着メタル22の上面の最小直径よりも小さいこと、および接着メタル22の接着メタル32と接する下面の最小直径が、接着メタル32の上面の最小直径よりも小さいこと、すなわち末広がりな形状であることにより、接着メタル22と、メサ形状の窒化物半導体結晶膜の下部の周辺端領域とが密着した構造となり、保護層40と、接着メタル22、32との間が中空とならずに段切れのない保護層40を形成することができる。
次に、各半導体発光素子の上面を覆っている保護層40を除去する。ただし、各半導体発光素子の上面(GaN層12の上面)における外周領域の保護層40を残置する。これにより、各半導体発光素子の上面の外周領域を除いて上面が露出する(図3(c))。続いて、露出したGaN層12の上面の中央部にn電極44を形成する(図3(c))。n電極の材料としては、アルカリ耐性の電極材料を用いることが好ましい。特にPt、Au、Ni、Tiのうちのいずれかの金属を含む材料を用いることが好ましく、この材料を用いることにより、後述のアルカリエッチングによりGaN層12の上面に形成される凹凸のサイズ(高低差)を大きなものとすることができる。
その後、アルカリ溶液を用いて露出したGaN層12の上面をエッチングすることにより、露出したGaN層12の上面を粗面化する、すなわち、GaN層12は、露出した上面に凹凸が形成されたGaN層12aとなる(図3(c))。これは、エッチング時に電子またはホールがGaN層12の表面とn電極44との間で移動して、それぞれの表面で反応が起こるような電気化学反応が寄与しているためと考えられる。本実施形態においては、アルカリ溶液として、濃度が1mol/lで温度が70℃の水酸化カリウムを用い、エッチングを15分間行った。十分なエッチングが進むと表面が白濁した状態となる。なお、水酸化カリウムに液漬した状態でUV照射することで凹凸を大きくすることができる。また、n電極44とGaN層12との間に断続的な電圧を印加しながらエッチングを行うことによっても、凹凸を大きくすることができる。凹凸の大きさは数百nm〜数μm程度である。
このようにして凹凸が形成されたGaN層12の上面における電子顕微鏡写真を図4に示す。図4からわかるように、大小様々な凹凸が形成されている。これにより、GaN層12と空気との境界面での反射が小さくなり、光取り出し効率を大きくすることができる。
なお、本実施形態においては、接着メタル22と接する下面の最小直径が、接着メタル22の上面の最小直径よりも小さい、および接着メタル22の接着メタル32と接する下面の最小直径が、接着メタル32の上面の最小直径よりも小さいこと、すなわち末広がりな形状であることにより、窒化物半導体結晶膜の上面の一部および側面、ならびにこの側面と接着メタルとの接合部が段切れのない保護層40によって覆われている。したがって、アルカリ溶液を用いて窒化物半導体結晶膜の上面を粗面化しても、活性層および反射コンタクト電極20を十分に保護することが可能となり、信頼性の向上とともに光取り出し効率の向上が図られる。また、大きい面積の反射コンタクト電極20を形成することができ、反射率を向上させることができる。さらに、大きい反射コンタクト電極を形成することが可能となるので、動作電圧の低下も望める。また、段切れのない保護層40が形成されるので、製造工程中に金属の付着等によるデバイスのリークやショートを防止することができる。さらに、段切れのない保護層40が形成されるので、転写、接合、レーザリフトオフ等の大きな衝撃を有する、薄膜型の半導体発光素子の製造プロセスにも耐えることができ、保護層に割れ等が発生しない。
これに対して、本実施形態の比較例として、窒化物半導体結晶膜の接着メタル22と接する下面の面積が、接着メタル22の上面の面積と同じとなる以外は、本実施形態と同様にして形成した半導体発光素子を作成する。本実施形態と比較例のそれぞれの断面の電子顕微鏡写真を図5(a)、5(b)にそれぞれ示す。図5(a)、5(b)からわかるように、本実施形態では、保護層は段切れが生じていないが、比較例においては、メサ形状の窒化物半導体結晶膜の下部の周辺端領域において段切れが生じている。段切れが生じた保護層が形成されると、製造プロセス中に保護層に割れ等が発生し易くなる。また、比較例のように、段切れが生じた保護層が形成されると、段切れおよび割れからアルカリエッチング溶液が染みこんで、活性層や反射コンタクト電極がエッチングされて、リーク電流や出力の低下が生じる。
次に、凹凸が形成された後のn電極44側からみた平面図を図6に示す。図6からわかるように、分離されていない素子が複数個、Si基板30上に配置されている。その後、図3(c)に示すように、シリコン基板30の、n電極44が形成された側と反対側の面にp電極46を形成する。
次に、図3(c)に示す工程の終了後、保護層40、接着メタル22、32、およびSi基板30のダイシングを行い、各半導体発光素子に分離することにより、図7に示す半導体発光素子を完成する。上記比較例の半導体発光素子もダイシングにより各半導体発光素子に分離する。このようにして得られた本実施形態の半導体発光素子は、図8に示すように、比較例の半導体発光素子に比べて光取出し効率が1.5倍大きく、アルカリエッチング処理を行わない場合に比べて1.3倍大きくなった。
以上説明したように、本実施形態によれば、光取り出し効率の高い半導体発光素子およびその製造方法を提供することができる。
なお、支持基板としてはシリコン基板、シリコンカーバイド基板、シリコン基板にゲルマニウムを接合した基板、シリコン基板に銅等の金属をメッキした基板を用いることができる。また、シリコン基板としては(111)、(110)、(100)のいずかの面方位を持つ基板を用いてもよく、更にオフ角を合わせもつ基板を用いることができる。
また、保護層としては、二酸化ケイ素、窒化ケイ素、酸化ジルコニウム、酸化ニオブ、および酸化アルミニウムのいずれか含む材料を用いることが好ましい。
また、アルカリエッチングにおける薬液には水酸化カリウムの他に水酸化テトラメチルアンモニウムを用いることができる。
また、反射コンタクト電極としては、銀の他にアルミニウムを用いることが望ましい。
また、接着メタル22としては、チタン、白金、金、およびタングステンのいずれかを含むことが好ましい。
また、接着メタル32としては、Au−Snの他に、Au−Si、Ag−Sn−Cu、Sn−Biなどの金属共晶である低融点金属、またはAu、Sn、Cuなどの非はんだ材料を用いることができる。
10 窒化物半導体結晶成長基板(サファイア基板)
12 GaN層(バッファ層)
14 n型GaN層
16 多重量子井戸構造の活性層(InGaN層)
18 p型GaN層
20 p電極(反射コンタクト電極)
22 接着メタル
30 支持基板
32 接着メタル
40 保護層
44 n電極
46 p電極

Claims (9)

  1. 基板上に設けられた第1メタル層と、
    前記第1メタル層上に設けられたp型窒化物半導体層と、前記p型窒化物半導体層上に設けられ窒化物半導体の多重量井戸構造を有する活性層と、前記活性層上に設けられたn型窒化物半導体層と、を有し、前記n型窒化物半導体層から前記p型窒化物半導体層に向かうにつれて膜面の面積が連続的に増大し、断面がテーパー形状である積層膜と、
    前記n型窒化物半導体層の上面の一部の領域に設けられたn電極と、
    前記基板の、前記第1メタル層と反対側の面に設けられたp電極と、
    前記第1メタル層側における前記p型窒化物半導体層の下面の一部の領域に設けられたコンタクト電極と、
    前記p型窒化物半導体層と前記第1メタル層との間に、前記コンタクト電極を覆うとともに前記コンタクト電極および前記第1メタル層に接するように設けられ、前記第1メタル層の最小直径よりも小さくかつ前記p型窒化物半導体層の下面の最小直径よりも大きな最小直径を有する第2メタル層と、
    前記n型窒化物半導体層の上面の外周領域、前記積層膜の側面、前記第2メタル層の上面における前記p型窒化物半導体層と接する領域以外の領域、および前記第1メタル層の上面における前記第2メタル層と接する領域以外の領域を覆う保護膜と、
    を備え、前記n電極が設けられた領域および前記保護膜によって覆われている領域を除く、前記n型窒化物半導体層の上面の領域に、凹凸が形成されていることを特徴とする半導体発光素子。
  2. 前記基板は、シリコン基板、シリコンカーバイド基板、シリコン基板にゲルマニウムを接合した基板、銅基板のいずれかであることを特徴とする請求項1記載の半導体発光素子。
  3. 前記コンタクト電極は、銀またはアルミニウムのいずれかを含むことを特徴とする請求項1または2記載の半導体発光素子。
  4. 前記第2メタル層は、チタン、白金、金、およびタングステンのいずれかを含むことを特徴とする請求項1乃至3のいずれかに記載の半導体発光素子。
  5. 前記保護層は、二酸化ケイ素、窒化ケイ素、酸化ジルコニウム、酸化ニオブ、酸化アルミニウムのいずれかであることを特徴とする請求項1乃至4のいずれかに記載の半導体発光素子。
  6. 前記第1メタル層は、Au−Sn層、Au−Si層、Ag−Sn−Cu層、Sn−Bi層、Au層、Sn層、Cu層のいずれかであることを特徴とする請求項1乃至5のいずれかに記載の半導体発光素子。
  7. 第1基板上に、n型窒化物半導体層、窒化物半導体の多重量井戸構造を有する活性層、およびp型窒化物半導体層を、この順序で積層された積層膜を形成する工程と、
    前記p型窒化物半導体層の上面に、コンタクト電極を形成する工程と、
    前記コンタクト電極および前記積層膜の上面上に、前記積層膜の上面の最小直径よりも大きな最小直径を有する第1メタル層を形成する工程と、
    前記第1メタル層をパターニングする工程と、
    前記積層膜を、上面から下面に向かうにつれて膜面の面積が増大する、断面がテーパー形状となるようにパターニングする工程と、
    第2基板の上面に、前記第1メタル層の最小直径よりも大きな最小直径を有し、前記第1メタル層よりも融点の低い材料の第2メタル層を形成する工程と、
    前記第2メタル層の上面に、前記第1メタル層の上面が対向するように前記第1基板を配置し、前記第2メタル層の上面と前記第1メタル層の上面とを張り合わせる工程と、
    前記第1基板側からレーザを照射し前記第1基板を前記積層膜から剥離し、前記積層膜を前記第2基板に転写する工程と、
    前記n型窒化物半導体層から前記p型窒化物半導体層に向かうにつれて膜面の面積が大きくなり、断面がテーパー形状となるように前記積層膜をパターニングする工程と、
    前記n型窒化物半導体層の上面、前記積層膜の側面、前記第1メタル層の前記p型窒化物半導体層と接する領域以外の領域、および前記第2メタル層の前記第1メタル層と接する領域以外の領域を覆う保護膜を形成する工程と、
    前記n型窒化物半導体層の上面における前記保護層を、外周領域を除き除去し、前記保護層が形成されている領域を除いて前記n型窒化物半導体層の上面を露出する工程と、
    前記n型窒化物半導体層の露出された上面に、前記複数の素子に対応してn電極を形成する工程と、
    前記n型窒化物半導体層の露出された上面をウェットエッチングすることにより、前記露出された上面に凹凸を形成する工程と、
    前記第2基板の、前記第1メタル層と反対側の面にp電極を設ける工程と、
    を備えていることを特徴とする半導体発光素子の製造方法。
  8. 前記レーザは、UVレーザであることを特徴とする請求項7記載の半導体発光素子の製造方法。
  9. 前記ウェットエッチングは、アルカリ溶液を用いて行うことを特徴とする請求項7または8記載の半導体発光素子の製造方法。
JP2010046905A 2010-03-03 2010-03-03 半導体発光素子およびその製造方法 Active JP4886869B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010046905A JP4886869B2 (ja) 2010-03-03 2010-03-03 半導体発光素子およびその製造方法
US12/874,475 US8178891B2 (en) 2010-03-03 2010-09-02 Semiconductor light emitting device and method for manufacturing the same
US13/450,063 US8735925B2 (en) 2010-03-03 2012-04-18 Semiconductor light emitting device and method for manufacturing the same
US14/252,843 US8981398B2 (en) 2010-03-03 2014-04-15 Semiconductor light emitting device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010046905A JP4886869B2 (ja) 2010-03-03 2010-03-03 半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2011181836A JP2011181836A (ja) 2011-09-15
JP4886869B2 true JP4886869B2 (ja) 2012-02-29

Family

ID=44530509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010046905A Active JP4886869B2 (ja) 2010-03-03 2010-03-03 半導体発光素子およびその製造方法

Country Status (2)

Country Link
US (3) US8178891B2 (ja)
JP (1) JP4886869B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4886869B2 (ja) * 2010-03-03 2012-02-29 株式会社東芝 半導体発光素子およびその製造方法
JP4996706B2 (ja) * 2010-03-03 2012-08-08 株式会社東芝 半導体発光素子およびその製造方法
US8853668B2 (en) * 2011-09-29 2014-10-07 Kabushiki Kaisha Toshiba Light emitting regions for use with light emitting devices
JP5992702B2 (ja) * 2012-03-21 2016-09-14 スタンレー電気株式会社 半導体発光素子、および、車両用灯具、ならびに、半導体発光素子の製造方法
US8759128B2 (en) * 2012-03-22 2014-06-24 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) die having recessed electrode and light extraction structures and method of fabrication
JP5792694B2 (ja) * 2012-08-14 2015-10-14 株式会社東芝 半導体発光素子
CN105428475B (zh) * 2015-12-17 2018-05-01 映瑞光电科技(上海)有限公司 垂直led芯片结构及其制备方法
CN113948621A (zh) * 2016-01-13 2022-01-18 首尔伟傲世有限公司 发光元件
CN110970535A (zh) * 2019-11-07 2020-04-07 河源市众拓光电科技有限公司 一种圆形垂直结构led芯片及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1697983B1 (en) * 2003-12-09 2012-06-13 The Regents of The University of California Highly efficient gallium nitride based light emitting diodes having surface roughening
US20060124941A1 (en) * 2004-12-13 2006-06-15 Lee Jae S Thin gallium nitride light emitting diode device
JP4290745B2 (ja) 2007-03-16 2009-07-08 豊田合成株式会社 Iii−v族半導体素子の製造方法
JP5146817B2 (ja) 2008-03-24 2013-02-20 スタンレー電気株式会社 半導体発光素子の製造方法
JP2009260316A (ja) * 2008-03-26 2009-11-05 Panasonic Electric Works Co Ltd 半導体発光素子およびそれを用いる照明装置
US8008683B2 (en) * 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
JP4886869B2 (ja) * 2010-03-03 2012-02-29 株式会社東芝 半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
US20120199811A1 (en) 2012-08-09
JP2011181836A (ja) 2011-09-15
US8735925B2 (en) 2014-05-27
US8981398B2 (en) 2015-03-17
US20140225061A1 (en) 2014-08-14
US8178891B2 (en) 2012-05-15
US20110215293A1 (en) 2011-09-08

Similar Documents

Publication Publication Date Title
JP4996706B2 (ja) 半導体発光素子およびその製造方法
JP4886869B2 (ja) 半導体発光素子およびその製造方法
JP5676396B2 (ja) 高光抽出led用の基板除去方法
JP4999696B2 (ja) GaN系化合物半導体発光素子及びその製造方法
JP5174064B2 (ja) 半導体発光装置および半導体発光装置の製造方法
JP2007103689A (ja) 半導体発光装置
JP5912442B2 (ja) 半導体発光装置および半導体発光装置の製造方法
JP2008091862A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2009059969A (ja) 半導体発光素子、発光装置、照明装置、表示装置及び半導体発光素子の製造方法
JP2010232625A (ja) 貼り合わせ基板の製造方法
JP4835409B2 (ja) Iii−v族半導体素子、およびその製造方法
JP5185344B2 (ja) 半導体発光素子の製造方法および半導体発光素子
JP2012174902A (ja) 窒化物半導体発光素子の製造方法
TW201547053A (zh) 形成發光裝置的方法
JP5592904B2 (ja) 半導体発光素子
JP2009283762A (ja) 窒化物系化合物半導体ledの製造方法
JP2009094108A (ja) GaN系LED素子の製造方法
JP2009277852A (ja) 半導体発光素子とその製造方法
JP5758518B2 (ja) 半導体発光素子の製造方法
JP2012510724A (ja) 3族窒化物半導体発光素子
JP2009059970A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP7360007B2 (ja) 発光装置の製造方法
JP2008193006A (ja) GaN系LEDチップ
JP2013214728A (ja) 半導体発光素子および半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20110801

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20110929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4886869

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250