JP4996706B2 - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP4996706B2
JP4996706B2 JP2010046883A JP2010046883A JP4996706B2 JP 4996706 B2 JP4996706 B2 JP 4996706B2 JP 2010046883 A JP2010046883 A JP 2010046883A JP 2010046883 A JP2010046883 A JP 2010046883A JP 4996706 B2 JP4996706 B2 JP 4996706B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
type nitride
semiconductor layer
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010046883A
Other languages
English (en)
Other versions
JP2011181834A (ja
Inventor
満 康太郎 財
徹 後藤田
俊 行 岡
上 真 也 布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010046883A priority Critical patent/JP4996706B2/ja
Priority to US12/874,425 priority patent/US8314437B2/en
Publication of JP2011181834A publication Critical patent/JP2011181834A/ja
Application granted granted Critical
Publication of JP4996706B2 publication Critical patent/JP4996706B2/ja
Priority to US13/665,650 priority patent/US8822250B2/en
Priority to US14/057,445 priority patent/US8809833B2/en
Priority to US14/326,516 priority patent/US9018665B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Weting (AREA)
  • Led Device Packages (AREA)

Description

本発明は、半導体発光素子およびその製造方法に関する。
白色照明への応用に向けて窒化物半導体発光ダイオード（以下、ＬＥＤ(Light Emitting Device)ともいう）は、高効率化、高出力化をはかるために、結晶およびデバイス構造の検討による発光効率の向上、光取り出し効率の向上等が進められている。
ＩｎＧａＮ系結晶を結晶成長する場合、安価で高温で安定であり、低温バッファにより高い結晶性の結晶成長が可能であるサファイア基板が使われることが多い。サファイア基板は絶縁体で導電性がないことや熱伝導率が低い。このため、サファイア基板の裏面側に電極を作製できずに窒化物半導体側にｐ電極、ｎ電極ともに形成する必要があり、直列抵抗が増加しやすいことおよび高出力動作させる場合の放熱性が、さらなる高効率化、高出力化を考えた場合に、課題となる。
この課題を解決して発光効率、出力を向上させたＬＥＤ構造のひとつとして薄膜(Thin Film)型のＩｎＧａＮ系ＬＥＤが知られている（例えば、特許文献１参照）。この薄膜型のＩｎＧａＮ系ＬＥＤはサファイア基板上に成長したＬＥＤ構造結晶をＳｉ基板、銅、金等の他の支持基板に転写する。導電性があり、熱伝導が大きい支持基板に転写後にデバイス化することで、上下通電により電流の広がりが大きくなり電気伝導特性が改善し、さらに放熱性が向上する。
また、転写でｎ層を上面としてｎ層側から光を取り出す構造とすると、ｐ層に比べて抵抗の小さいｎ層では電流を拡散させるための透明電極が不要となり、透明電極の吸収がなくなることで光取り出し効率が向上する。この転写プロセスには、エピタキシャル成長によって形成した結晶（エピタキシャル結晶）を支持基板に接着させるプロセス、エピタキシャル結晶と、サファイア基板とを剥離するリフトオフプロセスが含まれている。接着プロセスにはめっき技術や加重および熱を用いた接合技術、リフトプロセスにはレーザによる界面の加熱分解を用いたレーザリフトオフや化学的リフトオフが挙げられる。
こうした薄膜型のＬＥＤ構造では、レーザリフトオフしたままの状態ではＧａＮ基板の表面と外部空気との屈折率差は２．５倍程度と大きく、この境界面における光の反射が取り出し効率を下げている。
そこで、チップの表面に凹凸を作製する技術が提案されている（例えば、特許文献２参照）。凹凸はｎ型窒化物半導体層の再成長、研磨、およびエッチングによって形成されている。簡易に形成することができる方法として支持基板上のＧａＮ基板の上面のｎ層をアルカリエッチングによって表面の粗面加工することにより凹凸を形成し、光取り出し効率を向上させている。
しかし、従来のアルカリエッチングの方法ではエッチング時間を長くすることで全体的に膜厚が薄くなっても、凹凸形状の大きさが大きくならない場合も多い。ＧａＮ層の表面において光取り出し効率がより大きくなるような凹凸形状を得ることのできるエッチング制御方法が求められている。
特開２００８−２３５３６２号公報 特開２００７−３０００６９号公報
本発明は、上記事情を考慮してなされたものであって、光取り出し効率を向上させることのできる半導体発光素子およびその製造方法を提供する。
本発明の第１の態様による半導体発光素子は、基板上に設けられた第１メタル層と、前記第１メタル層上に設けられたｐ型窒化物半導体層と、前記ｐ型窒化物半導体層上に設けられ窒化物半導体の多重量井戸構造を有する活性層と、前記活性層上に設けられたｎ型窒化物半導体層と、を有する積層膜と、前記ｎ型窒化物半導体層の上面の一部の領域に設けられたｎ電極と、前記基板の、前記第１メタル層と反対側の面に設けられたｐ電極と、前記ｎ型窒化物半導体層の上面における前記ｎ電極が設けられた領域以外の領域の表面に形成された凹凸領域と、を備え、前記凹凸領域は、高低差が１μｍ〜３μｍの第１の凹凸と、高低差が３００ｎｍ以下の前記第１の凹凸より小さな第２の凹凸が混在していることを特徴とする。
また、本発明の第２の態様による半導体発光素子の製造方法は、第１基板上に、ｐ型窒化物半導体層、窒化物半導体の多重量井戸構造を有する活性層、およびｎ型窒化物半導体層を、この順序で積層された第１積層膜を設ける工程と、前記ｎ型窒化物半導体層の上面にｎ電極を形成する工程と、前記ｎ型窒化物半導体層の上面における前記ｎ電極が形成された領域を除きアルカリ液を用いてウェットエッチングすることにより、前記ｎ型窒化物半導体層の上面に凹凸領域を形成する工程と、を備えていることを特徴とする。
本発明によれば、光取り出し効率を向上させることの可能な半導体発光素子およびその製造方法を提供することができる。
図１（ａ）乃至図１（ｃ）は、一実施形態による半導体発光素子の製造工程を示す断面図。 図２（ａ）乃至図２（ｂ）は、一実施形態による半導体発光素子の製造工程を示す断面図。 図３（ａ）乃至図３（ｃ）は、一実施形態による半導体発光素子の製造工程を示す断面図。 図４（ａ）、４（ｂ）はそれぞれ、一実施形態および比較例による半導体発光素子の凹凸が形成された表面付近の断面の電子顕微鏡写真。 図５（ａ）、５（ｂ）はそれぞれ一実施形態による半導体発光素子のエッチング時間を変えたときの表面の電子顕微鏡写真。 個別の素子に分離される前の支持基板の平面図。 一実施形態による半導体発光素子を示す断面図。 一実施形態および比較例による半導体発光素子の発光強度のエッチング時間依存性を示す図。
本発明の製造方法は、光半導体素子を形成するに当たり、素子毎に、ｎ型窒化物半導体層の上面にｎ電極を形成し、その後、ｎ型窒化物半導体層の上面をアルカリ液を用いてウェットエッチングすることにより、凹凸を形成することを特徴とする。
また本発明の半導体発光素子は、ｎ型窒化物半導体層のｎ電極が設けられた領域以外の領域の表面に凹凸領域が形成され、を備え、前記凹凸領域は、高低差が１μｍ〜３μｍの第１の凹凸と、高低差が３００ｎｍ以下の前記第１の凹凸より小さな第２の凹凸が混在していることを特徴とする。
以下、本発明の実施形態を、図面を参照して詳細に説明する。
本発明の一実施形態による半導体発光素子の製造方法を図１（ａ）乃至図４を参照して説明する。この第１実施形態による半導体発光素子の製造工程を図１（ａ）乃至図３（ａ）に示す。
まず、窒化物半導体結晶を成長させる基板（ウェハ）、例えばサファイア基板１０上に、例えば有機金属気層成長（ＭＯＣＶＤ）法を用いて窒化物半導体層を順次成長させる。すなわち、サファイア基板１０上に、バッファ層となるＧａＮ層１２、ｎ型ＧａＮ層１４、ＩｎＧａＮからなる多重量子井戸構造の活性層１６、およびｐ型ＧａＮ層１８を、この順序で順次成長させる（図１（ａ））。
続いて、ｐ型ＧａＮ層１８上にＮｉとＡｇの積層膜からｐ電極（反射コンタクト電極）２０を形成する（図１（ｂ））。このｐ電極２０は、各半導体発光素子に対応して形成する。その後、ｐ電極２０を覆うように、上記窒化物半導体結晶膜１２、１４、１６、１８上に接着メタルとなるＴｉ、Ｐｔ、およびＡｕがこの順序で積層された接着メタル２２を形成する（図１（ｂ））。これにより、ｐ電極２０が形成された領域における接着メタル２２の部分が凸部となり、ｐ電極２０が形成されていない領域における接着メタル２２の部分が凹部となる（図１（ｂ））。続いて、公知のリソグラフィー技術を用いて、接着メタル２２をパターニングする。その後、更に、ｐ型ＧａＮ層１８、活性層１６、ｎ型ＧａＮ層１４、およびＧａＮ層１２を有する積層膜（窒化物半導体結晶膜）をパターニングする（図１（ｃ））。
このパターニングによって、ウェハ上の窒化物半導体結晶膜は、ｐ型ＧａＮ層１８からＧａＮ層１２に向かうにつれて膜面の面積が増大する、断面がテーパー形状のメサとなる。ここで、「膜面」とは、各層の上面を意味する。なお、積層膜をパターニングする際には、パターニングされた接着メタルをマスクとして用いてもよい。また、接着メタル２２を形成する前に、積層膜をパターニングし、その後に、接着メタル２２を形成してもよい。
一方、支持基板となるＳｉ基板３０上に接着メタルとなるＡｕ−Ｓｎ層３２を形成する（図２（ａ））。そして、サファイア基板上の接着メタル２２と、Ｓｉ基板３０上の接着メタル３２が向かい合うように配置し、２５０℃以上の高温下において、一定時間圧力を印加し、サファイア基板１０上の接着メタル２２と、Ｓｉ基板３０上の接着メタル３２とを張り合わせる。この張り合わせにおいて、コンタクト電極２０の融点温度が接着メタル３２の融点温度に比べてかなり高いので、接着メタル３２に食い込んだ状態で張り合わせが行われる（図２（ａ））。
次に、図２（ｂ）に示すように、サファイア基板１０側からＵＶ(Ultra-Violet)レーザ、例えば、ＫｒＦの波長２４８ｎｍのレーザをパルス照射し、窒化物半導体結晶膜１２、１４、１６、１８からサファイア基板１０を剥離する。このとき、露出したＧａＮ層１２の表面がウェットエッチングされる面となる。
続いて、公知のリソグラフィー技術を用いて、窒化物半導体結晶膜１２、１４、１６、１８をパターニングし、半導体発光素子毎に分離する。このとき、接着メタル２２はパターニングされず、半導体発光素子毎に分離された窒化物半導体結晶膜間には、接着メタル２２が露出した状態となる。また、パターニングされた窒化物半導体結晶膜は、ＧａＮ層１２からｐ型ＧａＮ層１８に向かうにつれて膜面の面積が連続的に増大する、断面がテーパー形状のメサとなる。
次に、テーパー形状の窒化物半導体結晶膜および露出した接着メタル２２、３２の表面を覆うように、保護層として、例えばＳｉＯ２膜４０を形成する（図３（ｂ））。窒化物半導体結晶膜がメサ形状であること、窒化物半導体結晶膜の、接着メタル２２と接する下面の最小直径が、接着メタル２２の上面の最小直径よりも小さいこと、および接着メタル２２の接着メタル３２と接する下面の最小直径が、接着メタル３２の上面の最小直径よりも小さいことにより、接着メタル２２と、メサ形状の窒化物半導体結晶膜の下部の周辺端領域とが密着した構造となり、保護層４０と、接着メタル２２、３２との間が中空とならずに段切れのない保護層４０を形成することができる。
次に、各半導体発光素子の上面を覆っている保護層４０を除去する。ただし、各半導体発光素子の上面（ＧａＮ層１２の上面）における外周領域の保護層４０を残置する。これにより、各半導体発光素子の上面の外周領域を除いて上面が露出する（図３（ｃ））。このとき、ＧａＮ層１２の上面の表面粗さは１００ｎｍ〜３０００ｎｍ程度となる。
続いて、露出したＧａＮ層１２の上面の中央部にｎ電極４４を形成する（図３（ｃ））。なお、ｎ電極４４は、中央部に限らず、露出したＧａＮ層１２の上面の何処にでも形成してもよい。また、ｎ電極の材料としては、アルカリ耐性の電極材料を用いることが好ましい。特にＰｔ、Ａｕ、Ｎｉ、Ｔｉのうちのいずれかの金属を含む材料を用いることが好ましく、この材料を用いることにより、後述のアルカリエッチングによりＧａＮ層１２の上面に形成される凹凸のサイズ（高低差）を大きなものとすることができる。平坦なＧａＮ層１２上にｎ電極４４が形成されるため、密着性良く形成することができる。
ｎ電極４４が形成された後に、アルカリ溶液を供給し、露出したＧａＮ層１２の上面をウェットエッチングすることにより、露出したＧａＮ層１２の上面を粗面化する、すなわち、ＧａＮ層１２は、露出した上面に凹凸が形成されたＧａＮ層１２ａとなる（図３（ｃ））。ｎ電極４４が形成された後にウェットエッチングすることにより、エッチング効果が高くなり、より凹凸が深くなる。これは、電子またはホールがＧａＮ層１２の表面とｎ電極４４との間で移動して、それぞれの表面で電気化学反応が生じてエッチングが進行するためと考えられる。ｎ電極４４は光半導体素子１個につきそれぞれに形成される。したがって、ウェハ１枚につき電極を１箇所設けた場合に比べて凹凸が大きくなり、且つまた、ウェハ面内の各素子においてエッチング状態が均一となる。
本実施形態においては、アルカリ溶液として、濃度が１ｍｏｌ／ｌで温度が７０℃の水酸化カリウムを用い、エッチングを１５分間行った。十分なエッチングが進むと表面が白濁した状態となる。なお、水酸化カリウムに液漬した状態でＵＶ照射することで凹凸を更に大きくすることができる。凹凸の大きさは数百ｎｍ〜数μｍ程度である。また、ｎ電極４４とＧａＮ層１２との間に断続的な電圧３Ｖ〜１０Ｖを印加しながらエッチングを行うことによっても、凹凸を大きくすることができる。
このようにして凹凸が形成されたＧａＮ層１２の表面の断面の電子顕微鏡写真を図４（ａ）に示す。図４（ａ）からわかるように、大小様々な凹凸が形成されている。本実施形態によってＧａＮ層１２に形成された凹凸の高さ（高低差）を電子顕微鏡像により表面と断面像を観察すると、数μｍ（１μｍ〜３μｍ）の大きな凹凸と、数百ｎｍ（３００ｎｍ以下）のオーダの小さな凹凸が混在していた。これにより、ＧａＮ層１２と空気との境界面での反射が小さくなり、光取り出し効率を大きくすることができる。
これに対して、本実施形態の比較例としての半導体発光素子を、ｎ電極４４を形成しないでＧａＮ層１２の上面をエッチングする以外は本実施形態と同様にして形成する。この比較例の半導体発光素子における凹凸が形成されたＧａＮ層１２の表面の断面の電子顕微鏡写真を図４（ｂ）に示す。図４（ａ）、４（ｂ）からわかるように、本実施形態の半導体発光素子に形成される凹凸は、比較例の半導体発光素子に形成される凹凸に比べて大きくなっている。この比較例によってＧａＮ層１２に形成された凹凸の高さを計測すると、２００ｎｍ程度の小さな凹凸のみが存在し、本実施形態と異なり、１μｍのオーダの大きな凹凸は存在していなかった。
また、本実施形態の製造方法において、エッチング時間を５分間行った場合と、１５分間行った場合における、凹凸が形成されたＧａＮ層１２の表面の電子顕微鏡写真を図５（ａ）、５（ｂ）にそれぞれ示す。図５（ａ）、５（ｂ）からわかるように、本実施形態のように、エッチングを１５分間行うと、大きな凹凸と、小さな凹凸とが混在するが、５分間程度であれば、小さな凹凸しか形成されない。
次に、このような凹凸が形成された後のｎ電極４４側からみた平面図を図６に示す。図６からわかるように、分離されていない素子が複数個、Ｓｉ基板３０上に配置されている。その後、図３（ｃ）に示すように、シリコン基板３０の、ｎ電極４４が形成された側と反対側の面にｐ電極４６を形成する。
次に、図３（ｃ）に示す工程の終了後、保護層４０、接着メタル２２、３２、およびＳｉ基板３０のダイシングを行い、各半導体発光素子に分離することにより、図７に示す半導体発光素子を完成する。上記比較例の半導体発光素子もダイシングにより各半導体発光素子に分離する。
このようにして得られた本実施形態の半導体発光素子は、図８に示すように、比較例の半導体発光素子に比べて光取出し効率が１．２倍大きくなった。なお、図８は、エッチング時間を変えた場合における、本実施形態と比較例の半導体発光素子の発光強度の変化を示す図である。
以上説明したように、本実施形態によれば、光取り出し効率の高い半導体発光素子の製造方法を提供することができる。
なお、本実施形態においては、窒化物半導体結晶膜の上面の一部および側面、ならびにこの側面と接着メタルとの接合部が段切れのない保護層４０によって覆われているので、アルカリ溶液を用いて窒化物半導体結晶膜の上面を粗面化しても、活性層および反射コンタクト電極２０を十分に保護することが可能となる。これにより、大きい面積の反射コンタクト電極２０を形成することができ、反射率を向上させることができる。さらに、大きいコンタクト電極を形成することが可能となるので、動作電圧の低下も望める。また、段切れのない保護層４０が形成されるので、製造工程中に金属の付着等によるデバイスのリークやショートを防止することができる。さらに、段切れのない保護層４０が形成されるので、接合、レーザリフトオフ等の大きな衝撃を有する、薄膜型の半導体発光素子の製造プロセスにも耐えることができ、保護層に割れ等が発生しない。
なお、支持基板としてはシリコン基板、シリコンカーバイド基板、シリコン基板にゲルマニウムを接合した基板、シリコン基板に銅等の金属をメッキした基板を用いることができる。また、シリコン基板としては（１１１）、（１１０）、（１００）のいずかの面方位を持つ基板を用いてもよく、更にオフ角を合わせもつ基板を用いることができる。
また、保護層としては、二酸化ケイ素、窒化ケイ素、酸化ジルコニウム、酸化ニオブ、および酸化アルミニウムのいずれか含む材料を用いることが好ましい。
また、アルカリエッチングにおける薬液には水酸化カリウムの他に水酸化テトラメチルアンモニウムを用いることができる。望ましい濃度としては０．１ｍｏｌ／ｌ〜１０ｍｏｌ／ｌである。
また、コンタクト電極２０としては、銀の他にアルミニウムまたはを用いることが望ましい。
また、接着メタル２２としては、チタン、白金、金、およびタングステンのいずれかを含むことが好ましい。
また、接着メタル３２としては、Ａｕ−Ｓｎの他に、Ａｕ−Ｓｉ、Ａｇ−Ｓｎ−Ｃｕ、Ｓｎ−Ｂｉなどの金属共晶である低融点金属、またはＡｕ、Ｓｎ、Ｃｕ等の非はんだ材料を用いることができる。
１０ 窒化物半導体結晶成長基板（サファイア基板）
１２ ＧａＮ層（バッファ層）
１４ ｎ型ＧａＮ層
１６ 多重量子井戸構造の活性層（ＩｎＧａＮ層）
１８ ｐ型ＧａＮ層
２０ ｐ電極（反射コンタクト電極）
２２ 接着メタル
３０ 支持基板
３２ 接着メタル
４０ 保護層
４４ ｎ電極
４６ ｐ電極

Claims (6)

  1. 基板上に設けられた第１メタル層と、
    前記第１メタル層上に設けられたｐ型窒化物半導体層と、前記ｐ型窒化物半導体層上に設けられ窒化物半導体の多重量井戸構造を有する活性層と、前記活性層上に設けられたｎ型窒化物半導体層と、を有する積層膜と、
    前記ｎ型窒化物半導体層の上面の一部の領域に設けられたｎ電極と、
    前記基板の、前記第１メタル層と反対側の面に設けられたｐ電極と、
    前記ｎ型窒化物半導体層の上面における前記ｎ電極が設けられた領域以外の領域の表面に形成された凹凸領域と、
    を備え、前記凹凸領域は、高低差が１μｍ〜３μｍの第１の凹凸と、高低差が３００ｎｍ以下の第１の凹凸より小さな第２の凹凸が混在し、
    前記積層膜は、前記ｎ型窒化物半導体層から前記ｐ型窒化物半導体層に向かうにつれて膜面の面積が連続的に増大し、断面がテーパー形状であり、
    前記第１メタル層側における前記ｐ型窒化物半導体層の下面の一部の領域に設けられたコンタクト電極と、
    前記ｐ型窒化物半導体層と前記第１メタル層との間に、前記コンタクト電極を覆うとともに前記コンタクト電極および前記第１メタル層に接するように設けられ、前記第１メタル層の最小直径よりも小さくかつ前記ｐ型窒化物半導体層の下面の最小直径よりも大きな最小直径を有する第２メタル層と、
    前記ｎ型窒化物半導体層の上面の外周領域、前記積層膜の側面、前記第２メタル層の上面における前記ｐ型窒化物半導体層と接する領域以外の領域、および前記第１メタル層の上面における前記第２メタル層と接する領域以外の領域を覆う保護膜と、
    を更に備えていることを特徴とする半導体発光素子。
  2. 前記ｎ電極は、Ｐｔ、Ｎｉ、Ａｕ、Ｔｉのいずれか含むことを特徴とする請求項１記載の半導体発光素子。
  3. 第１基板上に、ｐ型窒化物半導体層、窒化物半導体の多重量井戸構造を有する活性層、およびｎ型窒化物半導体層を、この順序で積層された第１積層膜を設ける工程と、
    前記ｎ型窒化物半導体層の上面にｎ電極を形成する工程と、
    前記ｎ型窒化物半導体層の上面における前記ｎ電極が形成された領域を除きアルカリ液を用いてウェットエッチングすることにより、前記ｎ型窒化物半導体層の上面に凹凸領域を形成する工程と、
    を備え、
    前記第１基板上に前記積層膜を設ける工程は、前記第１基板上に前記積層膜を設ける前に、
    第２基板上に、前記ｎ型窒化物半導体層、前記活性層、および前記ｐ型窒化物半導体層を、この順序で積層された第２積層膜を形成する工程と、
    前記ｐ型窒化物半導体層の上面に、複数の素子に対応したコンタクト電極を形成する工程と、
    前記コンタクト電極および前記第２積層膜の上面上に、前記第２積層膜の上面の最小直径よりも大きな最小直径を有する第１メタル層を形成する工程と、
    前記第１メタル層をパターニングする工程と、
    前記第２積層膜を、上面から下面に向かうにつれて膜面の面積が増大する、断面がテーパー形状となるようにパターニングする工程と、
    前記第１基板の上面に、前記第１メタル層の最小直径よりも大きな最小直径を有し、前記第１メタル層よりも融点の低い材料の第２メタル層を形成する工程と、
    前記第２メタル層の上面に、前記第１メタル層の上面が対向するように前記第２基板を配置し、前記第２メタル層の上面と前記第１メタル層の上面とを張り合わせる工程と、
    前記第２基板側からレーザを照射し前記第２基板を前記第２積層膜から剥離し、前記田２積層膜を前記第１基板に転写し、前記第１基板上に設けられた前記第１積層膜とする工程と、
    を備え、
    前記ｎ型窒化物半導体層の上面にｎ電極を形成する工程は、
    前記ｎ型窒化物半導体層から前記ｐ型窒化物半導体層に向かうにつれて膜面の面積が増大する、断面がテーパー形状となるように前記第１積層膜をパターニングし、各素子に分離する工程と、
    前記ｎ型窒化物半導体層の上面、前記第１積層膜の側面、前記第１メタル層の前記ｐ型窒化物半導体層と接する領域以外の領域、および前記第２メタル層の前記第１メタル層と接する領域以外の領域を覆う保護膜を形成する工程と、
    前記ｎ型窒化物半導体層の上面における前記保護層を、外周領域を除き除去し、前記保護層が形成されている領域を除いて前記ｎ型窒化物半導体層の上面を露出する工程と、
    前記ｎ型窒化物半導体層の露出された上面に、前記複数の素子に対応してｎ電極を形成する工程と、
    を備えていることを特徴とする半導体発光素子の製造方法。
  4. 前記凹凸領域は、高低差が１μｍ〜３μｍの第１の凹凸と、高低差が３００ｎｍ以下の第１の凹凸より小さい第２の凹凸が混在することを特徴とする請求項３記載の半導体発光素子の製造方法。
  5. 前記アルカリ液は、水酸化カリウムまたは水酸化テトラメチルアンモニウムを含むことを特徴とする請求項３または４に記載の半導体発光素子の製造方法。
  6. 前記レーザは、ＵＶレーザであることを特徴とする請求項３乃至５のいずれかに記載の半導体発光素子の製造方法。
JP2010046883A 2010-03-03 2010-03-03 半導体発光素子およびその製造方法 Active JP4996706B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010046883A JP4996706B2 (ja) 2010-03-03 2010-03-03 半導体発光素子およびその製造方法
US12/874,425 US8314437B2 (en) 2010-03-03 2010-09-02 Semiconductor light emitting device and method for manufacturing the same
US13/665,650 US8822250B2 (en) 2010-03-03 2012-10-31 Semiconductor light emitting device and method for manufacturing the same
US14/057,445 US8809833B2 (en) 2010-03-03 2013-10-18 Semiconductor light emitting device and method for manufacturing the same
US14/326,516 US9018665B2 (en) 2010-03-03 2014-07-09 Semiconductor light emitting device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010046883A JP4996706B2 (ja) 2010-03-03 2010-03-03 半導体発光素子およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012004083A Division JP5592904B2 (ja) 2012-01-12 2012-01-12 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2011181834A JP2011181834A (ja) 2011-09-15
JP4996706B2 true JP4996706B2 (ja) 2012-08-08

Family

ID=44530508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010046883A Active JP4996706B2 (ja) 2010-03-03 2010-03-03 半導体発光素子およびその製造方法

Country Status (2)

Country Link
US (4) US8314437B2 (ja)
JP (1) JP4996706B2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4996706B2 (ja) * 2010-03-03 2012-08-08 株式会社東芝 半導体発光素子およびその製造方法
JP6175000B2 (ja) * 2011-09-26 2017-08-09 パナソニック株式会社 発光装置の製造方法
US8581267B2 (en) 2011-11-09 2013-11-12 Toshiba Techno Center Inc. Series connected segmented LED
US9620478B2 (en) 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8809875B2 (en) 2011-11-18 2014-08-19 LuxVue Technology Corporation Micro light emitting diode
US9773750B2 (en) 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
US9548332B2 (en) * 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
JP5792694B2 (ja) * 2012-08-14 2015-10-14 株式会社東芝 半導体発光素子
US9162880B2 (en) 2012-09-07 2015-10-20 LuxVue Technology Corporation Mass transfer tool
JP2014157921A (ja) * 2013-02-15 2014-08-28 Stanley Electric Co Ltd 半導体素子及びその製造方法
US9087764B2 (en) 2013-07-26 2015-07-21 LuxVue Technology Corporation Adhesive wafer bonding with controlled thickness variation
CN105453278B (zh) 2013-07-30 2019-02-12 同和电子科技有限公司 半导体发光元件的制造方法以及半导体发光元件
US9153548B2 (en) 2013-09-16 2015-10-06 Lux Vue Technology Corporation Adhesive wafer bonding with sacrificial spacers for controlled thickness variation
KR102075988B1 (ko) 2013-09-25 2020-03-02 삼성전자주식회사 반도체 발광소자 제조방법
US9367094B2 (en) 2013-12-17 2016-06-14 Apple Inc. Display module and system applications
US9768345B2 (en) 2013-12-20 2017-09-19 Apple Inc. LED with current injection confinement trench
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
US9583466B2 (en) 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement
US9542638B2 (en) 2014-02-18 2017-01-10 Apple Inc. RFID tag and micro chip integration design
US9583533B2 (en) 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
US9522468B2 (en) 2014-05-08 2016-12-20 Apple Inc. Mass transfer tool manipulator assembly with remote center of compliance
US9318475B2 (en) 2014-05-15 2016-04-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer
US9741286B2 (en) 2014-06-03 2017-08-22 Apple Inc. Interactive display panel with emitting and sensing diodes
US9624100B2 (en) 2014-06-12 2017-04-18 Apple Inc. Micro pick up array pivot mount with integrated strain sensing elements
US9570002B2 (en) 2014-06-17 2017-02-14 Apple Inc. Interactive display panel with IR diodes
US9425151B2 (en) 2014-06-17 2016-08-23 Apple Inc. Compliant electrostatic transfer head with spring support layer
US9705432B2 (en) 2014-09-30 2017-07-11 Apple Inc. Micro pick up array pivot mount design for strain amplification
US9828244B2 (en) 2014-09-30 2017-11-28 Apple Inc. Compliant electrostatic transfer head with defined cavity
US9478583B2 (en) 2014-12-08 2016-10-25 Apple Inc. Wearable display having an array of LEDs on a conformable silicon substrate
JP6642465B2 (ja) * 2017-01-20 2020-02-05 豊田合成株式会社 半導体装置の製造方法
US10734269B1 (en) * 2017-06-07 2020-08-04 Apple Inc. Micro device metal joint process
CN114267763B (zh) * 2021-12-06 2023-07-14 厦门市三安光电科技有限公司 紫外发光二极管及发光装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144321A (ja) * 1999-11-04 2001-05-25 Shurai Kagi Kofun Yugenkoshi 発光素子及びその製造方法
KR20070020133A (ko) * 2004-07-12 2007-02-16 미쓰비시덴키 가부시키가이샤 광학식 인코더
JP2007165409A (ja) * 2005-12-09 2007-06-28 Rohm Co Ltd 半導体発光素子及び半導体発光素子の製造方法
JP4959203B2 (ja) 2006-02-17 2012-06-20 昭和電工株式会社 発光素子及びその製造方法、並びにランプ
JP2007221029A (ja) * 2006-02-20 2007-08-30 Sony Corp 半導体発光素子およびその製造方法
TWI288979B (en) * 2006-02-23 2007-10-21 Arima Optoelectronics Corp Light emitting diode bonded with metal diffusion and manufacturing method thereof
JP2007300069A (ja) 2006-04-04 2007-11-15 Toyoda Gosei Co Ltd 発光素子、この発光素子を用いた発光装置及びこの発光素子の製造方法
KR100816841B1 (ko) 2006-08-14 2008-03-26 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
JP2008108952A (ja) * 2006-10-26 2008-05-08 Matsushita Electric Ind Co Ltd 半導体発光装置および半導体発光装置の製造方法
JP4290745B2 (ja) 2007-03-16 2009-07-08 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子の製造方法
WO2009084670A1 (ja) * 2007-12-28 2009-07-09 Nichia Corporation 半導体発光素子およびその製造方法
JP5234454B2 (ja) * 2008-03-26 2013-07-10 スタンレー電気株式会社 光半導体素子の製造方法
JP2009252826A (ja) 2008-04-02 2009-10-29 Genelite Inc 半導体発光素子およびその製造方法
JP4599442B2 (ja) * 2008-08-27 2010-12-15 株式会社東芝 半導体発光素子の製造方法
JP5143770B2 (ja) * 2009-03-02 2013-02-13 株式会社ジャパンディスプレイイースト 液晶表示装置
JP4996706B2 (ja) * 2010-03-03 2012-08-08 株式会社東芝 半導体発光素子およびその製造方法
JP4886869B2 (ja) * 2010-03-03 2012-02-29 株式会社東芝 半導体発光素子およびその製造方法
JP5185308B2 (ja) * 2010-03-09 2013-04-17 株式会社東芝 半導体発光装置の製造方法
JP2012243780A (ja) * 2011-05-13 2012-12-10 Toshiba Corp 半導体発光素子及びウェーハ
JP4989773B1 (ja) * 2011-05-16 2012-08-01 株式会社東芝 半導体発光素子
JP5148729B2 (ja) * 2011-05-16 2013-02-20 株式会社東芝 窒化物半導体素子の製造方法

Also Published As

Publication number Publication date
US20130059408A1 (en) 2013-03-07
JP2011181834A (ja) 2011-09-15
US8809833B2 (en) 2014-08-19
US20140048769A1 (en) 2014-02-20
US9018665B2 (en) 2015-04-28
US8314437B2 (en) 2012-11-20
US20110215292A1 (en) 2011-09-08
US8822250B2 (en) 2014-09-02
US20140319458A1 (en) 2014-10-30

Similar Documents

Publication Publication Date Title
JP4996706B2 (ja) 半導体発光素子およびその製造方法
JP4886869B2 (ja) 半導体発光素子およびその製造方法
US7439091B2 (en) Light-emitting diode and method for manufacturing the same
JP5174064B2 (ja) 半導体発光装置および半導体発光装置の製造方法
JP2008244425A (ja) ＧａＮ系ＬＥＤ素子および発光装置
JP5912442B2 (ja) 半導体発光装置および半導体発光装置の製造方法
JP2007103689A (ja) 半導体発光装置
JP2008091862A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2009032882A (ja) 半導体発光素子及び半導体発光素子製造方法
JP2009059969A (ja) 半導体発光素子、発光装置、照明装置、表示装置及び半導体発光素子の製造方法
JP5185344B2 (ja) 半導体発光素子の製造方法および半導体発光素子
GB2547123A (en) LED vertical chip structure with special coarsening morphology and preparation method therefor
JP2011171327A (ja) 発光素子およびその製造方法、並びに発光装置
JP5592904B2 (ja) 半導体発光素子
JP2009283762A (ja) 窒化物系化合物半導体ｌｅｄの製造方法
JP4882611B2 (ja) 窒化物半導体発光ダイオード素子の製造方法
KR100752348B1 (ko) 수직 구조 발광 다이오드 제조 방법
JP2009094108A (ja) ＧａＮ系ＬＥＤ素子の製造方法
JP5758518B2 (ja) 半導体発光素子の製造方法
JP2009059970A (ja) 半導体発光素子及び半導体発光素子の製造方法
KR100832301B1 (ko) 동종기판에 표면요철을 구비한 반도체 발광소자 및 그제조방법
KR20040067397A (ko) 반도체 발광 다이오드 제조 방법
KR101210391B1 (ko) 광소자 패키지, 광소자 패키지용 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20110801

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20110929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120511

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4996706

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250