JP4886846B2 - 情報処理装置および不揮発性半導体メモリドライブ - Google Patents

Description

本発明は、情報処理装置および不揮発性半導体メモリドライブに関する。

従来の技術として、外部記憶装置として不揮発性半導体メモリを用いた不揮発性半導体メモリドライブが提案されている。このような不揮発性半導体メモリドライブに用いられる不揮発性半導体メモリでは、メモリセルトランジスタにおけるフローティングゲートでの負電荷の保持および放出に基づいてデータの書込みおよびデータの読込みを制御している。

このような不揮発性半導体メモリドライブにおいて、メモリセルトランジスタの微細化、高集積化に伴い、データ保持が非常に困難になってきている。フローティングゲートに注入された負電荷は時間の経過とともに徐々に放出されることから、メモリセルトランジスタのしきい値電圧が低下し、例えば、データが“０”から“１”に変化してしまうという問題がある。

係る問題を解決するものとして、不揮発性半導体メモリに記憶されたデータの記憶状態をチェックするリテンションチェックを電源投入時に行うようにした不揮発性半導体記憶装置が提案されている（例えば、特許文献１参照）。

しかしながら、この提案によれば、仮に、電源が遮断されてから再び電源が投入されるまでの期間がリテンションチェックを必要としないごく短い期間であったとしても、この期間に関わらず、電源投入時には、一律に、リテンションチェックが行われてしまう。

他方、不揮発性半導体メモリドライブには、上記期間を計時するためのリアルタイムクロックのようなモジュールが存在しないので、リテンションチェックを行うタイミングを適宜に判断することができない。また、このリアルタイムクロックのようなモジュールを実装すると、コストアップや消費電力の増加等を招いてしまう。

この発明は、このような事情を考慮してなされたものであり、リテンションチェックを適宜に行うことを実現する情報処理装置および不揮発性半導体メモリドライブを提供することを目的とする。

特開２００６−３３８７８９号公報

実施形態によれば、情報処理装置は、本体と、前記本体に収容される不揮発性半導体メモリドライブとを有する。前記本体は、時刻情報を計数するためのクロック手段と、電源投入時、前記クロック手段が計数する時刻情報を前記不揮発性半導体メモリドライブに出力する主制御手段とを有する。前記不揮発性半導体メモリドライブは、前記不揮発性半導体メモリドライブの通算稼働時間をカウントするカウンタと、前回の電源投入時に前記本体から入力された前記時刻情報と、前回の電源投入時における前記カウンタの値と、今回の電源投入時における前記カウンタの値とから前回の電源遮断時の時刻を算出し、当該算出した前回の電源遮断時の時刻と、今回の電源投入時に前記本体から入力された前記時刻情報とから不揮発性半導体メモリの管理に用いる前回の電源遮断時から今回の電源投入時までの経過時間を算出するメモリ制御手段とを有する。

図１は、本発明の実施形態に係る情報処理装置の外観を示す概略図である。 図２は、同実施形態に係る情報処理装置の概略構成を示すブロック図である。 図３は、同実施形態に係るＳＳＤ（Solid State Drive）の概略構成を示すブロック図である。 図４は、同実施形態に係るＳＳＤの記憶容量および記憶領域を示す概略図である。 図５は、同実施形態に係るＮＡＮＤメモリの概略構成図である。 図６は、同実施形態に係るＳＳＤの稼動時間について示す図である。 図７は、同実施形態に係る情報処理装置の動作を示すフローチャートである。 図８は、同実施形態に係るＳＳＤの動作を示すフローチャートである。 図９は、イベントログに日付および時刻を付与した画面表示の一例を示す図である。

以下、図面を参照して、本発明の実施形態を説明する。

（情報処理装置の構成）
図１は、本発明の実施の形態に係る情報処理装置１の外観を示す概略図である。この情報処理装置１は、図１に示すように、本体２と、本体２に取り付けられた表示ユニット３とから構成されている。

本体２は、箱状の筐体４を有し、その筐体４は、上壁４ａ、周壁４ｂ、および下壁（図示せず）を備える。筐体４の上壁４ａは、情報処理装置１を操作するユーザに近い側から順にフロント部４０、中央部４１およびバック部４２を有する。下壁は、上壁４ａの反対側に位置し、この情報処理装置１が置かれる設置面に対向する。周壁４ｂは、前壁４ｂａ、後壁４ｂｂおよび左右の側壁４ｂｃ、４ｂｄを有する。

フロント部４０は、ポインティングデバイスであるタッチパッド２０と、パームレスト２１と、情報処理装置１の各部の動作に連動して点灯するＬＥＤ（Liquid Crystal Display）２２とを備える。

中央部４１は、文字情報等を入力可能なキーボード２３ａが取り付けられるキーボード載置部２３を備える。

バック部４２は、着脱可能に取り付けられたバッテリパック２４と、バッテリパック２４の右側に情報処理装置１の電源を投入するための電源スイッチ２５と、バッテリパック２４の左右に表示ユニット３を回転可能に支持する一対のヒンジ部２６ａ、２６ｂとを備える。

筐体４の左の側壁４ｂｃには、筐体４内から外部に対して風Ｗを排出する排出口２９（図示せず）が設けられている。また、右の側壁４ｂｄには、例えば、ＤＶＤ等の光記憶媒体にデータを読み書き可能なＯＤＤ（Optical Disc Drive）２７と、各種のカードが出し入れされるカードスロット２８とが配置されている。

筐体４は、周壁４ｂの一部および上壁４ａを含む筐体カバーと、周壁４ｂの一部および下壁を含む筐体ベースとにより形成されている。筐体カバーは、筐体ベースに対して着脱自在に組み合わされ、筐体ベースとの間に収容空間を形成する。この収容空間には、不揮発性半導体メモリドライブとしてのＳＳＤ（Solid State Drive）１０等が収容される。なお、ＳＳＤ１０の詳細は後述する。

表示ユニット３は、開口部３０ａを有するディスプレイハウジング３０と、表示画面３１ａに画像を表示可能なＬＣＤ等からなる表示部３１とを備える。表示部３１はディスプレイハウジング３０に収容され、表示画面３１ａは開口部３０ａを通じてディスプレイハウジング３０の外部に露出している。

筐体４内には、上述のＳＳＤ１０、バッテリパック２４、ＯＤＤ２７およびカードスロット２８の他に、図示しないメイン回路基板、拡張モジュールおよびファン等が収容されている。

図２は、本発明の実施の形態に係る情報処理装置１の概略構成を示すブロック図である。

この情報処理装置１は、図２に示すように、上述のＳＳＤ１０、拡張モジュール１２、ファン１３、タッチパッド２０、ＬＥＤ２２、キーボード２３ａ、電源スイッチ２５、ＯＤＤ２７、カードスロット２８および表示部３１の他に、各部を制御する組込システムであるＥＣ（Embedded Controller）１１１と、ＢＩＯＳ（Basic Input Output System）１１２ａを格納するフラッシュメモリ１１２と、ＬＳＩ（Large Scale Integration）チップであり各種バスコントローラおよびＩ／Ｏコントローラとして機能するサウスブリッジ１１３と、ＬＳＩチップであり後述するＣＰＵ（Central Processing Unit）１１５、ＧＰＵ（Graphic Processing Unit）１１６、メインメモリ１１７および各種バスとの接続を制御するノースブリッジ１１４と、各種信号を演算処理する主制御部としてのＣＰＵ１１５と、映像信号を演算処理して表示制御するＧＰＵ１１６と、ＣＰＵ１１５により読み書きされるメインメモリ１１７とを有する。

拡張モジュール１２は、拡張回路基板と、拡張回路基板に設けられたカードソケットと、カードソケットに挿入された拡張モジュール基板とを備える。カードソケットは、例えば、Ｍｉｎｉ−ＰＣＩ等の規格に基づいており、拡張モジュール基板は、例えば、３Ｇ（3rd Generation）モジュール、テレビチューナー、ＧＰＳモジュール、およびＷｉｍａｘ(登録商標)モジュール等が挙げられる。

ファン１３は、筐体４内を送風に基づいて冷却する冷却部であり、筐体４内の空気を排出口２９（図示せず）を介して風Ｗとして外部に排出する。

なお、ＥＣ１１１、フラッシュメモリ１１２、サウスブリッジ１１３、ノースブリッジ１１４、ＣＰＵ１１５、ＧＰＵ１１６およびメインメモリ１１７は、メイン回路基板に実装された電子部品である。

サウスブリッジ１１３は、実時刻の計時動作を行い、ボタン型電池等のバッテリーで電力供給がバックアップされたリアルタイムクロック１１３Ａ(Real-Time Clock：以下「ＲＴＣ」という)を有しており、情報処理装置１の電源がＯＦＦの状態でもバッテリーから供給される電力に基づいて動作するように設けられている。このＲＴＣ１１３Ａは、時刻情報とともにカレンダー情報を記憶するメモリを有している。

（ＳＳＤの構成）
図３は、本発明の実施の形態に係るＳＳＤ１０の概略構成を示すブロック図である。ＳＳＤ１０は、図３に示すように、温度センサ１０１と、コネクタ１０２と、制御部１０３と、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈと、ＤＲＡＭ１０５と、電源回路１０６と、を備えて概略構成されており、データやプログラムを記憶し、電源を供給しなくても記録が消えない外部記憶装置である。従来のハードディスクドライブのような磁気ディスクやヘッド等の駆動機構を持たないが、ＮＡＮＤメモリの記憶領域に、ＯＳ（Operating System）等のプログラム、ユーザやソフトウエアの実行に基づいて作成されたデータ等を従来のハードディスクドライブと同様に読み書き可能に長期的に保存でき、情報処理装置１の起動ドライブとして動作することのできる不揮発性半導体メモリからなるドライブである。

メモリコントローラとしての制御部１０３は、コネクタ１０２、８個のＮＡＮＤメモリ１０４Ａ〜１０４Ｈ、ＤＲＡＭ１０５、および電源回路１０６にそれぞれ接続されている。

また、制御部１０３は、コネクタ１０２を介してホスト装置８に接続され、必要に応じて外部装置９に接続される。また、制御部１０３には、ＳＳＤ１０が最初に起動してからの通算稼働時間をカウントするカウンタ１０３Ａと、外部から入力する時刻情報を取得する実時刻取得部１０３Ｂとが設けられている。

電源７は、バッテリパック２４または図示しないＡＣアダプタであり、例えば、ＤＣ３．３Ｖがコネクタ１０２を介して電源回路１０６に供給される。また、電源７は、情報処理装置１全体に対して電力を供給する。

ホスト装置８は、本実施の形態ではメイン回路基板であり、メイン回路基板に実装されたサウスブリッジ１１３と制御部１０３との間が接続されている。サウスブリッジ１１３と制御部１０３との間は、例えば、シリアルＡＴＡ等の規格に基づいてデータの送受信が行われる。

外部装置９は、情報処理装置１とは異なる他の情報処理装置である。外部装置９は、情報処理装置１から取り外されたＳＳＤ１０に対して、例えば、ＲＳ−２３２Ｃ等の規格に基づいて制御部１０３に接続され、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈに記憶されたデータを読み出す機能を有する。

ＳＳＤ１０が実装される基板は、例えば、１．８インチタイプまたは２．５インチタイプのＨＤＤ（Hard disk drive）と同等の外形サイズを有する。なお、本実施の形態では、１．８インチタイプと同等である。

制御部１０３は、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈに対する動作を制御する。具体的には、制御部１０３は、ホスト装置８からの要求に応じて、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈに対するデータの読出しおよびデータの書込みを制御する。データの転送速度は、例えば、データ読出し時で１００ＭＢ／Ｓｅｃ、書込み時で４０ＭＢ／Ｓｅｃである。

ＮＡＮＤメモリ１０４Ａ〜１０４Ｈは、１つの記憶容量が、例えば、１６ＧＢの不揮発性の半導体メモリであって、例えば、１つのメモリセルに２ビットを記録可能なＭＬＣ（Multi Level Cell）−ＮＡＮＤメモリ（多値ＮＡＮＤメモリ）である。ＭＬＣ−ＮＡＮＤメモリは、ＳＬＣ（Single Level Cell）−ＮＡＮＤメモリに比較して、一般に書き換え可能回数は劣るが、記憶容量の大容量化は容易である。

本実施の形態に係るＮＡＮＤメモリ１０４Ａ〜１０４Ｈは、ＳＳＤ１０からの要求に基づいてＲＴＣ１１３Ａの時刻情報をＳＳＤ１０に出力するとともに、ＳＳＤ１０の稼動時間、温度等の種々のデータを集計し、表示部３への画面表示およびプリントアウト等の出力が可能なアプリケーションを記憶している。

ＤＲＡＭ１０５は、制御部１０３の制御によりＮＡＮＤメモリ１０４Ａ〜１０４Ｈに対するデータの読出しおよびデータの書込みが行われる際に一時的にデータが格納されるバッファである。

コネクタ１０２は、シリアルＡＴＡ等の規格に基づいた形状を有する。なお、制御部１０３および電源回路１０６は、別々のコネクタによりホスト装置８および電源７にそれぞれ接続されていてもよい。

電源回路１０６は、電源７から供給されたＤＣ３．３Ｖを、例えば、ＤＣ１．８Ｖ、１．２Ｖ等に変換するとともに、それら３種類の電圧をＳＳＤ１０の各部の駆動電圧に合わせて各部に供給する。

（ＳＳＤの記憶容量について）
図４は、本発明の実施の形態に係るＳＳＤ１０の記憶容量および記憶領域を示す概略図である。ＳＳＤ１０の記憶容量は、図４に示すように、記憶容量１０４ａ〜１０４ｇで構成される。

記憶容量１０４ａは、ＮＡＮＤ Ｃａｐａｃｉｔｙであり、すべてのＮＡＮＤメモリ１０４Ａ〜１０４Ｈの記憶領域を用いた最大の記憶容量である。例えば、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈの記憶容量がそれぞれ１６ＧＢであるとき、記憶容量１０４ａは、１２８ＧＢである。また、記憶容量１０４ａは、ＵＡＲＴ（Universal Asynchronous Receiver Transmitter）の製造情報書込みコマンドのＮＡＮＤ構成情報で与えられる。

記憶容量１０４ｂは、Ｍａｘ Ｌｏｇｉｃａｌ Ｃａｐａｃｉｔｙであり、ＬＢＡ（Logical Block Addressing）でアクセスできる最大の記憶容量である。

記憶容量１０４ｃは、Ｓ．Ｍ．Ａ．Ｒ．Ｔ（Self-Monitoring Analysis and Reporting Technology）ログ領域開始ＬＢＡであり、記憶容量１０４ｂと以下に説明する記憶容量１０４ｄとを分割するために設けられる。詳細は後述する。

記憶容量１０４ｄは、Ｖｅｎｄｏｒ Ｎａｔｉｖｅ Ｃａｐａｃｉｔｙであり、ユーザ使用領域として与えられる最大の記憶容量である。ＡＴＡ特殊コマンドの初期Ｉｄｅｎｔｉｆｙ Ｄｅｖｉｃｅデータで与えられる。また、記憶容量１０４ｄは、ＩＤＥＭＡ（The International Disk Drive Equipment and Materials Association）標準に基づき、製造元（Ｖｅｎｄｅｒ）においてＳＳＤ１０の設計段階で決定され、以下の数１で表される。

LBA = 97,696,368 + (1,953,504 × ((Capacity in GB) - 50)) … 数１
記憶容量１０４ｅは、ＯＥＭ Ｎａｔｉｖｅ Ｃａｐａｃｉｔｙであり、ＯＥＭ（Original Equipment Manufacturer）の要求により製造時に決定する記憶容量である。ＡＴＡ特殊コマンドの固有情報書込みで与えられる。また、記憶容量１０４ｅは、Ｄｅｖｉｃｅ Ｃｏｎｆｉｇｕｒａｔｉｏｎ Ｏｖｅｒｌａｙ Ｆｅａｔｕｒｅ Ｓｅｔがサポートされたとき、Ｄｅｖｉｃｅ Ｃｏｎｆｉｇｕｒａｔｉｏｎ Ｉｄｅｎｔｉｆｙコマンドで返される値である。

記憶容量１０４ｆは、Ｎａｔｉｖｅ Ｃａｐａｃｉｔｙであり、初期値は記憶容量１０４ｅと同値である。Ｆｅａｔｕｒｅ Ｓｅｔがサポートされたときは、Ｄｅｖｉｃｅ Ｃｏｎｆｉｇｕｒａｔｉｏｎ Ｓｅｔコマンドで変更することができる値である。また、記憶容量１０４ｆは、Ｒｅａｄ Ｎａｔｉｖｅ Ｍａｘ Ａｄｄｒｅｓｓ（ＥＸＴ）コマンドで返される値である。

記憶容量１０４ｇは、Ｃｕｒｒｅｎｔ Ｃａｐａｃｉｔｙであり、ユーザの使用中における記憶容量で、初期値は記憶容量１０４ｆと同値である。Ｓｅｔ Ｍａｘ Ａｄｄｒｅｓｓコマンドで変更することができる。Ｉｄｅｎｔｉｆｙ ＤｅｖｉｃｅコマンドのＷｏｒｄ６１：６０、Ｗｏｒｄ１０３：１００で返される値である。

また、ＳＳＤ１０の記憶領域は、各記憶容量１０４ａ〜１０４ｇの間にそれぞれ存在する。

記憶容量１０４ａと１０４ｂとの間の記憶領域には、ＳＳＤ１０を動作させるための管理データ（管理情報）１０７ａと、ＬＢＡから変換されたデータの論理アドレスをＮＡＮＤメモリ１０４Ａ〜１０４Ｈの記憶単位であるセクタに対応する物理アドレスに変換するための論理／物理テーブル１０８ａとが格納される。また、管理データ１０７ａおよび論理／物理テーブル１０８ａは、ＬＢＡをキーとしてアクセスできず、固定アクセスパスによって、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈ内の固定領域に記録されるデータである。

記憶容量１０４ｂと１０４ｃとの間の記憶領域には、上述した温度情報等の統計情報であるＳ．Ｍ．Ａ．Ｒ．Ｔ．ログデータ１０７ｂが格納される。また、Ｓ．Ｍ．Ａ．Ｒ．Ｔ．ログデータ１０７ｂは、ファームウエア内部で記録される際、ＬＢＡをキーにしてアクセスされるものであり、ホスト装置８から通常のＲｅａｄコマンドまたはＷｒｉｔｅコマンドでアクセスされることはない。

記憶容量１０４ｃと１０４ｄとの間の記憶領域には、例えば、記憶容量２ＭＢの未使用の記憶領域が設定される。これは、ＬＢＡの最小記憶単位が８セクタであり、４ＫＢに相当する記憶単位（大きな記憶単位は１ＭＢ）であるのに対して、実際のデータの最小記録単位は当然１セクタであるため、１ＭＢ以上の記憶容量の空き記憶領域を設けることで、Ｓ．Ｍ．Ａ．Ｒ．Ｔ．ログデータ１０７ｂと、記憶容量１０４ｄ以下に記録されるデータとをそれぞれ独立して扱うためである。

記憶容量１０４ｄと１０４ｅとの間の記憶領域は、未使用であり、特別な場合を除いて記憶容量１０４ｄと１０４ｅは同値である。

記憶容量１０４ｅと１０４ｆとの間の記憶領域は、ＯＥＭに使用される記憶領域であり、上述したようにＯＥＭの要求で決定される固有情報１０７ｅが書き込まれる。

記憶容量１０４ｆと１０４ｇとの間の記憶領域は、ＯＥＭまたはユーザに使用される記憶領域であり、ＯＥＭまたはユーザの設定によりデータの書込みが行われる。

記憶容量１０４ｇの記憶領域は、ユーザに使用される記憶領域であり、ユーザの設定によりデータの書込みが行われる。

なお、記憶容量１０４ａ〜１０４ｇは、以下の数２で表される関係を満たす。

記憶容量１０４ａ＞記憶容量１０４ｂ＞記憶容量１０４ｃ＞記憶容量１０４ｄ
≧記憶容量１０４ｅ≧記憶容量１０４ｆ≧記憶容量１０４ｇ … 数２
製造元（Ｖｅｎｄｅｒ）からの出荷時、記憶容量１０４ｄ〜１０４ｇは同値となる。

（ＮＡＮＤメモリの構成）
図５は、本発明の実施の形態に係るＮＡＮＤメモリの概略構成図である。ＮＡＮＤメモリ１０４Ａ〜１０４Ｈは、同じ機能および構成を有しているのでＮＡＮＤメモリ１０４Ａについて説明する。なお、一例として、セクタ１０４２の左に付された０〜７の番号は、セクタ番号を示すものとする。

ＮＡＮＤメモリ１０４Ａは、複数のブロック１０４０から構成されている。また、ブロック１０４０は、１０２４個のクラスタ１０４１から構成されており、クラスタ１０４１は、さらに８個のセクタ１０４２から構成されている。

図６は、本発明の実施の形態に係るＳＳＤ１０の稼動時間について示す図である。本実施の形態におけるＳＳＤ１０では、稼動時に制御部１０３に設けられるカウンタ１０３Ａで内部基準パルスをカウントし、そのカウント値を図４に示す管理データ１０７ａに記憶している。

図６においては、情報処理装置１で実行される上述したアプリケーションによってＳＳＤ１０の稼動状況と、その温度変化についてグラフ化したものであり、情報処理装置１の表示部３に設けられる表示画面３１ａに画面表示させたものである。ＳＳＤ１０の稼動状況については、ＳＳＤ１０が起動したタイミングとＳＳＤ１０が稼動停止したタイミングについて、外部から取得した実時刻に基づく時刻情報を付したデータをＳＳＤ１０からサウスブリッジ１１３を介して読込むことにより処理している。ＳＳＤ１０の温度変化については、ＳＳＤ１０に設けられる温度センサ１０１によって、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈの温度について１時間毎に得られた温度データを合わせて示している。

実時刻取得部１０３Ｂは、情報処理装置１がＯＮされ、ＯＳが起動した後にタッチパッド２０、キーボード２３ａの操作に基づいてＳＳＤ１０のＮＡＮＤメモリ１０４Ａ〜１０４Ｈから読込まれて実行されるアプリケーションに基づいて、情報処理装置１のＲＴＣ１１３Ａの時刻情報を取得し、この時刻情報に基づいてＳＳＤ１０がいつ起動したか、いつ稼動停止したか、どれだけの時間稼動したかを把握することができる。また、前の稼動停止から次の起動時までの時間を把握することができる。なお、図６においては縦軸を温度、横軸を時刻とした座標系で示したが、このような表示はアプリケーションで処理することによって情報処理装置１の表示部３１に画面表示することが可能である。

実時刻取得部１０３Ｂは、カウンタ１０３Ａがカウントしたカウント値に時刻情報を付すとともに、ＳＳＤ１０が起動した時刻と稼動停止した時刻とを演算により求め、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈに記憶する。このことにより、ＳＳＤ１０が稼動停止してから次に起動するまでの時間を制御部１０３で把握することが可能になる。

ＮＡＮＤメモリ１０４Ａ〜１０４Ｈに蓄積された電荷は、時間の経過とともに接合リークやトランジスタの漏れ電流などで失われる。この電荷の保持特性（リテンション特性）を補完するために、ＳＳＤ１０が稼動停止してから次に起動するまでの時間について閾値を設け、次にＳＳＤ１０が起動したときに前の稼動停止からの時間が閾値を超えている場合には、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈに記憶されているデータの消失等のおそれがあるとして、例えば、データ記憶状態のチェックの頻度を増加させる等の制御を行う。

（動作）
図７は、本発明の実施の形態に係る情報処理装置１の動作を示すフローチャートである。

以下に、情報処理装置１側の動作について説明する。

まず、ユーザが情報処理装置１の電源スイッチ２５を操作することにより電源がＯＮされると（Ｓ１）、サウスブリッジ１１３からＳＳＤ１０に対して起動の指示が与えられることにより、ＳＳＤ１０のＮＡＮＤメモリ１０４Ａ〜１０４Ｈに記憶されているＯＳが情報処理装置１に読込まれて起動する。

ＯＳの起動後、情報処理装置１のＣＰＵ１１５は、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈに記憶されており、情報処理装置１の電源ＯＮに伴って起動するように設けられ、起動時の時刻情報をＳＳＤ１０に出力するアプリケーションをサウスブリッジ１１３を介して読込む。このことによりアプリケーションが起動する（Ｓ２）。

ここで、情報処理装置１のＣＰＵ１１５は、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈに記憶されているＯＳの起動のプロセスにおいて接続されているデバイスを確認する。ＳＳＤ１０が接続されており（Ｓ３のＹｅｓ）、このＳＳＤ１０から時刻情報の通知が要求されると、起動時の時刻情報をＲＴＣ１１３Ａからサウスブリッジ１１３を介してＳＳＤ１０に出力する（Ｓ４）。また、情報処理装置１は、ＳＳＤ１０が検出されないとき（Ｓ３のＮｏ）、アプリケーションを停止させる（Ｓ５）。

情報処理装置１の表示部３１には、ＯＳの起動画面が表示画面３１ａに画面表示された後、上述したアプリケーションの起動を示すアイコンが、例えば、表示画面３１ａの画面右下に表示される。なお、アプリケーションの起動を示す画面表示は、ユーザの選択によって表示または非表示を選択することができる。

図８は、本発明の実施の形態に係るＳＳＤの動作を示すフローチャートである。以下に、図１から図６の図面を参照しつつ、ＳＳＤ１０側の動作について説明する。

情報処理装置１の電源スイッチ２５の操作に基づいて電源がＯＮされると（Ｓ１１）、サウスブリッジ１１３からＳＳＤ１０に対して起動の指示が与えられることにより、ＳＳＤ１０が起動し（Ｓ１２）、ＳＳＤ１０の温度センサ１０１、制御部１０３、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈ、ＤＲＡＭ１０５に通電される。次に、ＳＳＤ１０の管理データ１０７ａに含まれるブートローダがＮＡＮＤメモリ１０４Ａ〜１０４Ｈに記憶されているファームウエア（ＦＷ）をＤＲＡＭ１０５に読込んで展開する。ＤＲＡＭ１０５に展開されたファームウエアは、更にＮＡＮＤメモリ１０４Ａ〜１０４Ｈに記憶されている記憶状態を読込む。

ＳＳＤ１０は、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈに記憶されているＯＳが起動し、情報処理装置１の各部が動作可能になると（Ｓ１３のＹｅｓ）、実時刻取得部１０３Ｂから情報処理装置１のＣＰＵ１１５に対して時刻情報の通知を要求する。制御部１０３の実時刻取得部１０３Ｂは、時刻情報の通知要求に対して情報処理装置１側のＲＴＣ１１３Ａからサウスブリッジ１１３を介して出力された時刻情報を取得する（Ｓ１４）。

ここで、実時刻取得部１０３Ｂは、情報処理装置１側のアプリケーションから取得した時刻情報に基づいて起動時刻の補正を行う。これは、実時刻取得部１０３Ｂで時刻情報を取得した時刻よりも前にＳＳＤ１０に電源が投入されており、この電源が投入された時刻と、実際にＳＳＤ１０が動作可能となった時刻とのずれがあることによる。

実時刻取得部１０３Ｂは、電源投入時から稼動しているカウンタ１０３Ａのカウント値を参照し、実際にＳＳＤ１０が動作可能となった時刻のカウント値と電源投入時のカウント値の差を求め、この差に基づいてＳＳＤ１０の電源が投入されたときの時刻を算出して付与する。このように時刻の補正を行うことで、ＳＳＤ１０の電源がＯＮされた時刻が求まる（Ｓ１５）。

また、ＳＳＤ１０の電源がＯＦＦされた時刻は、電源がＯＦＦされたときのカウント値から電源がＯＮされたときのカウント値を減算したカウント値の差分に基づいて求まる。

ＳＳＤ１０の制御部１０３は、通常動作中に情報処理装置１のサウスブリッジ１１３を介して、例えば、ｓｔａｎｄｂｙコマンドを入力すると（Ｓ１６）、現在の記憶状態をＮＡＮＤメモリ１０４Ａ〜１０４Ｈに書込んで保存し（Ｓ１７）、電源をＯＦＦにする。このことによりＳＳＤ１０が稼動停止する（Ｓ１８）。

このように、ＳＳＤ１０の起動した時刻と、ＳＳＤ１０の稼動停止した時刻とを情報処理装置１のＲＴＣ１１３Ａから取得した時刻情報に基づいて把握することにより、ＳＳＤ１０にＲＴＣを設けなくとも前の稼動停止から次の起動までの時間を制御部１０３で精度良く、容易に把握することができる。このことにより、前の稼動停止から次の起動までの時間が予め定めた閾値を超えている場合には、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈに記憶されたデータの整合性チェックの頻度を増加させる等の処理を必要に応じて行わせることが可能になる。

なお、上述した実施の形態では、情報処理装置１のＲＴＣ１１３Ａから出力された時刻情報に基づいてＳＳＤ１０が起動した時刻と、ＳＳＤ１０が稼動停止した時刻とを把握する方法について説明したが、例えば、図９に示すように、イベントログに付与する時刻情報とすることもできる。この場合、ＳＳＤ１０でのイベント発生時に、イベント項目に日付および時刻を付与してＮＡＮＤメモリ１０４Ａ〜１０４Ｈに記憶し、上述したアプリケーションに基づいてサウスブリッジ１１３を介して情報処理装置１に読込むことにより、表示部３の表示画面３１ａに画面表示させることができる。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

この発明によれば、リテンションチェックを適宜に行うことが実現される。

Claims (6)

1. 本体と、
   前記本体に収容される不揮発性半導体メモリドライブと、
   を具備し、
   前記本体は、
   時刻情報を計数するためのクロック手段と、
   電源投入時、前記クロック手段が計数する時刻情報を前記不揮発性半導体メモリドライブに出力する主制御手段と、
   を有し、
   前記不揮発性半導体メモリドライブは、
   前記不揮発性半導体メモリドライブの通算稼働時間をカウントするカウンタと、
   前回の電源投入時に前記本体から入力された前記時刻情報と、前回の電源投入時における前記カウンタの値と、今回の電源投入時における前記カウンタの値とから前回の電源遮断時の時刻を算出し、当該算出した前回の電源遮断時の時刻と、今回の電源投入時に前記本体から入力された前記時刻情報とから不揮発性半導体メモリの管理に用いる前回の電源遮断時から今回の電源投入時までの経過時間を算出するメモリ制御手段と、
   を有する、
   情報処理装置。
2. 前記メモリ制御手段は、前記算出した経過時間に基づき、不揮発性半導体メモリの記憶状態についてのチェックを実行制御する請求項１記載の情報処理装置。
3. 前記メモリ制御手段は、前記本体から入力された前記時刻情報を電源投入時刻として用いる際に、前記本体から前記時刻情報が入力された時における前記カウンタの値と電源投入時における前記カウンタの値との差分値を減算する補正を施す請求項１記載の情報処理装置。
4. 情報処理装置本体に収容される不揮発性半導体メモリドライブであって、
   前記不揮発性半導体メモリドライブの通算稼働時間をカウントするカウンタと、
   前記情報処理装置本体から時刻情報を入力する時刻情報入力手段と、
   前回の電源投入時に前記時刻情報入力手段によって入力された前記時刻情報と、前回の電源投入時における前記カウンタの値と、今回の電源投入時における前記カウンタの値とから前回の電源遮断時の時刻を算出し、当該算出した前回の電源遮断時の時刻と、今回の電源投入時に前記時刻情報入力手段によって入力された前記時刻情報とから不揮発性半導体メモリの管理に用いる前回の電源遮断時から今回の電源投入時までの経過時間を算出するメモリ制御手段と、
   を具備する不揮発性半導体メモリドライブ。
5. 前記メモリ制御手段は、前記算出した経過時間に基づき、不揮発性半導体メモリの記憶状態についてのチェックを実行制御する請求項４記載の不揮発性半導体メモリドライブ。
6. 前記メモリ制御手段は、前記時刻情報入力手段によって入力された前記時刻情報を電源投入時刻として用いる際に、前記時刻情報入力手段によって前記時刻情報が入力された時における前記カウンタの値と電源投入時における前記カウンタの値との差分値を減算する補正を施す請求項４記載の不揮発性半導体メモリドライブ。

Images