JP2010513993A - 情報処理装置および不揮発性半導体メモリドライブ - Google Patents
情報処理装置および不揮発性半導体メモリドライブ Download PDFInfo
- Publication number
- JP2010513993A JP2010513993A JP2009506848A JP2009506848A JP2010513993A JP 2010513993 A JP2010513993 A JP 2010513993A JP 2009506848 A JP2009506848 A JP 2009506848A JP 2009506848 A JP2009506848 A JP 2009506848A JP 2010513993 A JP2010513993 A JP 2010513993A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- information processing
- processing apparatus
- nonvolatile semiconductor
- memory drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1441—Resetting or repowering
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本願発明の情報処理装置は、情報の書込みおよび情報の読出しが可能な複数の記憶領域を有する不揮発性半導体メモリと、不揮発性半導体メモリに対する情報の読出しおよび情報の書込みについて不具合が生じたとき、外部に保存した不揮発性半導体メモリの記憶状態を不揮発性半導体メモリに書込み、書込んだ記憶状態を保持した状態でドライブを再起動させるメモリコントローラとしての制御部とを備えたSSDを有する。
Description
本発明は、情報処理装置および不揮発性半導体メモリドライブに関する。
従来の技術として、情報処理装置の既存の環境を損なわずにプログラムやデータの内容を所定の時点に復元するためのスナップショットを効率的に採取するコンピュータシステムが知られている(例えば、特許文献1参照)。スナップショットとは、ある時点のファイルやディスクなどのコピーイメージのことであり、定期的にファイルやディスク全体を同じディスク記憶装置や別のディスク記憶装置にコピーすることにより作成される。
このコンピュータシステムによると、何らかの異常でプログラムやデータを喪失しても、保管してあるスナップショットを新しいディスク記憶装置にロードすることによって、スナップショッ卜採取時のプログラムまたはデータを復元することができる。
ディスク記憶装置におけるプログラムやデータの喪失は、広く用いられているHDD(Hard Disk Drive)の寿命やディスク損傷によって生じるが、近年、機械駆動部分を持たないNANDメモリ等の不揮発性半導体メモリからなる不揮発性半導体記憶装置が知られている。
ところで、この不揮発性半導体記憶装置では、リブートを行う際、ファームウェアが、現在の状態を保存する。従って、デバッグ環境を用意するために、スナップショットを不揮発性半導体記憶装置にリロードしてリブートすると、上記ファームウェアによる現在の状態の保存によって、リロードしたデータとの間で矛盾を生じさせてしまう。
この発明は、このような事情を考慮してなされたものであり、製造開発時や故障診断時に障害発生時の状態を確実に再現することのできる情報処理装置および不揮発性半導体メモリドライブを提供することを目的とする。
一例によれば、この発明の情報処理装置は、情報処理装置本体と、情報処理装置本体に収容される不揮発性半導体メモリドライブとを有する。情報処理装置本体は、不揮発性半導体メモリドライブの所定の時点における記憶状態を不揮発性半導体メモリドライブに復元させるリロード手段と、リロード手段により復元させた記憶状態を保持した状態で不揮発性半導体メモリドライブを再起動させる強制リセット手段を有する。不揮発性半導体メモリドライブは、情報の書込みおよび情報の読出しが可能な複数の記憶領域を有する不揮発性半導体メモリと、情報処理装置本体から入力した所定の時点における記憶状態を不揮発性半導体メモリに書込み、この書込んだ記憶状態を不揮発性半導体メモリに保持した状態で不揮発性半導体メモリドライブを再起動させるメモリ制御手段とを有する。
以下、図面を参照して、本発明の実施形態を説明する。
(情報処理装置の構成)
図1は、本発明の実施の形態に係る情報処理装置1の外観を示す概略図である。この情報処理装置1は、図1に示すように、本体2と、本体2に取り付けられた表示ユニット3とから構成されている。
図1は、本発明の実施の形態に係る情報処理装置1の外観を示す概略図である。この情報処理装置1は、図1に示すように、本体2と、本体2に取り付けられた表示ユニット3とから構成されている。
本体2は、箱状の筐体4を有し、その筐体4は、上壁4a、周壁4b、および下壁(図示せず)を備える。筐体4の上壁4aは、情報処理装置1を操作するユーザに近い側から順にフロント部40、中央部41およびバック部42を有する。下壁は、上壁4aの反対側に位置し、この情報処理装置1が置かれる設置面に対向する。周壁4bは、前壁4ba、後壁4bbおよび左右の側壁4bc、4bdを有する。
フロント部40は、ポインティングデバイスであるタッチパッド20と、パームレスト21と、情報処理装置1の各部の動作に連動して点灯するLED22とを備える。
中央部41は、文字情報等を入力可能なキーボード23aが取り付けられるキーボード載置部23を備える。
バック部42は、着脱可能に取り付けられたバッテリパック24と、バッテリパック24の右側に情報処理装置1の電源を投入するための電源スイッチ25と、バッテリパック24の左右に表示ユニット3を回転可能に支持する一対のヒンジ部26a、26bとを備える。
筐体4の左の側壁4bcには、筐体4内から外部に対して風Wを排出する排出口29(図示せず)が設けられている。また、右の側壁4bdには、例えば、DVD等の光記憶媒体にデータを読み書き可能なODD(Optical Disc Drive)27と、各種のカードが出し入れされるカードスロット28とが配置されている。
筐体4は、周壁4bの一部および上壁4aを含む筐体カバーと、周壁4bの一部および下壁を含む筐体ベースとにより形成されている。筐体カバーは、筐体ベースに対して着脱自在に組み合わされ、筐体ベースとの間に収容空間を形成する。この収容空間には、不揮発性半導体メモリドライブとしてのSSD(Solid State Drive)10等が収容される。なお、SSD10の詳細は後述する。
表示ユニット3は、開口部30aを有するディスプレイハウジング30と、表示画面31aに画像を表示可能なLCD等からなる表示部31とを備える。表示部31はディスプレイハウジング30に収容され、表示画面31aは開口部30aを通じてディスプレイハウジング30の外部に露出している。
筐体4内には、上述のSSD10、バッテリパック24、ODD27およびカードスロット28の他に、図示しないメイン回路基板、拡張モジュールおよびファン等が収容されている。
図2は、本発明の実施の形態に係る情報処理装置の概略構成を示すブロック図である。
この情報処理装置1は、図2に示すように、上述のSSD10、USB(Universal Serial Bus)デバイス11、拡張モジュール12、ファン13、タッチパッド20、LED22、キーボード23a、電源スイッチ25、ODD27、カードスロット28および表示部31の他に、各部を制御する組込システムであるEC(Embedded Controller)111と、BIOS(Basic Input Output System)112aを格納するフラッシュメモリ112と、LSI(Large Scale Integration)チップであり各種バスおよびI/Oコントローラとして機能するサウスブリッジ113と、LSIチップであり後述するCPU(Central Processing Unit)115、GPU(Graphic Processing Unit)116、メインメモリ117および各種バスとの接続を制御するノースブリッジ114と、各種信号を演算処理する主制御部としてのCPU115と、映像信号を演算処理して表示制御するGPU116と、CPU115により読み書きされるメインメモリ117とを有する。
拡張モジュール12は、拡張回路基板と、拡張回路基板に設けられたカードソケットと、カードソケットに挿入された拡張モジュール基板とを備える。カードソケットは、例えば、Mini−PCI等の規格に基づいており、拡張モジュール基板は、例えば、3G(3rd Generation)モジュール、テレビチューナー、GPSモジュール、およびWimax(登録商標)モジュール等が挙げられる。
ファン13は、筐体4内を送風に基づいて冷却する冷却部であり、筐体4内の空気を排出口(図示せず)を介して風Wとして外部に排出する。
なお、EC111、フラッシュメモリ112、サウスブリッジ113、ノースブリッジ114、CPU115、GPU116およびメインメモリ117は、メイン回路基板に実装された電子部品である。
(SSDの構成)
図3は、本発明の実施の形態に係るSSD10の概略構成を示すブロック図である。SSD10は、図3に示すように、温度センサ101と、コネクタ102と、制御部103と、NANDメモリ104A〜104Hと、DRAM105と、電源回路106と、を備えて概略構成されており、データやプログラムを記憶し、電源を供給しなくても記録が消えない外部記憶装置である。従来のハードディスクドライブのような磁気ディスクやヘッド等の駆動機構を持たないが、NANDメモリの記憶領域に、OS(Operating System)等のプログラム、ユーザやソフトウエアの実行に基づいて作成されたデータ等を従来のハードディスクドライブと同様に読み書き可能に長期的に保存でき、情報処理装置1の起動ドライブとして動作することのできる不揮発性半導体メモリからなるドライブである。
図3は、本発明の実施の形態に係るSSD10の概略構成を示すブロック図である。SSD10は、図3に示すように、温度センサ101と、コネクタ102と、制御部103と、NANDメモリ104A〜104Hと、DRAM105と、電源回路106と、を備えて概略構成されており、データやプログラムを記憶し、電源を供給しなくても記録が消えない外部記憶装置である。従来のハードディスクドライブのような磁気ディスクやヘッド等の駆動機構を持たないが、NANDメモリの記憶領域に、OS(Operating System)等のプログラム、ユーザやソフトウエアの実行に基づいて作成されたデータ等を従来のハードディスクドライブと同様に読み書き可能に長期的に保存でき、情報処理装置1の起動ドライブとして動作することのできる不揮発性半導体メモリからなるドライブである。
メモリコントローラとしての制御部103は、コネクタ102、8個のNANDメモリ104A〜104H、DRAM105、および電源回路106にそれぞれ接続されている。
また、制御部103は、コネクタ102を介してホスト装置8に接続され、必要に応じて外部装置9に接続される。また、制御部103には、SSD10に対するデータの読込みおよびデータの書込みに不具合が生じたとき、NANDメモリ104A〜104Hの記憶状態を読出して外部に保存させるとともに、NANDメモリ104A〜104Hについて外部に保存されている記憶状態をNANDメモリ104A〜104Hに書き戻して復元する環境保存復元部103Aが設けられている。
電源7は、バッテリパック24または図示しないACアダプタであり、例えば、DC3.3Vがコネクタ102を介して電源回路106に供給される。また、電源7は、情報処理装置1全体に対して電力を供給する。
ホスト装置8は、本実施の形態ではメイン回路基板であり、メイン回路基板に実装されたサウスブリッジ113と制御部103との間が接続されている。サウスブリッジ113と制御部103との間は、例えば、シリアルATA等の規格に基づいてデータの送受信が行われる。
外部装置9は、情報処理装置1とは異なる他の情報処理装置である。外部装置9は、情報処理装置1から取り外されたSSD10に対して、例えば、RS−232C等の規格に基づいて制御部103に接続され、NANDメモリ104A〜104Hに記憶されたデータを読み出す機能を有する。
SSD10が実装される基板は、例えば、1.8インチタイプまたは2.5インチタイプのHDD(Hard disk drive)と同等の外形サイズを有する。なお、本実施の形態では、1.8インチタイプと同等である。
制御部103は、NANDメモリ104A〜104Hに対する動作を制御する。具体的には、制御部103は、ホスト装置8からの要求に応じて、NANDメモリ104A〜104Hに対するデータの読出しおよびデータの書込みを制御する。データの転送速度は、例えば、データ読出し時で100MB/Sec、書込み時で40MB/Secである。
NANDメモリ104A〜104Hは、1つの記憶容量が、例えば、16GBの不揮発性の半導体メモリであって、例えば、1つのメモリセルに2ビットを記録可能なMLC(Multi Level Cell)−NANDメモリ(多値NANDメモリ)である。MLC−NANDメモリは、SLC(Single Level Cell)−NANDメモリに比較して、一般に書き換え可能回数は劣るが、記憶容量の大容量化は容易である。
DRAM105は、制御部103の制御によりNANDメモリ104A〜104Hに対するデータの読出しおよびデータの書込みが行われる際に一時的にデータが格納されるバッファである。
コネクタ102は、シリアルATA等の規格に基づいた形状を有する。なお、制御部103および電源回路106は、別々のコネクタによりホスト装置8および電源7にそれぞれ接続されていてもよい。
電源回路106は、電源7から供給されたDC3.3Vを、例えば、DC1.8V、1.2V等に変換するとともに、それら3種類の電圧をSSD10の各部の駆動電圧に合わせて各部に供給する。
(SSDの記憶容量について)
図4は、本発明の実施の形態に係るSSD10の記憶容量および記憶領域を示す概略図である。SSD10の記憶容量は、図4に示すように、記憶容量104a〜104gで構成される。
図4は、本発明の実施の形態に係るSSD10の記憶容量および記憶領域を示す概略図である。SSD10の記憶容量は、図4に示すように、記憶容量104a〜104gで構成される。
記憶容量104aは、NAND Capacityであり、すべてのNANDメモリ104A〜104Hの記憶領域を用いた最大の記憶容量である。例えば、NANDメモリ104A〜104Hの記憶容量がそれぞれ16GBであるとき、記憶容量104aは、128GBである。また、記憶容量104aは、UART(Universal Asynchronous Receiver Transmitter)の製造情報書込みコマンドのNAND構成情報で与えられる。
記憶容量104bは、Max Logical Capacityであり、LBA(Logical Block Addressing)でアクセスできる最大の記憶容量である。
記憶容量104cは、S.M.A.R.Tログ領域開始LBAであり、記憶容量104bと以下に説明する記憶容量104dとを分割するために設けられる。詳細は後述する。
記憶容量104dは、Vender Native Capacityであり、ユーザ使用領域として与えられる最大の記憶容量である。ATA特殊コマンドの初期Identify Deviceデータで与えられる。また、記憶容量104dは、IDEMA(The International Disk Drive Equipment and Materials Association)標準に基づき、製造元(Vender)においてSSD10の設計段階で決定され、以下の式1で表される。
LBA = 97,696,368 + (1,953,504 × ((Capacity in GB) - 50)) … 式1
記憶容量104eは、OEM Native Capacityであり、OEM(Original Equipment Manufacturer)の要求により製造時に決定する記憶容量である。ATA特殊コマンドの固有情報書込みで与えられる。また、記憶容量104eは、Device Configuration Overlay Feature Setがサポートされたとき、Device Configuration Identifyコマンドで返される値である。
記憶容量104eは、OEM Native Capacityであり、OEM(Original Equipment Manufacturer)の要求により製造時に決定する記憶容量である。ATA特殊コマンドの固有情報書込みで与えられる。また、記憶容量104eは、Device Configuration Overlay Feature Setがサポートされたとき、Device Configuration Identifyコマンドで返される値である。
記憶容量104fは、Native Capacityであり、初期値は記憶容量104eと同値である。Feature setがサポートされたときは、Device Configuration Setコマンドで変更することができる値である。また、記憶容量104fは、Read Native Max Address(EXT)コマンドで返される値である。
記憶容量104gは、Current Capacityであり、ユーザの使用中における記憶容量で、初期値は記憶容量104fと同値である。Set Max Addressコマンドで変更することができる。Identify DeviceコマンドのWord61:60、Word103:100で返される値である。
また、SSD10の記憶領域は、各記憶容量104a〜104gの間にそれぞれ存在する。
記憶容量104aと104bとの間の記憶領域には、SSD10を動作させるための管理データ(管理情報)107aと、LBAから変換されたデータの論理アドレスをNANDメモリ104A〜104Hの記憶単位であるセクタに対応する物理アドレスに変換するための論理/物理テーブル108aとが格納される。また、管理データ107aおよび論理/物理テーブル108aは、LBAをキーとしてアクセスできず、固定アクセスパスを有して、NANDメモリ104A〜104H内の固定領域に記録されるデータである。
記憶容量104bと104cとの間の記憶領域には、上述した温度情報等の統計情報であるS.M.A.R.T.(Self-Monitoring Analysis and Reporting Technology)ログデータ107bが格納される。また、S.M.A.R.T.ログデータ107bは、ファームウエア内部で記録される際、LBAをキーにしてアクセスされるものであり、ホスト装置8から通常のReadコマンドまたはWriteコマンドでアクセスされることはない。
記憶容量104cと104dとの間の記憶領域には、例えば、記憶容量2MBの未使用の記憶領域が設定される。これは、LBAの最小記憶単位が8セクタであり、4KBに相当する記憶単位(大きな記憶単位は1MB)であるのに対して、実際のデータの最小記録単位は当然1セクタであるため、1MB以上の記憶容量の空き記憶領域を設けることで、S.M.A.R.T.ログデータ107bと、記憶容量104d以下に記録されるデータとをそれぞれ独立して扱うためである。
記憶容量104dと104eとの間の記憶領域は、未使用であり、特別な場合を除いて記憶容量104dと104eは同値である。
記憶容量104eと104fとの間の記憶領域は、OEMに使用される記憶領域であり、上述したようにOEMの要求で決定される固有情報107eが書き込まれる。
記憶容量104fと104gとの間の記憶領域は、OEMまたはユーザに使用される記憶領域であり、OEMまたはユーザの設定によりデータの書込みが行われる。
記憶容量104gの記憶領域は、ユーザに使用される記憶領域であり、ユーザの設定によりデータの書込みが行われる。
なお、記憶容量104a〜104gは、以下の式2で表される関係を満たす。
記憶容量104a>記憶容量104b>記憶容量104c>記憶容量104d
≧記憶容量104e≧記憶容量104f≧記憶容量104g … 式2
製造元(Vender)からの出荷時、記憶容量104d〜104gは同値となる。
≧記憶容量104e≧記憶容量104f≧記憶容量104g … 式2
製造元(Vender)からの出荷時、記憶容量104d〜104gは同値となる。
(NANDメモリの構成)
図5は、本発明の実施の形態に係るNANDメモリの概略構成図である。NANDメモリ104A〜104Hは、同じ機能および構成を有しているのでNANDメモリ104Aについて説明する。なお、一例として、クラスタ1041およびセクタ1042の左に付された0〜7の番号は、クラスタ番号およびセクタ番号を示すものとする。
図5は、本発明の実施の形態に係るNANDメモリの概略構成図である。NANDメモリ104A〜104Hは、同じ機能および構成を有しているのでNANDメモリ104Aについて説明する。なお、一例として、クラスタ1041およびセクタ1042の左に付された0〜7の番号は、クラスタ番号およびセクタ番号を示すものとする。
NANDメモリ104Aは、複数のブロック1040から構成されている。また、ブロック1040は、1024個のクラスタ1041から構成されており、クラスタ1041は、さらに8個のセクタ1042から構成されている。
(動作)
図6は、本発明の実施の形態に係る情報処理装置1の第1の動作を示すフローチャートである。第1の動作は、SSD10が稼動している状態で不具合が生じる前に環境を保存するものである。以下に、図1から図5の図面を参照しつつ、情報処理装置1の動作について説明する。
図6は、本発明の実施の形態に係る情報処理装置1の第1の動作を示すフローチャートである。第1の動作は、SSD10が稼動している状態で不具合が生じる前に環境を保存するものである。以下に、図1から図5の図面を参照しつつ、情報処理装置1の動作について説明する。
まず、ユーザが情報処理装置1の電源スイッチ25を操作することによって電源をONすることにより(S1)、サウスブリッジ113からSSD10に対して起動の指示が与えられ、SSD10の温度センサ101、制御部103、NANDメモリ104A〜104H、DRAM105に通電される。次に、SSD10の管理データ107aに含まれるブートローダがNANDメモリ104A〜104Hに記憶されているファームウエア(FW)をDRAM105に読込んで展開する(S2)。DRAM105に展開されたファームウエアは、更にNANDメモリ104A〜104Hに記憶されている記憶状態を読込む。このことによりSSD10が起動し(S3)、通常動作を行う(S4)。
SSD10の通常動作時に、例えば、読込み不可等の重大なエラーが生じることが判っている動作を行う前に、制御部103の環境保存復元部103Aは、NANDメモリ104A〜104Hの現在の記憶状態についての状態読出しコマンドを出力する(S5のYes)。制御部103は、状態読出しコマンドに基づいてNANDメモリ104A〜104Hの現在の記憶状態を全て読出し、ホスト装置8としてのサウスブリッジ113からUSBバスを介してUSB端子11に接続された外部の大容量記憶装置等に保存する(S6)。なお、情報処理装置1の外部に設けられる大容量記憶装置等の接続は、USB接続以外の他の接続方法であっても良い。また、カードスロット28に挿入された大容量のメモリカード等の記憶媒体に読出した記憶状態を保存しても良い。
上述したSSD10では、電源が投入されるとNANDメモリ104A〜104Hに対する書込み消去回数が平均化するようにウェアレベリングを行っており、そのことによってNANDメモリ104A〜104Hの状態は逐次変化する。そのため、不具合が発生する前に現在動作中の環境を保存することで、不具合が発生する環境がウェアレベリングによって消失することがなく、後に障害解析を行うことが可能になる。
しかしながら、SSD10の動作の態様により、NANDメモリ104A〜104Hの記憶状態は逐次変化していくので、外部に保存した記憶内容をNANDメモリ104A〜104Hに書込んで復元しただけでは、書込み後の動作に伴いNANDメモリ104A〜104Hの記憶状態が直ちに変化してしまい、不具合の原因を分析するための解析が不可能になってしまう。そのため、保存した環境に基づいて不具合を生じる前の環境を再現する第2の動作について説明する。
図7は、本発明の実施の形態に係る情報処理装置1の第2の動作を示すフローチャートである。第2の動作は、SSD10が稼動している状態で不具合が生じる前に環境を一旦外部に保存し、その環境を書込んだ後に速やかに再起動させるものである。
図7において、ステップ(S11)〜(S14)は、図6に示す第1の動作で説明したステップ(S1)〜(S4)と同じであるので重複する説明を省略し、ステップ(S15)以降について説明する。
第2の動作では、SSD10の通常動作時に、例えば、読込み不可等の重大なエラーが生じることが判っている動作を行う前に、制御部103の環境保存復元部103Aは、NANDメモリ104A〜104Hの現在の記憶状態についてのリセットコマンドを出力する(S15のYes)。制御部103は、リセットコマンドに基づいてNANDメモリ104A〜104Hの現在の記憶状態を全て読出し、前述したようにホスト装置8としてのサウスブリッジ113からUSBバスを介してUSB端子11に接続された外部の大容量記憶装置等に保存する(S16)。ここで「リセット」とは、SSD10に現在のNANDメモリ104A〜104Hの記憶状態とは異なる、現在よりも前のNANDメモリ104A〜104Hの記憶状態を外部の大容量記憶装置等から読込んで書込み、通常の終了手
順を経ずにSSD10を再起動させる動作をいう。リセットコマンドを出力するタイミングは、例えば、製造者によって与えられる予め定められた条件を満たすときである。
順を経ずにSSD10を再起動させる動作をいう。リセットコマンドを出力するタイミングは、例えば、製造者によって与えられる予め定められた条件を満たすときである。
次に、環境保存復元部103Aは、情報処理装置1のUSB端子11に接続されている大容量記憶装置等に保存したNANDメモリ104A〜104Hの記憶状態をサウスブリッジ113を介して読込み、再びSSD10に書込む(S17)。書込み後、制御部103はSSD10に対して書込まれた記憶状態を保持し、ウェアレベリングが実行されないようにSSD10を再起動させる(S18)。
このようにしてSSD10を再起動させることにより、外部から書込まれたNANDメモリ104A〜104Hの以前の記憶状態がNANDメモリ104A〜104Hに展開される。なお、リセットコマンドに基づいて外部からSSD10のNANDメモリ104A〜104Hに書込まれる記憶状態については、大容量記憶装置等に保存された複数の記憶状態から選択されたものであっても良い。また、SSD10に重大なエラーが生じることが発見され検証のために第1の動作を行うか、あるいは第2の動作を行うかは予め設定することができる。
また、通常動作中にリセットコマンドの入力がなく(S15のNo)、例えば、ユーザによるキーボード23aの入力操作によって情報処理装置1の終了指示(例えば、standbyコマンド)があったとき(S19)、制御部103は、現在のNANDメモリ104A〜104Hの記憶状態を保存する(S20)。
上述したように、SSD10のNANDメモリ104A〜104Hに対して外部に保存した以前の記憶状態を書込み、通常の終了手順と異なる手順を経てSSD10を再起動させることによって、以前の記憶状態をNANDメモリ104A〜104Hに必要に応じて再現させることができ、そのことに基づいて障害解析等の検証を行うことが可能になる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。。
この発明によれば、製造開発時や故障診断時に障害発生時の状態を確実に再現することができる。
Claims (6)
- 情報処理装置であって、
情報処理装置本体と、
前記情報処理装置本体に収容される不揮発性半導体メモリドライブと、
を具備し、
前記情報処理装置本体は、
前記不揮発性半導体メモリドライブの所定の時点における記憶状態を前記不揮発性半導体メモリドライブに復元させるリロード手段と、
前記リロード手段により復元させた記憶状態を保持した状態で前記不揮発性半導体メモリドライブを再起動させる強制リセット手段と、
を有し、
前記不揮発性半導体メモリドライブは、
情報の書込みおよび情報の読出しが可能な複数の記憶領域を有する前記不揮発性半導体メモリと、
前記情報処理装置本体から入力した前記所定の時点における記憶状態を前記不揮発性半導体メモリに書込み、この書込んだ記憶状態を前記不揮発性半導体メモリに保持した状態で前記不揮発性半導体メモリドライブを再起動させるメモリ制御手段と、
を有する、
情報処理装置。 - 前記不揮発性半導体メモリドライブの前記メモリ制御手段は、前記情報処理装置本体の前記強制リセット手段からの指示によって前記不揮発性半導体メモリドライブを再起動させる場合、前記不揮発性半導体メモリドライブの状態の保存を行わない請求項1記載の情報処理装置。
- 前記不揮発性半導体メモリドライブは、書き込み消去回数を平均化するウェアレベリング機能を有し、前記メモリ制御手段は、前記情報処理装置本体の前記強制リセット手段からの指示によって前記不揮発性半導体メモリドライブを再起動させる場合、前記ウェアレベリング機能を無効にする請求項1記載の情報処理装置。
- 情報処理装置本体に収容される不揮発性半導体メモリドライブであって、
情報の書込みおよび情報の読出しが可能な複数の記憶領域を有する不揮発性半導体メモリと、
前記情報処理装置本体から入力した前記不揮発性半導体メモリドライブの所定の時点における記憶状態を前記不揮発性半導体メモリに書込み、この書込んだ記憶状態を前記不揮発性半導体メモリに保持した状態で前記不揮発性半導体メモリドライブを再起動させるメモリ制御手段と、
を具備する不揮発性半導体メモリドライブ。 - 前記メモリ制御手段は、前記情報処理装置本体からの強制リセット指示によって前記不揮発性半導体メモリドライブを再起動させる場合、前記不揮発性半導体メモリドライブの状態の保存を行わない請求項4記載の不揮発性半導体メモリドライブ。
- 書き込み消去回数を平均化するウェアレベリング機能を有し、
前記メモリ制御手段は、前記情報処理装置本体からの強制リセット指示によって前記不揮発性半導体メモリドライブを再起動させる場合、前記ウェアレベリング機能を無効にする請求項4記載の不揮発性半導体メモリドライブ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008058543 | 2008-03-07 | ||
PCT/JP2008/071174 WO2009110141A1 (en) | 2008-03-07 | 2008-11-14 | Information processing apparatus and non-volatile semiconductor memory drive |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010513993A true JP2010513993A (ja) | 2010-04-30 |
Family
ID=41055712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009506848A Withdrawn JP2010513993A (ja) | 2008-03-07 | 2008-11-14 | 情報処理装置および不揮発性半導体メモリドライブ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2010513993A (ja) |
WO (1) | WO2009110141A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013136836A1 (ja) * | 2012-03-15 | 2013-09-19 | 株式会社 東芝 | ビデオ配信サーバ、ssd制御方法 |
US9015459B2 (en) | 2011-08-10 | 2015-04-21 | Samsung Electronics Co., Ltd. | Method of initializing operation of a memory system |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3706167B2 (ja) * | 1995-02-16 | 2005-10-12 | 株式会社ルネサステクノロジ | 半導体ディスク装置 |
JP2008015768A (ja) * | 2006-07-05 | 2008-01-24 | Hitachi Ltd | 記憶システム並びにこれを用いたデータの管理方法 |
-
2008
- 2008-11-14 JP JP2009506848A patent/JP2010513993A/ja not_active Withdrawn
- 2008-11-14 WO PCT/JP2008/071174 patent/WO2009110141A1/en active Application Filing
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9015459B2 (en) | 2011-08-10 | 2015-04-21 | Samsung Electronics Co., Ltd. | Method of initializing operation of a memory system |
WO2013136836A1 (ja) * | 2012-03-15 | 2013-09-19 | 株式会社 東芝 | ビデオ配信サーバ、ssd制御方法 |
JP2013191150A (ja) * | 2012-03-15 | 2013-09-26 | Toshiba Corp | ビデオ配信サーバ、ssd制御方法 |
US9807428B2 (en) | 2012-03-15 | 2017-10-31 | Kabushiki Kaisha Toshiba | Video distribution server and SSD control method |
Also Published As
Publication number | Publication date |
---|---|
WO2009110141A1 (en) | 2009-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4987962B2 (ja) | 情報処理装置及び不揮発性半導体メモリドライブ | |
US8417869B2 (en) | Hybrid storage apparatus and hybrid storage medium controller and addressing method thereof | |
US7870446B2 (en) | Information processing apparatus and nonvolatile semiconductor memory drive | |
US8589619B2 (en) | Data writing method, memory controller, and memory storage apparatus | |
US9519436B1 (en) | Memory erasing method, memory controller, and memory storage apparatus | |
US20090228641A1 (en) | Information processing apparatus and non-volatile semiconductor memory drive | |
JP2008040948A (ja) | ディスク装置および電子装置 | |
CN104793891A (zh) | 数据写入方法、存储器控制电路单元与存储器存储装置 | |
US20090228640A1 (en) | Information processing apparatus and non-volatile semiconductor memory drive | |
JP4886846B2 (ja) | 情報処理装置および不揮発性半導体メモリドライブ | |
US8099544B2 (en) | Information processing apparatus and nonvolatile semiconductor memory drive | |
US8364930B2 (en) | Information processing apparatus and storage drive adapted to perform fault analysis by maintenance of tracing information | |
US20090228762A1 (en) | Inforamtion Precessing Apparatus and Non-Volatile Semiconductor Memory Drive | |
JP2010513993A (ja) | 情報処理装置および不揮発性半導体メモリドライブ | |
US20090222614A1 (en) | Information processing apparatus and nonvolatile semiconductor memory drive | |
CN112988069B (zh) | 存储器管理方法、存储器存储装置及存储器控制器 | |
JP2008059007A (ja) | 半導体記憶装置 | |
JP4875148B2 (ja) | 情報処理装置および記憶メディアドライブ | |
JP5296172B2 (ja) | 不揮発性半導体メモリドライブ | |
CN107229413B (zh) | 存储器管理方法、存储器控制电路单元与存储器储存装置 | |
JP2010513994A (ja) | 情報処理装置および不揮発性半導体メモリドライブ | |
JP2013174976A (ja) | メモリシステムおよび制御プログラムの更新方法 | |
JP2010518463A (ja) | 情報処理装置及び不揮発性半導体メモリドライブ | |
JP2010511208A (ja) | 情報処理装置及び不揮発性半導体メモリドライブ | |
JP2006302315A (ja) | 記憶装置および記憶システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090217 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100906 |