JP4882718B2 - 接続構造体とその製造方法および半導体装置とその製造方法 - Google Patents
接続構造体とその製造方法および半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP4882718B2 JP4882718B2 JP2006337357A JP2006337357A JP4882718B2 JP 4882718 B2 JP4882718 B2 JP 4882718B2 JP 2006337357 A JP2006337357 A JP 2006337357A JP 2006337357 A JP2006337357 A JP 2006337357A JP 4882718 B2 JP4882718 B2 JP 4882718B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- substrate
- solder
- electrode pad
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
〔第1の実施例〕
図1は本発明の第1の実施例の要部の一部を切り欠いて斜視したもので、図1(A)は第1の基板の電極構造、図1(B)は第2の基板の電極構造、図1(C)は両基板を接続した接続構造体の断面斜視図である。
(ただし、r:接着性樹脂82の体積、R:はんだ81の体積)
つまり、対向する電極パッド3、5の接合構造は、接続後の接合構造の容積をはんだペースト8の中のはんだ81と接着性樹脂82の樹脂分とをどのような割合で埋めるかを決めるには、はんだ81と接着性樹脂82との体積比で求める。
〔第2の実施例〕
図2は本発明の第2の実施例の要部の一部を切り欠いて斜視したもので、図2(A)は第1の基板の電極構造、図2(B)は第2の基板の電極構造、図2(C)は両基板を接続した接続構造体101の断面斜視図である。
〔第3の実施例〕
図3は本発明の第3の実施例の要部の一部を切り欠いて斜視したもので、図3(A)は第1の基板の電極構造、図3(B)は第2の基板の電極構造、図3(C)は両基板を接続した接続構造体102の断面斜視図である。
〔第4の実施例〕
図4は本発明の第4の実施例の要部の一部を切り欠いて斜視したもので、図4(A)は第1の基板の電極構造、図4(B)は第2の基板の電極構造、図4(C)は両基板を接続したときの接続構造体103の断面斜視図である。
〔第5の実施例〕
図5には、本発明の電極構造体のうちで、第1の実施例の図1に示した電極パッドに第3の実施例の図3に示した導電性壁7を設けた接続構造体102の製造方法の模式的な工程図を示す。
該電極パッドは、中央部位が樹脂接着層からなる環状部位になっており、
該はんだは、接着性樹脂に混練されたはんだペーストから遊離して該電極パッドの環状部位にろう接したものであり、
該接着性樹脂は、該はんだペーストからはんだが遊離して残り、該電極パッドの中央部位の樹脂接着層に融着したものである
ことを特徴とする接続構造体。
ことを特徴とする付記1記載の接続構造体。
ことを特徴とする付記1記載の接続構造体。
ことを特徴とする付記3記載の接続構造体。
該第一の基板と第二の基板とを対向させ、該電極パッド同士の間隙に、はんだ粉末と接着性樹脂とを混練したはんだペーストを挟持し、
対向した該基板を少なくとも該はんだ粉末の溶融温度で加熱し、
該はんだペーストの中のはんだ粉末を溶融して遊離させ、該電極パッドの環状部位をろう接するとともに、接着性樹脂を該中央部位の樹脂接着層に融着させる
ことを特徴とする接続構造体の製造方法。
該第二の基板の上に絶縁樹脂層を設け、
該絶縁樹脂層に筒状穴を穿設して該電極パッドを露出させ、
該筒状穴の周壁にめっきをして導電性壁を設けたものである
ことを特徴とする付記5記載の接続構造体の製造方法。
該電極パッドは、中央部位が樹脂接着層からなる環状部位になっており、
該はんだは、接着性樹脂に混練されたはんだペーストから分離して該電極パッドの環状部位にろう接したものであり、
該接着性樹脂は、該はんだペーストからはんだが遊離して残リ、該電極パッドの中央部位の樹脂接着層に融着したものである
ことを特徴とする半導体装置。
該半導体素子と回路基板とを対向させ、該電極パッド同士の間隙に、はんだ粉末と接着性樹脂とを混練したはんだペーストを挟持し、
対向した該半導体素子と回路基板とを少なくとも該はんだ粉末の溶融温度で加熱し、
該はんだペーストの中のはんだ粉末を溶融して分離させ、該電極パッドの環状部位をろう接するとともに、接着性樹脂を該中央部位の樹脂接着層に融着させる
ことを特徴とする半導体装置の製造方法。
ことを特徴とする半導体装置の製造方法。
2 第2の基板
3 第1の電極パッド
4 第1の樹脂接着層
5 第2の電極パッド
6 第2の樹脂接着層
7 導電性壁
71 絶縁性樹脂層 72 開口
8 はんだペースト
81 はんだ 82 接着性樹脂
91 中央部位 92 環状部位
100、101、102、103 接続構造体
Claims (8)
- 複数の電極パッドを有する第一の基板と第二の基板とがはんだと接着性樹脂とによって接続された接続構造体において、
該電極パッドは、中央部に形成されたポリイミド樹脂からなる樹脂接着層と、該中央部の周りにあって環状の金属部位とを有し、
該はんだは、該第一の基板の電極パッドの金属部位と該第二の基板の電極パッドの金属部位との間をろう接し、
該接着性樹脂は、エポキシ系樹脂またはシアネート系樹脂の少なくとも一つを含み、該第一の基板の電極パッドの樹脂接着層と該第二の基板の電極パッドの樹脂接着層との間にあって、それぞれの該樹脂接着層に融着した
ことを特徴とする接続構造体。 - 該はんだはSn、Ag、Al、Bi、Sb、Pb、In、GeまたはNiの少なくとも一つを含む
ことを特徴とする請求項1記載の接続構造体。 - 該第一の基板または第二の基板の少なくとも一方が、電極パッドの外周を囲んで筒状の導電性壁を有する
ことを特徴とする請求項1記載の接続構造体。 - 該導電性壁が、CuまたはNi/Auめっき層からなる
ことを特徴とする請求項3記載の接続構造体。 - 第一の基板と第二の基板との複数の電極パッドのそれぞれの中央部位に樹脂接着層を設けて環状部位を露出させ、
該第一の基板と第二の基板とを対向させ、該電極パッド同士の間隙に、はんだ粉末と接着性樹脂とを混練したはんだペーストを挟持し、
対向した該基板を少なくとも該はんだ粉末の溶融温度で加熱し、
該はんだペーストの中のはんだ粉末を溶融して遊離させ、該電極パッドの環状部位をろう接するとともに、接着性樹脂を該中央部位の樹脂接着層に融着させる
ことを特徴とする接続構造体の製造方法。 - 該第一の基板と対向する該第二の基板が、
該第二の基板の上に絶縁樹脂層を設け、
該絶縁樹脂層に筒状穴を穿設して該電極パッドを露出させ、
該筒状穴の周壁にめっきをして導電性壁を設けたものである
ことを特徴とする請求項5記載の接続構造体の製造方法。 - 複数の電極パッドを有する半導体素子と回路基板とがはんだと接着性樹脂とによって接続された半導体装置において、
該電極パッドは、中央部に形成されたポリイミド樹脂からなる樹脂接着層と、該中央部の周りにあって環状の金属部位とを有し、
該はんだは、該半導体素子の電極パッドの金属部位と該回路基板の電極パッドの金属部位との間をろう接し、
該接着性樹脂は、エポキシ系樹脂またはシアネート系樹脂の少なくとも一つを含み、該半導体素子の電極パッドの樹脂接着層と該回路基板の電極パッドの樹脂接着層との間にあって、それぞれの該樹脂接着層に融着した
ことを特徴とする半導体装置。 - 半導体素子と回路基板との複数の電極パッドのそれぞれの中央部位に樹脂接着層を設けて環状部位を露出させ、
該半導体素子と回路基板とを対向させ、該電極パッド同士の間隙に、はんだ粉末と接着性樹脂とを混練したはんだペーストを挟持し、
対向した該半導体素子と回路基板とを少なくとも該はんだ粉末の溶融温度で加熱し、
該はんだペーストの中のはんだ粉末を溶融して分離させ、該電極パッドの環状部位をろ
う接するとともに、接着性樹脂を該中央部位の樹脂接着層に融着させる
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006337357A JP4882718B2 (ja) | 2006-12-14 | 2006-12-14 | 接続構造体とその製造方法および半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006337357A JP4882718B2 (ja) | 2006-12-14 | 2006-12-14 | 接続構造体とその製造方法および半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008153296A JP2008153296A (ja) | 2008-07-03 |
JP4882718B2 true JP4882718B2 (ja) | 2012-02-22 |
Family
ID=39655196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006337357A Expired - Fee Related JP4882718B2 (ja) | 2006-12-14 | 2006-12-14 | 接続構造体とその製造方法および半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4882718B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5939452B2 (ja) * | 2010-11-08 | 2016-06-22 | 株式会社リコー | 粉体処理装置及び画像形成装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3263875B2 (ja) * | 1993-08-24 | 2002-03-11 | ソニー株式会社 | 表面実装型電子部品の製造方法及び表面実装型電子部品 |
JP2001015556A (ja) * | 1999-07-02 | 2001-01-19 | Casio Comput Co Ltd | 半導体装置及びその製造方法並びにその実装構造 |
JP4172238B2 (ja) * | 2002-09-19 | 2008-10-29 | 日本電気株式会社 | 電子部品の実装構造 |
JPWO2004070826A1 (ja) * | 2003-02-06 | 2006-06-01 | 富士通株式会社 | 電極間接続構造体の形成方法および電極間接続構造体 |
US7726545B2 (en) * | 2005-03-16 | 2010-06-01 | Panasonic Corporation | Flip chip mounting process and bump-forming process using electrically-conductive particles as nuclei |
-
2006
- 2006-12-14 JP JP2006337357A patent/JP4882718B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008153296A (ja) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5629580B2 (ja) | 二重ポスト付きフリップチップ相互接続 | |
US8101514B2 (en) | Semiconductor device having elastic solder bump to prevent disconnection | |
JP5435849B2 (ja) | 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法 | |
WO2002007219A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
KR101594220B1 (ko) | 전자 부품, 전자 장치의 제조 방법 및 전자 장치 | |
KR20020035774A (ko) | 전자 부품, 반도체 장치의 실장 방법 및 반도체 장치의실장 구조 | |
WO2006035548A1 (ja) | 配線基板および半導体装置 | |
JP5967489B2 (ja) | 実装構造体 | |
US9147661B1 (en) | Solder bump structure with enhanced high temperature aging reliability and method for manufacturing same | |
TW201403726A (zh) | 金屬柱導線直連元件、金屬柱導線直連封裝結構、金屬柱導線直連元件的製作方法 | |
JP2007184381A (ja) | フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法 | |
US7078629B2 (en) | Multilayer wiring board | |
WO2005093827A1 (ja) | 貫通配線基板及びその製造方法 | |
JP4051570B2 (ja) | 半導体装置の製造方法 | |
JP4882718B2 (ja) | 接続構造体とその製造方法および半導体装置とその製造方法 | |
JP5437553B2 (ja) | 半導体素子及び半導体装置 | |
JP2016165739A (ja) | 電子装置及びその製造方法 | |
JP5420361B2 (ja) | 半導体装置の実装方法および半導体装置の製造方法 | |
JP2013031864A (ja) | はんだボールおよびはんだボールを用いた半導体装置 | |
JP2880825B2 (ja) | 半導体素子の実装方法 | |
JP5333220B2 (ja) | 半導体装置の実装構造及び半導体装置の実装方法 | |
JPH11126852A (ja) | 半導体装置、その製造方法及び導電性ボールの実装方法 | |
JP5899701B2 (ja) | 半導体装置、半導体装置の製造方法及び電子機器 | |
JP2021097103A (ja) | 配線基板及び半導体装置 | |
JP2015186826A (ja) | はんだボールおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4882718 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |