JPWO2004070826A1 - 電極間接続構造体の形成方法および電極間接続構造体 - Google Patents

電極間接続構造体の形成方法および電極間接続構造体 Download PDF

Info

Publication number
JPWO2004070826A1
JPWO2004070826A1 JP2004567882A JP2004567882A JPWO2004070826A1 JP WO2004070826 A1 JPWO2004070826 A1 JP WO2004070826A1 JP 2004567882 A JP2004567882 A JP 2004567882A JP 2004567882 A JP2004567882 A JP 2004567882A JP WO2004070826 A1 JPWO2004070826 A1 JP WO2004070826A1
Authority
JP
Japan
Prior art keywords
electrode
adhesive layer
connection structure
semiconductor chip
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004567882A
Other languages
English (en)
Inventor
作山 誠樹
誠樹 作山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2004070826A1 publication Critical patent/JPWO2004070826A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01051Antimony [Sb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305Affixing by adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本発明の電極間接続構造体形成方法では、表面(110a)に第1電極部(111)を有する第1接続対象物(110)に対して、開口部(130a)を有する接着層(130)を、開口部(130a)から第1電極部(111)が露出し、かつ、表面(110a)の少なくとも一部を覆うように形成する工程と、第2電極部(121)を有する第2接続対象物(120)を、第1接続対象物(110)に対して、第1電極部(111)と第2電極部(121)が対向しつつ接着層(130)が第2接続対象物(120)に接するように配置する工程と、第1電極部(111)および第2電極部(121)が導体部(140)を介して電気的に接続されるとともに接着層(130)が硬化するように加熱処理を行う接続工程とが含まれている。

Description

本発明は、電極間接続構造体の形成方法に関する。より具体的には、電気的接続を伴う半導体チップと半導体チップの接合、半導体チップの配線基板への実装、および、配線基板と配線基板の接合などに適用可能な、電極間接続構造体の形成方法に関する。
近年、プリント配線板やセラミック基板への電子部品の実装に関しては、高密度化の要求が高まっており、半導体チップについては、かかる要求を満たす方式としてベアチップ実装方式が注目されている。ベアチップ実装においては、半導体チップと基板配線との電気的接続をワイヤボンディングにより達成する従来のフェイスアップ実装に代わり、半導体チップおよび配線基板のランド電極間にハンダバンプや金バンプを介在させることによって達成するフェイスダウン実装すなわちフリップチップ接合が採用される傾向にある。フリップチップ接合を用いた実装技術は、例えば、特開平10−229265号公報に開示されている。
図5a〜5eは、フリップチップ接合を達成するための従来の方法の一例を示す。従来のフリップチップ接合においては、図5aに示すように、まず基板520aの表面に絶縁層520bおよび電極521を形成することにより得られる半導体チップ520の電極521上にバンプ540を形成する。
その後、同じく図5(a)に示すように、表面に電極511および配線512を設けた配線基板510の当該表面上にフラックス560を塗布する。フラックス560の役割は、バンプ540の表面の酸化膜の除去、ハンダリフロー時の大気遮断によるバンプ540の再酸化防止、配線基板510に対する半導体チップ520の仮接着などである。
次に、図5bに示すように、配線基板510の電極511とバンプ540とが対向するように位置合わせを行いつつ半導体チップ520を配線基板510上に載置する。
次に、図5cに示すように、バンプ540をリフローさせるための加熱処理を経て、電極511および電極521をバンプ540を介して接続する。
次に、図5dに示すように、フラックス560を洗浄除去する。このようにして、配線基板510に対する半導体チップ520のフリップチップ接合が達成される。
そして、このようなフリップチップ接合においては、図5eに示すように、配線基板510と半導体チップ520との間に、接着剤ないしアンダーフィル剤530が充填される。アンダーフィル剤530は、電極511および電極521を接続する導体部ないしバンプ540を保護することにより、長期間に渡る接続信頼性を確保するためのものである。
しかしながら、上述のような従来の接続方法では、電極511の配設ピッチが150μm以下である場合、接続安定性を十分に確保するのに必要な体積のバンプ540を形成すると隣接するバンプ同士が接触する可能性が高い。また、バンプ同士の接触を回避するためにバンプ540の体積を小さくすると、接続後の配線基板510と半導体チップ520との離隔距離が小さくなり、特に当該離隔距離が50μm以下になると次のような不具合が生じる。第1に、配線基板510上に塗布されたフラックス560を洗浄除去する際、微小な間隙に存在するフラックス560を除去することが困難であり、残留するフラックス560が腐食するなどの問題に繋がる可能性がある。第2に、配線基板510上に半導体チップ520を実装した後に配線基板510と半導体チップ520との間に充填される接着剤ないしアンダーフィル剤530を微小な間隙にまでボイドなど無く充填することが困難である。
そこで、上述のような不具合を解消すべく、熱硬化性エポキシ樹脂を主成分とする接着剤を配線基板上の必要箇所に予め塗布した上で、配線基板の電極と半導体チップの電極とをAuバンプを介して熱圧着により接続するとともに、配線基板と半導体チップとを接着剤で接着接合する技術がある。このような技術は、例えば、特開2000−286297号公報に開示されている。
しかしながら、特開2000−286297号公報において開示されている技術では、接着剤がバンプと電極との間に介在して接続部の抵抗が増大してしまうおそれがある。特に、半導体チップと配線基板との熱膨張収縮差を緩和するために接着剤に添加されているSiOなどの無機フィラーが、バンプと電極との間に介在してしまうため接続不良を引き起こす可能性が高い。
そこで、上述のような不具合を解消する技術として、半導体チップの端子上に形成されたバンプおよび多層配線基板上のパッドの位置に貫通孔を有するアンダーフィル樹脂シートを半導体チップと多層配線基板との間に介在させることにより、バンプ−パッド間の電気的導通を図りつつ半導体チップと多層配線基板とを接合する技術がある。このような技術は、例えば、特開2001−24029号公報に開示されている。また、プリント配線基板上の導体回路を被覆する絶縁樹脂に開口部を形成して当該開口部から導体回路を露出させた上で、バンプを有する半導体チップの当該バンプと導体回路との電気的導通を図りつつ半導体チップとプリント配線基板とを接合する技術が、例えば、特開2001−156203号公報に開示されている。
しかしながら、特開2001−24029号公報に開示されている技術では、多層配線基板と半導体チップとの間の密封は図れるものの、多層配線基板のパッドが露出されている面の半導体チップ搭載領域外に形成されている配線や基板の保護は十分に図れない。また、当該配線や基板を十分に保護するには、半導体チップ搭載領域外に別途保護層を形成する必要があり、作業効率的に好ましくない。なお、特開2001−156203号公報に開示されている技術においても同様のことが言える。
そこで本発明の目的は、電極部を有する基板同士を電気的に接続する際、当該基板同士間を密封すると同時に、基板自体や配線を保護することができる電極間接続構造体の形成方法を提供することにある。
本発明の他の目的は、そのような形成方法により作成された電極間接続構造体を提供することにある。
本発明の第1の側面によると、電極間接続構造体の形成方法が提供される。この形成方法は、表面に第1電極部を有する第1接続対象物に対して、開口部を有する接着層を、当該開口部から前記第1電極部が露出し、かつ、前記表面のほぼ全体を覆うように形成する工程と、第2電極部を有する第2接続対象物を、前記第1接続対象物に対して、前記第1電極部と前記第2電極部が対向しつつ前記接着層が前記第2接続対象物に接するように配置する工程と、前記第1電極部および前記第2電極部が導体部を介して電気的に接続されるとともに前記接着層が硬化するように加熱処理を行う接続工程と、を含むことを特徴としている。
このような電極間接続構造体の形成方法では、第1接続対象物の表面のほぼ全体を覆った接着層を硬化させることにより、第1接続対象物と第2接続対象物との間を密封するとともに、第2接続対象物の搭載領域外の配線や第1接続対象物自体の保護を図ることもできる。したがって、配線や第1接続対象物自体を保護する保護層を別途形成する必要性がなくなるので、作業効率が向上する。
また、接着層を第1および第2接続対象物に接触させた状態で当該接着層を硬化させることにより、硬化時に生じる収縮により第1および第2電極部を相互に押しつける。したがって、第1および第2電極部の電気的接続がより良好となり、第1接続対象物と第2接続対象物との接続信頼性がより向上する。
さらに、接着層に開口部を設け、第1電極部と第2電極部との間に接着層の一部が介在するのを防ぐことにより導体抵抗の上昇も抑制される。
好ましくは、接着層は、感光性を有する材料を用いて形成されている。この場合、開口部の形成にフォトリソグラフィを採用することが可能となる。
好ましくは、接着層は、無機フィラーを含んでいる。無機フィラーを含むことにより、接着層の熱膨張率を適切に低下することができる。
本発明の実施形態では、導体部は、第1電極部または第2電極部の一方に予め形成された金属バンプであり、前記第1電極部と前記第2電極部との電気的接続は、当該バンプを介して行われる。これによって、第1電極部と第2電極部とが適切に導通する。バンプは、融点が80〜400℃である金属または合金であるのが好ましい。また、バンプは、Sn,Pb,Ag,Cu,In,Al,Au,Bi,Zn,Sbからなる群より選択される素材により構成されているのが好ましい。
本発明の別の実施形態では、金属を含む金属ペーストを開口部に充填する充填工程をさらに含んでおり、導体部は、前記金属ペーストが固化することにより形成される。このように形成された導体部によっても、第1電極部と第2電極部とが適切に導通される。
好ましくは、金属ペーストは樹脂分を含み、接続工程では、当該樹脂分を硬化させる。
上記充填工程の前に、開口部に対応して開口するマスクを接着層の上に設け、充填工程では、当該マスクを介して接着層の開口部に金属ペーストを充填してもよい。
本発明のさらに別の実施形態では、導体部は、電気めっきおよび/または無電解めっきにより形成される。これによって、第1電極部と第2電極部とが適切に導通される。この場合、導体部は、複数の層からなる積層構造を有し、各層は、隣接する層とは異なる金属組成を有していてもよい。
本発明の第2の側面によると、電極間接続対象物が提供される。この電極間接続対象物は、表面に第1電極部を有する第1接続対象物と、前記第1電極部に対向する第2電極部が設けられた第2接続対象物と、前記第1電極部と前記第2電極部とを接続する導体部と、前記第1接続対象物と前記第2接続対象物との間を充填するとともに、前記表面のほぼ全体を覆う接着層と、を備えている。
このような構造の電極間接続構造体は、本発明の第1の側面に係る方法により形成することができる。そのため、その形成過程において、第1の側面に関して上述したのと同様の効果が奏される。
本発明の他の目的、特徴および利点は、以下に添付図面に基づいて説明する好適な実施形態から明らかとなろう。
図1a〜1fは、本発明の第1の実施形態に係る電極間接続構造体形成方法を利用したフリップチップ接合の一連の工程を表す概略断面図である。
図2a〜2fは、本発明の第2の実施形態に係る電極間接続構造体形成方法を利用したフリップチップ接合の一連の工程を表す概略断面図である。
図3a〜3fは、本発明の第3の実施形態に係る電極間接続構造体形成方法を利用したフリップチップ接合の一連の工程を表す概略断面図である。
図4は、半導体チップ同士を接続することにより得られる電極間接続構造体の概略断面図である。
図5a〜5eは、従来の電極間接続構造体形成方法を利用したフリップチップ接合の一連の工程を表す概略断面図である。
図1a〜1fは、本発明の第1の実施形態に係る電極間接続構造体形成方法の一連の工程を表す。本実施形態では、フリップチップ接合を例に挙げて説明する。
まず、図1aに示すように、表面110aに電極111および配線112が設けられた配線基板110に対して、電極111および配線112を覆うように接着層130を積層形成する。接着層130の形成においては、フィルム状の樹脂組成物を、配線基板110の表面110aのほぼ全体を覆うように載置した後、50〜140℃で加熱しつつ圧着する。或は、液状樹脂組成物をスピンコートなどにより配線基板110の表面110aのほぼ全体を覆うように塗布し、それを乾燥してもよい。
接着層130を形成するための樹脂組成物は、主剤としての熱硬化性樹脂に硬化剤や無機フィラーなどを適宜添加したものである。この樹脂組成物は、予めフィルム状に成形してもよいし、液状の状態で配線基板110にて薄膜状に塗布してもよい。接着層130の厚さは、半導体チップ110の電極ピッチ、電極サイズ、および、接合信頼性などの観点に基づいて決定する。
熱硬化性樹脂である主剤としてはエポキシ樹脂が好ましい。エポキシ樹脂としては、固形タイプまたは液状タイプの、ビスフェノールA型エポキシ、ビスフェノールF型エポキシ、ナフタレン型エポキシ、臭素化エポキシ、フェノールノボラック型エポキシ、クレゾールノボラック型エポキシ、ビフェニル型エポキシなどを用いることができる。
硬化剤としては、イミダゾール系硬化剤、酸無水物硬化剤、アミン系硬化剤、フェノール系硬化剤などを用いることができる。イミダゾール系硬化剤としては、2−フェニル−4−メチルイミダゾール、2−ウンデシルイミダゾール、2,4−ジアミノ−6−[2−メチルイミダゾール−(1)]−エチル−S−トリアジン、1−シアノエチル−2−エチル−4−メチルイミダゾール、1−シアノエチル−2−ウンデシルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシメチルイミダゾール、2−フェニル−4,5−ジヒドロキシメチルイミダゾールなどを用いることができる。酸無水物硬化剤としては、無水フタル酸、無水マレイン酸、テトラヒドロ無水フタル酸、ヘキサヒドロ無水フタル酸、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水ハイミック酸、テトラブロモ無水フタル酸、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物などを用いることができる。アミン系硬化剤としては、ジエチレントリアミン、トリエチレンテトラミン、メンセンジアミン、イソホロンジアミン、メタキシレンジアミン、ジアミノジフェニルメタン、メタフェニレンジアミン、ジアミノジフェニルスルフォンなどを用いることができる。
無機フィラーとしては、シリカ粉末やアルミナ粉末を用いることができる。接着層130を形成するためのワニスにおいて、無機フィラーの含有率は30〜70wt%とするのが好ましい。
接着層130に感光性を付与する場合には、当該接着層130を形成するための樹脂組成物に対してアクリルモノマーおよび光重合開始剤を添加する。アクリルモノマーとしては、イソブチルアクリレート、t−ブチルアクリレート、1,6−ヘキサンジオールアクリレート、ラウリルアクリレート、アルキルアクリレート、セチルアクリレート、ステアリルアクリレート、シクロヘキシルアクリレート、イソボルニルアクリレート、ベンジルアクリレート、2−メトキシエチルアクリレート、3−メトキシブチルアクリレート、エチルアカルビートルアクリレート、フェノキシエチルアクリレート、テトラヒドロフルフリルアクリレート、フェノキシポリエチレンアクリレート、メトキシトリプロピレングリコールアクリレート、2−ヒドロキシエチルアクリレート、2−ヒドロキシプロピルアクリレート、2−アクリロイルオキシエチル−2−ヒドロキシプロピルフタレート、2−ヒドロキシ−3−フェノキシプロピルアクリレート、2−アクリロイルオキシエチルハイドロゲンフタレート、シクロヘキサン−1,2−ジカルボン酸モノ−(2−アクリロイルオキシ−1−メチル−エチル)エステル、4−シクロヘキセン−1,2−ジカルボン酸モノ−(2−アクリロイルオキシ−1−メチル−エチル)エステル、ジメチルアミノエチルアクリレート、トリフルオロエチルアクリレート、ヘキサフルオロプロピルアクリレートなどの単官能モノマーや、1,4−ブタンジオールジアクリレート、1,6−ヘキサンジオールジアクリレート、1,9−ノナンジオールジアクリレート、ネオペンチルグリコールジアクリレート、テトラエチレングリコールジアクリレート、トリプロピレングリコールジアクリレート、ビスフェノールA,EO付加物ジアクリレート、グリセリンメタクリレートアクリレートなどの2官能モノマーや、トリメチロールプロパントリアクリレート、トリメチルプロパンEO付加トリアクリレート、ペンタエリスリトールトリアクリレート、トリメチロールプロパンEO付加物トリアクリレート、グリセリンPO付加物トリアクリレート、トリスアクリロイルオキシエチルフォスフェート、ペンタエリスリトールテトラアクリレートなどの多官能モノマーなどを用いることができる。ただし、アクリルモノマーに代えて又はこれと共にビスフェノールA−ジエポキシ−アクリル酸付加物などのオリゴマーを用いることもできる。接着層130を形成するための樹脂組成物において、アクリルモノマーの含有率は、1〜30wt%が好ましい。
光重合開始剤としては、2,2−ジメトキシ−1,2−ジフェニルエタン−1−オン、1−ヒドロキシ−シクロヘキシル−フェニル−ケトン、2−メチル−1−[4−(メチルチオ)フェニル]−2−モノフォリノプロパン−1−オン、2−ベンジル−2−ジメチルアミノ−1−(4−モノフォリノフェニル)−ブタン−1−オン、2−ヒドロキシ−2−メチル−1−フェニル−プロパン−1−オン、1−[4−(2−ヒドロキシエトキシ)−フェニル]−2−ヒドキシ−2−メチル−1−プロパン−1−オン、ビス(シクロペンタジエニル)−ビス(2,6−ジフルオロ−3−(ビル−1−イル)チタニウムなどを用いることができる。接着層130を形成するための樹脂組成物において、光重合開始剤の含有率は、0.1〜15wt%が好ましい。
接着層130を形成するための樹脂組成物には、更に、ポリエステル樹脂やアクリル樹脂などの熱可塑性樹脂を添加してもよい。
接着層130の形成の後、図1bに示すように、接着層130に対して、各電極111に対応する箇所に開口部130aを形成する。開口部130aの形成には、UV−YAGレーザ、炭酸ガスレーザ、エキシマレーザなどを用いることができる。感光性を有する接着層130を形成した場合には、開口部130aの形成にはフォトリソグラフィを採用することができる。電極へのダメージを抑制するという観点からは、フォトリソグラフィを採用するのが好ましい。フォトリソグラフィを採用する場合には、接着層130に対して、所定のフォトマスク(図示せず)を介しての露光処理およびその後の現像処理を施すことにより、各電極111が露出するように開口部130aを形成する。なお、接着層130の形成を予め成形した樹脂フィルムを用いて行う場合は、接着層130を配線基板110の表面110aに載置する前に予め所定位置に開口部130aを形成しておいてもよい。
次に、図1cに示すように、配線基板110の表面110aの面積より小さい実装面積の表面に電極121を有する半導体チップ120において、当該電極121に金属バンプ140を形成する。ここで、半導体チップ120は、基板120aの表面に絶縁層120bおよび電極121が形成されたものである。金属バンプ140の形成は、蒸着法、めっき法、ペースト印刷法、ボールマウント法などの公知の方法を用いて行われる。金属バンプ140の組成は、Sn,Pb,Ag,Cu,In,Al,Au,Bi,Zn,Sbなどから選択される単体金属、または、これらから選択される複数の単体金属からなる合金などである。中でも、電極同士の導通抵抗を小さくするために、融点が80〜400℃の金属を用いることが好ましく、当該金属としては、Sn−Ag合金、Sn−Ag−Cu合金、Sn−Pb合金、Sn−Zn合金、Sn−Bi合金などが挙げられる。このような比較的低融点である金属により金属バンプ140を形成すると、後述する工程において、接着層130を硬化させるための温度を比較的低温に設定することができる。その結果、最終的に得られる接続構造体において、配線基板110および半導体チップ120の熱膨張差に起因して生じ得る影響、例えば、配線基板110または半導体チップ120の反りなどによる接続部の形成不良を抑制することも可能となる。なお、金属バンプ140は、電極111側に形成するようにしてもよいし、電極111および電極121の両側に形成するようにしてもよい。
次に、図1dに示すように、接着層130の開口部130aにおいて、金属バンプ140と配線基板110の電極411とが対向するように位置合わせをした上で、配線基板110に対して半導体チップ120を搭載する。
次に、図1eに示すように、荷重fを加えながら金属バンプ140の融点以上の温度(例えば、250℃)にて瞬間的に加熱することによって、配線基板110と半導体チップ120とを接合する。ここで、「瞬間的」とは、半導体チップ120に対する熱的負荷を軽減するために加熱を短時間で行うことを意味し、例えば1〜30秒間程度の時間をいう。この結果、金属バンプ140が溶融して電極111および電極121が電気的に接続される。また、この際の昇温過程で接着層130が一旦軟化し、金属バンプ140が溶融するので、開口部130aの空隙は接着層130の樹脂および/または溶融金属で埋められる。この工程の加熱温度は、例えば金属バンプ140の融点よりも5〜50℃高い温度とする。
次に、図1fに示すように、熱処理を行うことによって、接着層130を加熱硬化させる。熱処理時の昇温過程において硬化開始温度(例えば、170℃)に到達するまでの間、接着層130は、一旦軟化するため、開口部130a内の空隙が接着層130の樹脂で埋められる。続いて、硬化開始温度に到達すると、接着層130において硬化反応が進行する。接着層130の硬化によって、配線基板110と半導体チップ120とが接合されるとともに、両者間の密封が完成する。
本実施形態における接続方法によると、配線基板110の表面110aのほぼ全体を覆った接着層130を硬化させることにより、配線基板110と半導体チップ120との間を密封するとともに、半導体チップ120の搭載領域外A(図1f参照)に位置する配線112a、および、配線基板110自体の保護を図ることができる。これにより、配線112や配線基板110自体を保護する保護層を別途形成する必要性がなくなるので、作業効率が向上する。
また、接着層130を配線基板110と半導体チップ120とに接触させた状態で接着層130を固定させることにより、硬化時に生じる収縮により電極111および電極121を相互に押し付ける。これにより、金属バンプ140を介した電極111と電極121との電気的接続がより良好となり、配線基板110と半導体チップ120との接続信頼性が向上する。
さらに、接着層130に開口部130aを設け、電極111と電極121との間に接着層130の一部が介在するのを防ぐことにより導通抵抗の上昇も抑制される。
図2a〜2fは、本発明の第2の実施形態に係る電極間接続構造体形成方法の一連の工程を表す。本実施形態についても、フリップチップ接合を例に挙げて説明する。
まず、図2aに示すように、表面210aに電極211および配線212が設けられた配線基板210に対して、電極211および配線212を覆うように接着層230を積層形成する。接着層230の形成方法については、第1の実施形態に関して上述したのと同様である。
次に、図2bに示すように、接着層230に対して、各電極211に対応する箇所に開口部230aを形成する。開口部230aの形成方法については、第1の実施形態に関して上述したのと同様である。なお、第1の実施形態に関して上述したのと同様に、接着層230の形成を予め成形した樹脂フィルムを用いて行う場合は、接着層230を配線基板210の表面210aに載置する前に予め所定位置に開口部230aを形成しておいてもよい。
次に、図2cに示すように、開口部230aに金属ペースト240を充填する。金属ペースト240の充填は、公知のスキージング法や、開口部230aに対応して開口するマスク(図示せず)を接着層230の上に設けた上で、印刷法などにより行う。なお、開口部230aへの金属ペースト240の充填は、上述の方法に限られない。
金属ペースト240は、金属粉末と、これをペースト化するための樹脂分とからなる。本実施形態では、金属粉末は、Sn,Pb,Ag,Cu,In,Al,Au,Bi,Zn,Sbなどから選択される単体金属、または、これらから選択される複数の単体金属からなる合金を粉末化したものである。金属ペースト240における金属粉末の含有率は、20〜95wt%とする。20wt%未満では、電極間を適切に接続することが困難となる傾向にある。95wt%より多いと、金属ペースト240の粘度が過剰に高くなり、開口部230aへの充填が困難となる。樹脂分については、後の加熱工程において、金属粉末が溶融した後に接着層230と一体化するように組成を制御する。なお、樹脂分としては、接着層230に関して列挙した主剤および硬化剤を用いてもよい。
また、金属ペースト240には、電極211,221に対する濡れ性を向上させるためにロジンを添加してもよい。ロジンとしては、例えば、ロジン酸、ロジン酸エステル、ロジン無水物、脂肪酸、アビエチン酸、イソピマール酸、ネオアビエチン酸、ピマール酸、ジヒドロアビエチン酸、デヒドロアビエチン酸などを用いることができる。また、金属ペースト240には、金属表面の活性化のために、硬化剤とは別に有機カルボン酸やアミンを添加してもよいし、更に、粘度調整のために、ジエレンクリコールやテトラエチレングリコールなどの高級アルコールを添加してもよい。
金属ペースト240の充填の後、図2dに示すように、配線基板210に対して、当該配線基板210の表面210aの面積より小さい実装面積である半導体チップ220を搭載する。ここで、半導体チップ220は、基板220aの表面に絶縁層220bおよび電極221が形成されたものであり、接着層230の開口部230aにおいて金属ペースト240と電極221とが対向するように、位置合わせされている。なお、半導体チップ220の電極221に対して第1の実施の形態で説明したような金属バンプを形成したものを、配線基板210に搭載するようにしてもよい。
次に、図2eに示すように、荷重fを加えながら金属ペースト240に含まれる金属粉末の融点以上に加熱することによって、配線基板210と半導体チップ220とを接合する。この結果、金属ペースト240に含まれる金属粉末が溶融して一体化し、電極211および電極221が電気的に接続される。本実施形態では、金属ペースト240に含まれる金属粉末としてハンダ粉末を用いており、接合時における加熱温度は、当該ハンダの融点よりも5〜50℃高い温度とする。なお、金属ペースト240に含まれる樹脂分は、金属粉末と分離される。
次に、図2fに示すように、熱処理を行うことによって、接着層230を加熱硬化させる。この際、金属ペースト240のうちの分離した樹脂分は、接着層230と一体化する。接着層230の硬化によって、配線基板210と半導体チップ220とが接合される。
図3a〜3fは、本発明の第3の実施形態に係る電極間接続構造体形成方法の一連の工程を表す。本実施形態についても、フリップチップ接合を例に挙げて説明する。
まず、図3aに示すように、表面310aに電極311および配線312が設けられた配線基板310に対して、電極311および配線312を覆うように接着層330を積層形成する。接着層330の形成方法については、第1の実施形態に関して上述したのと同様である。
次に、図3bに示すように、接着層330に対して、各電極311に対応する箇所に開口部330aを形成する。開口部330aの形成方法については、第1の実施形態に関して上述したのと同様である。なお、第1の実施形態に関して上述したのと同様に、接着層330の形成を予め成形した樹脂フィルムを用いて行う場合は、接着層330を配線基板310の表面310aに載置する前に予め所定位置に開口部330aを形成しておいてもよい。
次に、図3cに示すように、開口部330aにおいて電極311の上に導体部313を形成する。導体部313は、電気めっき法や無電解めっき法により形成することができる。
導体部313を形成するための材料としては、Al,Au,In,Sn,Cu,Ag,Pdなどの単体金属や、Sn,Pb,Ag,Cu,In,Bi,Zn,Sb,Al,Auなどから選択される複数の単体金属からなる合金を用いることができる。中でも、電極同士の導通抵抗を小さくするために、融点が80〜400℃の金属を用いることが好ましく、当該金属としては、InやSn−Bi合金、Sn−Pb合金、Sn−Zn合金、Sn−Ag−Cu合金などが挙げられる。なお、異なる組成の金属を順次積層することによって導体部313を形成してもよい。
導体部313を形成した後、図3dに示すように、配線基板310に対して、当該配線基板310の表面310aの面積より小さい実装面積である半導体チップ320を搭載する。ここで、半導体チップ320は、基板320aの表面に絶縁層320bおよび電極321が形成されたものであり、接着層330の開口部330aにおいて導体部313と電極321とが対向するように、位置合わせされている。なお、半導体チップ320の電極321に対して第1の実施の形態で説明したような金属バンプを形成したものを、配線基板310に搭載するようにしてもよい。
次に、図3eに示すように、荷重fを加えながら加熱することによって、配線基板310と半導体チップ320とを接合する。このとき、導体部313は、電極311および電極321に対して融着し、電極311と電極321とを電気的に接続する。
次に、図3fに示すように、熱処理を行うことによって、接着層330を加熱硬化させる。接着層330の硬化によって、配線基板310と半導体チップ320とが接合される。
本発明の第1〜第3の実施形態において、半導体チップと配線基板との接続を例に挙げて説明したが、接合対象物はこれに限られない。例えば、図4に示したように、基板410aの表面に絶縁層410b、電極411および配線412を形成することにより得られる半導体チップ410と、当該表面の面積より小さい実装面積の表面に絶縁層420bおよび電極421を形成することにより得られる半導体チップ420との半導体チップ同士でもよいし、一方の実装面積が他方の表面の面積より小さい配線基板同士などでもよい。
<液状樹脂組成物の調整>
主剤としての固形タイプの酸ペンダント型エポキシアクリレート樹脂(日本ユピカ株式会社製)を25wt%、主剤としての固形タイプのビフェニル型エポキシ樹脂(商品名:エピコート YX4000、ジャパンエポキシレジン株式会社製)を8.5wt%、アクリルモノマーとしてのジペンタエリスリトールヘキサアクリレート(商品名:アロニックス M−402、東亞合成株式会社製)を8.0%、光重合開始剤としての2−メチル−1[4−(メチルチオ)フェニル]−2−モリフォリノプロパン−1−オン(商品名:イルガキュア907、チバスペシャリティケミカルズ製)を7.0%、溶媒としてカルビトールアセテートを10.6%、溶媒としてのメチルエチルケトンを40.9%含有する中間樹脂組成物を調製した。この中間樹脂組成物と、平均粒径4μmのシリカ粉末とを、重量比1:1(シリカ粉末の添加率は50wt%)で混連し、樹脂フィルム形成用の液状樹脂組成物を調整した。
<樹脂フィルムの作製>
上述の液状樹脂組成物をPETフィルム(厚さ20μm)上に70μmの厚さで塗工した後、90℃で3分間乾燥することにより溶媒を除去し、膜厚40μmの樹脂フィルムを作製した。
<フリップチップ接合>
上述のようにして作製した樹脂フィルムを、配線基板(電極径90μm)の表面全体を覆うように、ロールマウンタ((株)エム・シー・ケー製)を用いて80℃の加熱下で貼り付けて接着層を形成した。次に、当該接着層に対し、露光および現像を施して、電極が露出するように直径100μmの開口部を形成した。現像は、2.38%水酸化テトラメチルアンモニウムを用いて行った。この配線基板に対して、電極にSn−3.5%Agバンプ(高さ35μm)が形成されている半導体チップに搭載した。このとき、開口部においてSn−3.5%Agバンプと配線基板の電極とが対向するように位置合わせした。次に、半導体チップに対して250℃で5000gの荷重を加え、瞬間的に接合した。その後、半導体チップと配線基板の接合体に対して170℃で15分間熱処理を施すことにより接着層の硬化を完全なものとした。その結果、半導体チップが配線基板にフリップチップ接合された電極間接続構造体を得た。
実施例1で半導体チップの電極に形成したSn−3.5%Agバンプ(高さ35μm)に代えて、当該電極にSn−37%Pbバンプ(高さ35μm)を形成したことと、接合時の加熱温度を220℃としたこと以外は実施例1と同様にしてフリップチップ接合を行い、本実施例の電極間接続構造体を得た。
開口部形成後に、当該開口部に対してエポキシ系の樹脂を含むハンダペースト(商品名:アンダーフィルペースト#2000、千住金属工業株式会社製)を直接充填したことと、半導体チップの電極に形成したSn−3.5%Agバンプの高さを15μmとしたこと以外は実施例1と同様にしてフリップチップ接合を行い、本実施例の電極間接続構造体を得た。
接着層に形成した開口部に対応して開口するメタルマスク(開口直径80μm、厚さ30μm)を接着層の上に設けた上で、ハンダペーストを開口部に充填したことと、半導体チップの電極に形成したSn−3.5%Agバンプの高さを10μmとしたこと以外は実施例3と同様にしてフリップチップ接合を行い、本実施例の電極間接続構造体を得た。
実施例1で半導体チップの電極に形成したSn−3.5%Agバンプ(高さ35μm)に代えて、当該電極にAuスタッドバンプ(高さ30μm)を形成したことと、接着層に形成した開口部の直径を50μmとしたこと以外は実施例1と同様にしてフリップチップ接合を行い、本実施例の電極間接続構造体を得た。
開口部形成後に、当該開口部に対してエポキシ系の樹脂を含むハンダペースト(商品名:アンダーフィルペースト#2000、千住金属工業株式会社製)を直接充填したこと以外は実施例5と同様にしてフリップチップ接合を行い、本実施例の電極間接続構造体を得た。
接着層に形成した開口部に対応して開口するメタルマスク(開口直径30μm、厚さ20μm)を接着層の上に設けた上で、ハンダペーストを開口部に充填したこと以外は実施例6と同様にしてフリップチップ接合を行い、本実施例の電極間接続構造体を得た。
開口部の形成を、樹脂フィルムを配線基板の表面に貼り付ける前に、PETフィルム上で予め露光および現像を施すことにより行った以外は実施例1と同様にしてフリップチップ接合を行い、本実施例の電極間接続構造体を得た。
実施例8で、半導体チップの電極に形成したSn−3.5%Agバンプ(高さ35μm)に代えて、当該電極にAuスタッドバンプ(高さ30μm)を形成したことと、開口部の直径を50μmにしたこと以外は実施例8と同様にしてフリップチップ接合を行い、本実施例の電極間接続構造体を得た。
(温度サイクル試験)
実施例1〜9の電極間接続構造体の各々について、温度サイクル試験により接続信頼性を調べた。具体的には、まず、電極間接続構造体における各電極間接続部について初期導通抵抗を測定した。次に、−55℃〜125℃の範囲で温度サイクル試験を行った後、各接続部の導通抵抗を測定した。温度サイクル試験は、−55℃での15分間冷却、室温での10分間放置、および125℃での15分間加熱を1サイクルとし、このサイクルを2000回繰り返した。その結果、実施例1〜9の全ての電極間接続構造体について、各接続部における抵抗上昇は10%以下であり、良好な接続部が形成されていることが確認された。
(耐湿試験)
実施例1〜9の電極間接続構造体の各々について、耐湿試験により接続信頼性を調べた。具体的には、まず、電極間接続構造体における各電極間接続部について、25℃および湿度60%の環境下で導通抵抗を測定した。次に、各電極間接続構造体を、121℃および湿度85%の環境下に放置し、1000時間経過後における各接続部の導通抵抗を測定した。その結果、実施例1〜9の全ての電極間接続構造体について、各接続部における抵抗上昇は10%以下であり、良好な接続部が形成されていることが確認された。
[比較例]
配線基板の表面に形成された接着層に開口部を形成しない以外は実施例1と同様にしてフリップチップ接合を行い、本比較例の電極間接続構造体を得た。
このようなフリップチップ接合により形成された電極間接続構造体について、実施例1〜9と同様にして温度サイクル試験を行ったところ、各接続部について20%の抵抗上昇が確認された。また、実施例1〜9と同様にして耐湿試験を行ったところ、温度サイクル試験と同様に、各接続部について30%以上の抵抗上昇が確認された。
【書類名】 明細書
【特許請求の範囲】
【請求項1】 表面に第1電極部を有する第1接続対象物に対して、開口部を有する接着層を、当該開口部から前記第1電極部が露出し、かつ、前記表面の少なくとも一部を覆うように形成する工程と、
第2電極部を有する第2接続対象物を、前記第1接続対象物に対して、前記第1電極部と前記第2電極部が対向しつつ前記接着層が前記第2接続対象物に接するように配置する工程と、
前記第1電極部および前記第2電極部が導体部を介して電気的に接続されるとともに前記接着層が硬化するように加熱処理を行う接続工程と、を含むことを特徴とする、電極間接続構造体の形成方法。
【請求項2】 前記接着層は、感光性を有する材料を用いて形成されている、請求項1に記載の電極間接続構造体の形成方法。
【請求項3】 前記接着層は、無機フィラーを含んでいる、請求項1に記載の電極間接続構造体の形成方法。
【請求項4】 前記導体部は、前記第1電極部または前記第2電極部の一方に予め形成された金属バンプであり、前記第1電極部と前記第2電極部との電気的接続は、当該バンプを介して行われる、請求項1に記載の電極間接続構造体の形成方法。
【請求項5】 前記バンプは、融点が80〜400℃である金属または合金である、請求項4に記載の電極間接続構造体の形成方法。
【請求項6】 前記バンプは、Sn,Pb,Ag,Cu,In,Al,Au,Bi,Zn,Sbからなる群より選択される素材により構成されている、請求項4に記載の電極間接続構造体の形成方法。
【請求項7】 さらに、金属を含む金属ペーストを前記開口部に充填する充填工程を含んでおり、前記導体部は、前記金属ペーストが固化することにより形成される、請求項1に記載の電極間接続構造体の形成方法。
【請求項8】 前記導体部は、電気めっきおよび/または無電解めっきにより形成される、請求項1に記載の電極間接続構造体の形成方法。
【請求項9】 表面に第1電極部を有する第1接続対象物と、
前記第1電極部に対向する第2電極部が設けられた第2接続対象物と、
前記第1電極部と前記第2電極部とを接続する導体部と、
前記第1接続対象物と前記第2接続対象物との間を充填するとともに、前記表面のほぼ全体を覆う接着層と、を備えることを特徴とする、電極間接続構造体。
【発明の詳細な説明】
【0001】
【技術分野】
本発明は、電極間接続構造体の形成方法に関する。より具体的には、電気的接続を伴う半導体チップと半導体チップの接合、半導体チップの配線基板への実装、および、配線基板と配線基板の接合などに適用可能な、電極間接続構造体の形成方法に関する。
【0002】
【背景技術】
近年、プリント配線板やセラミック基板への電子部品の実装に関しては、高密度化の要求が高まっており、半導体チップについては、かかる要求を満たす方式としてベアチップ実装方式が注目されている。ベアチップ実装においては、半導体チップと基板配線との電気的接続をワイヤボンディングにより達成する従来のフェイスアップ実装に代わり、半導体チップおよび配線基板のランド電極間にハンダバンプや金バンプを介在させることによって達成するフェイスダウン実装すなわちフリップチップ接合が採用される傾向にある。フリップチップ接合を用いた実装技術は、例えば、特開平10−229265号公報に開示されている。
【0003】
図5a〜5eは、フリップチップ接合を達成するための従来の方法の一例を示す。従来のフリップチップ接合においては、図5aに示すように、まず基板520aの表面に絶縁層520bおよび電極521を形成することにより得られる半導体チップ520の電極521上にバンプ540を形成する。
【0004】
その後、同じく図5aに示すように、表面に電極511および配線512を設けた配線基板510の当該表面上にフラックス560を塗布する。フラックス560の役割は、バンプ540の表面の酸化膜の除去、ハンダリフロー時の大気遮断によるバンプ540の再酸化防止、配線基板510に対する半導体チップ520の仮接着などである。
【0005】
次に、図5bに示すように、配線基板510の電極511とバンプ540とが対向するように位置合わせを行いつつ半導体チップ520を配線基板510上に載置する。
【0006】
次に、図5cに示すように、バンプ540をリフローさせるための加熱処理を経て、電極511および電極521をバンプ540を介して接続する。
【0007】
次に、図5dに示すように、フラックス560を洗浄除去する。このようにして、配線基板510に対する半導体チップ520のフリップチップ接合が達成される。
【0008】
そして、このようなフリップチップ接合においては、図5eに示すように、配線基板510と半導体チップ520との間に、接着剤ないしアンダーフィル剤530が充填される。アンダーフィル剤530は、電極511および電極521を接続する導体部ないしバンプ540を保護することにより、長期間に渡る接続信頼性を確保するためのものである。
【0009】
しかしながら、上述のような従来の接続方法では、電極511の配設ピッチが150μm以下である場合、接続安定性を十分に確保するのに必要な体積のバンプ540を形成すると隣接するバンプ同士が接触する可能性が高い。また、バンプ同士の接触を回避するためにバンプ540の体積を小さくすると、接続後の配線基板510と半導体チップ520との離隔距離が小さくなり、特に当該離隔距離が50μm以下になると次のような不具合が生じる。第1に、配線基板510上に塗布されたフラックス560を洗浄除去する際、微小な間隙に存在するフラックス560を除去することが困難であり、残留するフラックス560が腐食するなどの問題に繋がる可能性がある。第2に、配線基板510上に半導体チップ520を実装した後に配線基板510と半導体チップ520との間に充填される接着剤ないしアンダーフィル剤530を微小な間隙にまでボイドなど無く充填することが困難である。
【0010】
そこで、上述のような不具合を解消すべく、熱硬化性エポキシ樹脂を主成分とする接着剤を配線基板上の必要箇所に予め塗布した上で、配線基板の電極と半導体チップの電極とをAuバンプを介して熱圧着により接続するとともに、配線基板と半導体チップとを接着剤で接着接合する技術がある。このような技術は、例えば、特開2000−286297号公報に開示されている。
【0011】
しかしながら、特開2000−286297号公報において開示されている技術では、接着剤がバンプと電極との間に介在して接続部の抵抗が増大してしまうおそれがある。特に、半導体チップと配線基板との熱膨張収縮差を緩和するために接着剤に添加されているSiO2などの無機フィラーが、バンプと電極との間に介在してしまうため接続不良を引き起こす可能性が高い。
【0012】
そこで、上述のような不具合を解消する技術として、半導体チップの端子上に形成されたバンプおよび多層配線基板上のパッドの位置に貫通孔を有するアンダーフィル樹脂シートを半導体チップと多層配線基板との間に介在させることにより、バンプ−パッド間の電気的導通を図りつつ半導体チップと多層配線基板とを接合する技術がある。このような技術は、例えば、特開2001−24029号公報に開示されている。また、プリント配線基板上の導体回路を被覆する絶縁樹脂に開口部を形成して当該開口部から導体回路を露出させた上で、バンプを有する半導体チップの当該バンプと導体回路との電気的導通を図りつつ半導体チップとプリント配線基板とを接合する技術が、例えば、特開2001−156203号公報に開示されている。
【0013】
しかしながら、特開2001−24029号公報に開示されている技術では、多層配線基板と半導体チップとの間の密封は図れるものの、多層配線基板のパッドが露出されている面の半導体チップ搭載領域外に形成されている配線や基板の保護は十分に図れない。また、当該配線や基板を十分に保護するには、半導体チップ搭載領域外に別途保護層を形成する必要があり、作業効率的に好ましくない。なお、特開2001−156203号公報に開示されている技術においても同様のことが言える。
【0014】
【発明の開示】
そこで本発明の目的は、電極部を有する基板同士を電気的に接続する際、当該基板同士間を密封すると同時に、基板自体や配線を保護することができる電極間接続構造体の形成方法を提供することにある。
【0015】
本発明の他の目的は、そのような形成方法により作成された電極間接続構造体を提供することにある。
【0016】
本発明の第1の側面によると、電極間接続構造体の形成方法が提供される。この形成方法は、表面に第1電極部を有する第1接続対象物に対して、開口部を有する接着層を、当該開口部から前記第1電極部が露出し、かつ、前記表面のほぼ全体を覆うように形成する工程と、第2電極部を有する第2接続対象物を、前記第1接続対象物に対して、前記第1電極部と前記第2電極部が対向しつつ前記接着層が前記第2接続対象物に接するように配置する工程と、前記第1電極部および前記第2電極部が導体部を介して電気的に接続されるとともに前記接着層が硬化するように加熱処理を行う接続工程と、を含むことを特徴としている。
【0017】
このような電極間接続構造体の形成方法では、第1接続対象物の表面のほぼ全体を覆った接着層を硬化させることにより、第1接続対象物と第2接続対象物との間を密封するとともに、第2接続対象物の搭載領域外の配線や第1接続対象物自体の保護を図ることもできる。したがって、配線や第1接続対象物自体を保護する保護層を別途形成する必要性がなくなるので、作業効率が向上する。
【0018】
また、接着層を第1および第2接続対象物に接触させた状態で当該接着層を硬化させることにより、硬化時に生じる収縮により第1および第2電極部を相互に押しつける。したがって、第1および第2電極部の電気的接続がより良好となり、第1接続対象物と第2接続対象物との接続信頼性がより向上する。
【0019】
さらに、接着層に開口部を設け、第1電極部と第2電極部との間に接着層の一部が介在するのを防ぐことにより導体抵抗の上昇も抑制される。
【0020】
好ましくは、接着層は、感光性を有する材料を用いて形成されている。この場合、開口部の形成にフォトリソグラフィを採用することが可能となる。
【0021】
好ましくは、接着層は、無機フィラーを含んでいる。無機フィラーを含むことにより、接着層の熱膨張率を適切に低下することができる。
【0022】
本発明の実施形態では、導体部は、第1電極部または第2電極部の一方に予め形成された金属バンプであり、前記第1電極部と前記第2電極部との電気的接続は、当該バンプを介して行われる。これによって、第1電極部と第2電極部とが適切に導通する。バンプは、融点が80〜400℃である金属または合金であるのが好ましい。また、バンプは、Sn,Pb,Ag,Cu,In,Al,Au,Bi,Zn,Sbからなる群より選択される素材により構成されているのが好ましい。
【0023】
本発明の別の実施形態では、金属を含む金属ペーストを開口部に充填する充填工程をさらに含んでおり、導体部は、前記金属ペーストが固化することにより形成される。このように形成された導体部によっても、第1電極部と第2電極部とが適切に導通される。
【0024】
好ましくは、金属ペーストは樹脂分を含み、接続工程では、当該樹脂分を硬化させる。
【0025】
上記充填工程の前に、開口部に対応して開口するマスクを接着層の上に設け、充填工程では、当該マスクを介して接着層の開口部に金属ペーストを充填してもよい。
【0026】
本発明のさらに別の実施形態では、導体部は、電気めっきおよび/または無電解めっきにより形成される。これによって、第1電極部と第2電極部とが適切に導通される。この場合、導体部は、複数の層からなる積層構造を有し、各層は、隣接する層とは異なる金属組成を有していてもよい。
【0027】
本発明の第2の側面によると、電極間接続構造体が提供される。この電極間接続構造体は、表面に第1電極部を有する第1接続対象物と、前記第1電極部に対向する第2電極部が設けられた第2接続対象物と、前記第1電極部と前記第2電極部とを接続する導体部と、前記第1接続対象物と前記第2接続対象物との間を充填するとともに、前記表面のほぼ全体を覆う接着層と、を備えている。
【0028】
このような構造の電極間接続構造体は、本発明の第1の側面に係る方法により形成することができる。そのため、その形成過程において、第1の側面に関して上述したのと同様の効果が奏される。
【0029】
本発明の他の目的、特徴および利点は、以下に添付図面に基づいて説明する好適な実施形態から明らかとなろう。
【0030】
【発明を実施するための最良の形態】
図1a〜1fは、本発明の第1の実施形態に係る電極間接続構造体形成方法の一連の工程を表す。本実施形態では、フリップチップ接合を例に挙げて説明する。
【0031】
まず、図1aに示すように、表面110aに電極111および配線112が設けられた配線基板110に対して、電極111および配線112を覆うように接着層130を積層形成する。接着層130の形成においては、フィルム状の樹脂組成物を、配線基板110の表面110aのほぼ全体を覆うように載置した後、50〜140℃で加熱しつつ圧着する。或は、液状樹脂組成物をスピンコートなどにより配線基板110の表面110aのほぼ全体を覆うように塗布し、それを乾燥してもよい。
【0032】
接着層130を形成するための樹脂組成物は、主剤としての熱硬化性樹脂に硬化剤や無機フィラーなどを適宜添加したものである。この樹脂組成物は、予めフィルム状に成形してもよいし、液状で配線基板110にて薄膜状に塗布してもよい。接着層130の厚さは、半導体チップ110の電極ピッチ、電極サイズ、および、接合信頼性などの観点に基づいて決定する。
【0033】
熱硬化性樹脂である主剤としてはエポキシ樹脂が好ましい。エポキシ樹脂としては、固形タイプまたは液状タイプの、ビスフェノールA型エポキシ、ビスフェノールF型エポキシ、ナフタレン型エポキシ、臭素化エポキシ、フェノールノボラック型エポキシ、クレゾールノボラック型エポキシ、ビフェニル型エポキシなどを用いることができる。
【0034】
硬化剤としては、イミダゾール系硬化剤、酸無水物硬化剤、アミン系硬化剤、フェノール系硬化剤などを用いることができる。イミダゾール系硬化剤としては、2−フェニル−4−メチルイミダゾール、2−ウンデシルイミダゾール、2,4−ジアミノ−6−[2−メチルイミダゾール−(1)]−エチル−S−トリアジン、1−シアノエチル−2−エチル−4−メチルイミダゾール、1−シアノエチル−2−ウンデシルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシメチルイミダゾール、2−フェニル−4,5−ジヒドロキシメチルイミダゾールなどを用いることができる。酸無水物硬化剤としては、無水フタル酸、無水マレイン酸、テトラヒドロ無水フタル酸、ヘキサヒドロ無水フタル酸、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水ハイミック酸、テトラブロモ無水フタル酸、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物などを用いることができる。アミン系硬化剤としては、ジエチレントリアミン、トリエチレンテトラミン、メンセンジアミン、イソホロンジアミン、メタキシレンジアミン、ジアミノジフェニルメタン、メタフェニレンジアミン、ジアミノジフェニルスルフォンなどを用いることができる。
【0035】
無機フィラーとしては、シリカ粉末やアルミナ粉末を用いることができる。接着層130を形成するためのワニスにおいて、無機フィラーの含有率は30〜70wt%とするのが好ましい。
【0036】
接着層130に感光性を付与する場合には、当該接着層130を形成するための樹脂組成物に対してアクリルモノマーおよび光重合開始剤を添加する。アクリルモノマーとしては、イソブチルアクリレート、t−ブチルアクリレート、1,6−ヘキサンジオールアクリレート、ラウリルアクリレート、アルキルアクリレート、セチルアクリレート、ステアリルアクリレート、シクロヘキシルアクリレート、イソボルニルアクリレート、ベンジルアクリレート、2−メトキシエチルアクリレート、3−メトキシブチルアクリレート、エチルアカルビートルアクリレート、フェノキシエチルアクリレート、テトラヒドロフルフリルアクリレート、フェノキシポリエチレンアクリレート、メトキシトリプロピレングリコールアクリレート、2−ヒドロキシエチルアクリレート、2−ヒドロキシプロピルアクリレート、2−アクリロイルオキシエチル−2−ヒドロキシプロピルフタレート、2−ヒドロキシ−3−フェノキシプロピルアクリレート、2−アクリロイルオキシエチルハイドロゲンフタレート、シクロヘキサン−1,2−ジカルボン酸モノ−(2−アクリロイルオキシ−1−メチル−エチル)エステル、4−シクロヘキセン−1,2−ジカルボン酸モノ−(2−アクリロイルオキシ−1−メチル−エチル)エステル、ジメチルアミノエチルアクリレート、トリフルオロエチルアクリレート、ヘキサフルオロプロピルアクリレートなどの単官能モノマーや、1,4−ブタンジオールジアクリレート、1,6−ヘキサンジオールジアクリレート、1,9−ノナンジオールジアクリレート、ネオペンチルグリコールジアクリレート、テトラエチレングリコールジアクリレート、トリプロピレングリコールジアクリレート、ビスフェノールA,EO付加物ジアクリレート、グリセリンメタクリレートアクリレートなどの2官能モノマーや、トリメチロールプロパントリアクリレート、トリメチルプロパンEO付加トリアクリレート、ペンタエリスリトールトリアクリレート、トリメチロールプロパンEO付加物トリアクリレート、グリセリンPO付加物トリアクリレート、トリスアクリロイルオキシエチルフォスフェート、ペンタエリスリトールテトラアクリレートなどの多官能モノマーなどを用いることができる。ただし、アクリルモノマーに代えて又はこれと共にビスフェノールA−ジエポキシ−アクリル酸付加物などのオリゴマーを用いることもできる。接着層130を形成するための樹脂組成物において、アクリルモノマーの含有率は、1〜30wt%が好ましい。
【0037】
光重合開始剤としては、2,2−ジメトキシ−1,2−ジフェニルエタン−1−オン、1−ヒドロキシ−シクロヘキシル−フェニル−ケトン、2−メチル−1−[4−(メチルチオ)フェニル]−2−モノフォリノプロパン−1−オン、2−ベンジル−2−ジメチルアミノ−1−(4−モノフォリノフェニル)−ブタン−1−オン、2−ヒドロキシ−2−メチル−1−フェニル−プロパン−1−オン、1−[4−(2−ヒドロキシエトキシ)−フェニル]−2−ヒドキシ−2−メチル−1−プロパン−1−オン、ビス(シクロペンタジエニル)−ビス(2,6−ジフルオロ−3−(ビル−1−イル)チタニウムなどを用いることができる。接着層130を形成するための樹脂組成物において、光重合開始剤の含有率は、0.1〜15wt%が好ましい。
【0038】
接着層130を形成するための樹脂組成物には、更に、ポリエステル樹脂やアクリル樹脂などの熱可塑性樹脂を添加してもよい。
【0039】
接着層130の形成の後、図1bに示すように、接着層130に対して、各電極111に対応する箇所に開口部130aを形成する。開口部130aの形成には、UV−YAGレーザ、炭酸ガスレーザ、エキシマレーザなどを用いることができる。感光性を有する接着層130を形成した場合には、開口部130aの形成にはフォトリソグラフィを採用することができる。電極へのダメージを抑制するという観点からは、フォトリソグラフィを採用するのが好ましい。フォトリソグラフィを採用する場合には、接着層130に対して、所定のフォトマスク(図示せず)を介しての露光処理およびその後の現像処理を施すことにより、各電極111が露出するように開口部130aを形成する。なお、接着層130の形成を予め成形した樹脂フィルムを用いて行う場合は、接着層130を配線基板110の表面110aに載置する前に予め所定位置に開口部130aを形成しておいてもよい。
【0040】
次に、図1cに示すように、配線基板110の表面110aの面積より小さい実装面積の表面に電極121を有する半導体チップ120において、当該電極121に金属バンプ140を形成する。ここで、半導体チップ120は、基板120aの表面に絶縁層120bおよび電極121が形成されたものである。金属バンプ140の形成は、蒸着法、めっき法、ペースト印刷法、ボールマウント法などの公知の方法を用いて行われる。金属バンプ140の組成は、Sn,Pb,Ag,Cu,In,Al,Au,Bi,Zn,Sbなどから選択される単体金属、または、これらから選択される複数の単体金属からなる合金などである。中でも、電極同士の導通抵抗を小さくするために、融点が80〜400℃の金属を用いることが好ましく、当該金属としては、Sn−Ag合金、Sn−Ag−Cu合金、Sn−Pb合金、Sn−Zn合金、Sn−Bi合金などが挙げられる。このような比較的低融点である金属により金属バンプ140を形成すると、後述する工程において、接着層130を硬化させるための温度を比較的低温に設定することができる。その結果、最終的に得られる接続構造体において、配線基板110および半導体チップ120の熱膨張差に起因して生じ得る影響、例えば、配線基板110または半導体チップ120の反りなどによる接続部の形成不良を抑制することも可能となる。なお、金属バンプ140は、電極111側に形成するようにしてもよいし、電極111および電極121の両側に形成するようにしてもよい。
【0041】
次に、図1dに示すように、接着層130の開口部130aにおいて、金属バンプ140と配線基板110の電極111とが対向するように位置合わせをした上で、配線基板110に対して半導体チップ120を搭載する。
【0042】
次に、図1eに示すように、荷重fを加えながら金属バンプ140の融点以上の温度(例えば、250℃)にて瞬間的に加熱することによって、配線基板110と半導体チップ120とを接合する。ここで、「瞬間的」とは、半導体チップ120に対する熱的負荷を軽減するために加熱を短時間で行うことを意味し、例えば1〜30秒間程度の時間をいう。この結果、金属バンプ140が溶融して電極111および電極121が電気的に接続される。また、この際の昇温過程で接着層130が一旦軟化し、金属バンプ140が溶融するので、開口部130aの空隙は接着層130の樹脂および/または溶融金属で埋められる。この工程の加熱温度は、例えば金属バンプ140の融点よりも5〜50℃高い温度とする。
【0043】
次に、図1fに示すように、熱処理を行うことによって、接着層130を加熱硬化させる。熱処理時の昇温過程において硬化開始温度(例えば、170℃)に到達するまでの間、接着層130は、一旦軟化するため、開口部130a内の空隙が接着層130の樹脂で埋められる。続いて、硬化開始温度に到達すると、接着層130において硬化反応が進行する。接着層130の硬化によって、配線基板110と半導体チップ120とが接合されるとともに、両者間の密封が完成する。
【0044】
本実施形態における接続方法によると、配線基板110の表面110aのほぼ全体を覆った接着層130を硬化させることにより、配線基板110と半導体チップ120との間を密封するとともに、半導体チップ120の搭載領域外A(図1f参照)に位置する配線112、および、配線基板110自体の保護を図ることができる。これにより、配線112や配線基板110自体を保護する保護層を別途形成する必要性がなくなるので、作業効率が向上する。
【0045】
また、接着層130を配線基板110と半導体チップ120とに接触させた状態で接着層130を硬化させることにより、硬化時に生じる収縮により電極111および電極121を相互に押し付ける。これにより、金属バンプ140を介した電極111と電極121との電気的接続がより良好となり、配線基板110と半導体チップ120との接続信頼性が向上する。
【0046】
さらに、接着層130に開口部130aを設け、電極111と電極121との間に接着層130の一部が介在するのを防ぐことにより導通抵抗の上昇も抑制される。
【0047】
図2a〜2fは、本発明の第2の実施形態に係る電極間接続構造体形成方法の一連の工程を表す。本実施形態についても、フリップチップ接合を例に挙げて説明する。
【0048】
まず、図2aに示すように、表面210aに電極211および配線212が設けられた配線基板210に対して、電極211および配線212を覆うように接着層230を積層形成する。接着層230の形成方法については、第1の実施形態に関して上述したのと同様である。
【0049】
次に、図2bに示すように、接着層230に対して、各電極211に対応する箇所に開口部230aを形成する。開口部230aの形成方法については、第1の実施形態に関して上述したのと同様である。なお、第1の実施形態に関して上述したのと同様に、接着層230の形成を予め成形した樹脂フィルムを用いて行う場合は、接着層230を配線基板210の表面210aに載置する前に予め所定位置に開口部230aを形成しておいてもよい。
【0050】
次に、図2cに示すように、開口部230aに金属ペースト240を充填する。金属ペースト240の充填は、公知のスキージング法や、開口部230aに対応して開口するマスク(図示せず)を接着層230の上に設けた上で、印刷法などにより行う。なお、開口部230aへの金属ペースト240の充填は、上述の方法に限られない。
【0051】
金属ペースト240は、金属粉末と、これをペースト化するための樹脂分とからなる。本実施形態では、金属粉末は、Sn,Pb,Ag,Cu,In,Al,Au,Bi,Zn,Sbなどから選択される単体金属、または、これらから選択される複数の単体金属からなる合金を粉末化したものである。金属ペースト240における金属粉末の含有率は、20〜95wt%とする。20wt%未満では、電極間を適切に接続することが困難となる傾向にある。95wt%より多いと、金属ペースト240の粘度が過剰に高くなり、開口部230aへの充填が困難となる。樹脂分については、後の加熱工程において、金属粉末が溶融した後に接着層230と一体化するように組成を制御する。なお、樹脂分としては、接着層230に関して列挙した主剤および硬化剤を用いてもよい。
【0052】
また、金属ペースト240には、電極211および後述する電極221に対する濡れ性を向上させるためにロジンを添加してもよい。ロジンとしては、例えば、ロジン酸、ロジン酸エステル、ロジン無水物、脂肪酸、アビエチン酸、イソピマール酸、ネオアビエチン酸、ピマール酸、ジヒドロアビエチン酸、デヒドロアビエチン酸などを用いることができる。また、金属ペースト240には、金属表面の活性化のために、硬化剤とは別に有機カルボン酸やアミンを添加してもよいし、更に、粘度調整のために、ジエレンリコールやテトラエチレングリコールなどの高級アルコールを添加してもよい。
【0053】
金属ペースト240の充填の後、図2dに示すように、配線基板210に対して、当該配線基板210の表面210aの面積より小さい実装面積である半導体チップ220を搭載する。ここで、半導体チップ220は、基板220aの表面に絶縁層220bおよび電極221が形成されたものであり、接着層230の開口部230aにおいて金属ペースト240と電極221とが対向するように、位置合わせされている。なお、半導体チップ220の電極221に対して第1の実施の形態で説明したような金属バンプを形成したものを、配線基板210に搭載するようにしてもよい。
【0054】
次に、図2eに示すように、荷重fを加えながら金属ペースト240に含まれる金属粉末の融点以上に加熱することによって、配線基板210と半導体チップ220とを接合する。この結果、金属ペースト240に含まれる金属粉末が溶融して一体化し、電極211および電極221が電気的に接続される。本実施形態では、金属ペースト240に含まれる金属粉末としてハンダ粉末を用いており、接合時における加熱温度は、当該ハンダの融点よりも5〜50℃高い温度とする。なお、金属ペースト240に含まれる樹脂分は、金属粉末と分離される。
【0055】
次に、図2fに示すように、熱処理を行うことによって、接着層230を加熱硬化させる。この際、金属ペースト240のうちの分離した樹脂分は、接着層230と一体化する。接着層230の硬化によって、配線基板210と半導体チップ220とが接合される。
【0056】
図3a〜3fは、本発明の第3の実施形態に係る電極間接続構造体形成方法の一連の工程を表す。本実施形態についても、フリップチップ接合を例に挙げて説明する。
【0057】
まず、図3aに示すように、表面310aに電極311および配線312が設けられた配線基板310に対して、電極311および配線312を覆うように接着層330を積層形成する。接着層330の形成方法については、第1の実施形態に関して上述したのと同様である。
【0058】
次に、図3bに示すように、接着層330に対して、各電極311に対応する箇所に開口部330aを形成する。開口部330aの形成方法については、第1の実施形態に関して上述したのと同様である。なお、第1の実施形態に関して上述したのと同様に、接着層330の形成を予め成形した樹脂フィルムを用いて行う場合は、接着層330を配線基板310の表面310aに載置する前に予め所定位置に開口部330aを形成しておいてもよい。
【0059】
次に、図3cに示すように、開口部330aにおいて電極311の上に導体部313を形成する。導体部313は、電気めっき法や無電解めっき法により形成することができる。
【0060】
導体部313を形成するための材料としては、Al,Au,In,Sn,Cu,Ag,Pdなどの単体金属や、Sn,Pb,Ag,Cu,In,Bi,Zn,Sb,Al,Auなどから選択される複数の単体金属からなる合金を用いることができる。中でも、電極同士の導通抵抗を小さくするために、融点が80〜400℃の金属を用いることが好ましく、当該金属としては、InやSn―Bi合金、Sn−Pb合金、Sn−Zn合金、Sn−Ag−Cu合金などが挙げられる。なお、異なる組成の金属を順次積層することによって導体部313を形成してもよい。
【0061】
導体部313を形成した後、図3dに示すように、配線基板310に対して、当該配線基板310の表面310aの面積より小さい実装面積である半導体チップ320を搭載する。ここで、半導体チップ320は、基板320aの表面に絶縁層320bおよび電極321が形成されたものであり、接着層330の開口部330aにおいて導体部313と電極321とが対向するように、位置合わせされている。なお、半導体チップ320の電極321に対して第1の実施の形態で説明したような金属バンプを形成したものを、配線基板310に搭載するようにしてもよい。
【0062】
次に、図3eに示すように、荷重fを加えながら加熱することによって、配線基板310と半導体チップ320とを接合する。このとき、導体部313は、電極311および電極321に対して融着し、電極311と電極321とを電気的に接続する。
【0063】
次に、図3fに示すように、熱処理を行うことによって、接着層330を加熱硬化させる。接着層330の硬化によって、配線基板310と半導体チップ320とが接合される。
【0064】
本発明の第1〜第3の実施形態において、半導体チップと配線基板との接続を例に挙げて説明したが、接合対象物はこれに限られない。例えば、図4に示したように、基板410aの表面に絶縁層410b、電極411および配線412を形成することにより得られる半導体チップ410と、当該基板410aの表面の面積より小さい実装面積の基板420aの表面に絶縁層420bおよび電極421を形成することにより得られる半導体チップ420との半導体チップ同士でもよいし、一方の実装面積が他方の表面の面積より小さい配線基板同士などでもよい。
【0065】
[実施例1]
<液状樹脂組成物の調整>
主剤としての固形タイプの酸ペンダント型エポキシアクリレート樹脂(日本ユピカ株式会社製)を25wt%、主剤としての固形タイプのビフェニル型エポキシ樹脂(商品名:エピコート YX4000、ジャパンエポキシレジン株式会社製)を8.5wt%、アクリルモノマーとしてのジペンタエリスリトールヘキサアクリレート(商品名:アロニックス M−402、東亞合成株式会社製)を8.0%、光重合開始剤としての2−メチル−1[4−(メチルチオ)フェニル]−2−モリフォリノプロパン−1−オン(商品名:イルガキュア907、チバスペシャリティケミカルズ製)を7.0%、溶媒としてカルビトールアセテートを10.6%、溶媒としてのメチルエチルケトンを40.9%含有する中間樹脂組成物を調製した。この中間樹脂組成物と、平均粒径4μmのシリカ粉末とを、重量比1:1(シリカ粉末の添加率は50wt%)で混連し、樹脂フィルム形成用の液状樹脂組成物を調整した。
【0066】
<樹脂フィルムの作製>
上述の液状樹脂組成物をPETフィルム(厚さ20μm)上に70μmの厚さで塗工した後、90℃で3分間乾燥することにより溶媒を除去し、膜厚40μmの樹脂フィルムを作製した。
【0067】
<フリップチップ接合>
上述のようにして作製した樹脂フィルムを、配線基板(電極径90μm)の表面全体を覆うように、ロールマウンタ((株)エム・シー・ケー製)を用いて80℃の加熱下で貼り付けて接着層を形成した。次に、当該接着層に対し、露光および現像を施して、電極が露出するように直径100μmの開口部を形成した。現像は、2.38%水酸化テトラメチルアンモニウムを用いて行った。この配線基板に対して、電極にSn−3.5%Agバンプ(高さ35μm)が形成されている半導体チップ搭載した。このとき、開口部においてSn−3.5%Agバンプと配線基板の電極とが対向するように位置合わせした。次に、半導体チップに対して250℃で5000gの荷重を加え、瞬間的に接合した。その後、半導体チップと配線基板の接合体に対して170℃で15分間熱処理を施すことにより接着層の硬化を完全なものとした。その結果、半導体チップが配線基板にフリップチップ接合された電極間接続構造体を得た。
【0068】
[実施例2]
実施例1で半導体チップの電極に形成したSn−3.5%Agバンプ(高さ35μm)に代えて、当該電極にSn−37%Pbバンプ(高さ35μm)を形成したことと、接合時の加熱温度を220℃としたこと以外は実施例1と同様にしてフリップチップ接合を行い、本実施例の電極間接続構造体を得た。
【0069】
[実施例3]
開口部形成後に、当該開口部に対してエポキシ系の樹脂を含むハンダペースト(商品名:アンダーフィルペースト♯2000、千住金属工業株式会社製)を直接充填したことと、半導体チップの電極に形成したSn−3.5%Agバンプの高さを15μmとしたこと以外は実施例1と同様にしてフリップチップ接合を行い、本実施例の電極間接続構造体を得た。
【0070】
[実施例4]
接着層に形成した開口部に対応して開口するメタルマスク(開口直径80μm、厚さ30μm)を接着層の上に設けた上で、ハンダペーストを開口部に充填したことと、半導体チップの電極に形成したSn−3.5%Agバンプの高さを10μmとしたこと以外は実施例3と同様にしてフリップチップ接合を行い、本実施例の電極間接続構造体を得た。
【0071】
[実施例5]
実施例1で半導体チップの電極に形成したSn−3.5%Agバンプ(高さ35μm)に代えて、当該電極にAuスタッドバンプ(高さ30μm)を形成したことと、接着層に形成した開口部の直径を50μmとしたこと以外は実施例1と同様にしてフリップチップ接合を行い、本実施例の電極間接続構造体を得た。
【0072】
[実施例6]
開口部形成後に、当該開口部に対してエポキシ系の樹脂を含むハンダペースト(商品名:アンダーフィルペースト♯2000、千住金属工業株式会社製)を直接充填したこと以外は実施例5と同様にしてフリップチップ接合を行い、本実施例の電極間接続構造体を得た。
【0073】
[実施例7]
接着層に形成した開口部に対応して開口するメタルマスク(開口直径30μm、厚さ20μm)を接着層の上に設けた上で、ハンダペーストを開口部に充填したこと以外は実施例6と同様にしてフリップチップ接合を行い、本実施例の電極間接続構造体を得た。
【0074】
[実施例8]
開口部の形成を、樹脂フィルムを配線基板の表面に貼り付ける前に、PETフィルム上で予め露光および現像を施すことにより行った以外は実施例1と同様にしてフリップチップ接合を行い、本実施例の電極間接続構造体を得た。
【0075】
[実施例9]
実施例8で、半導体チップの電極に形成したSn−3.5%Agバンプ(高さ35μm)に代えて、当該電極にAuスタッドバンプ(高さ30μm)を形成したことと、開口部の直径を50μmにしたこと以外は実施例8と同様にしてフリップチップ接合を行い、本実施例の電極間接続構造体を得た。
【0076】
(温度サイクル試験)
実施例1〜9の電極間接続構造体の各々について、温度サイクル試験により接続信頼性を調べた。具体的には、まず、電極間接続構造体における各電極間接続部について初期導通抵抗を測定した。次に、−55℃〜125℃の範囲で温度サイクル試験を行った後、各接続部の導通抵抗を測定した。温度サイクル試験は、−55℃での15分間冷却、室温での10分間放置、および125℃での15分間加熱を1サイクルとし、このサイクルを2000回繰り返した。その結果、実施例1〜9の全ての電極間接続構造体について、各接続部における抵抗上昇は10%以下であり、良好な接続部が形成されていることが確認された。
【0077】
(耐湿試験)
実施例1〜9の電極間接続構造体の各々について、耐湿試験により接続信頼性を調べた。具体的には、まず、電極間接続構造体における各電極間接続部について、25℃および湿度60%の環境下で導通抵抗を測定した。次に、各電極間接続構造体を、121℃および湿度85%の環境下に放置し、1000時間経過後における各接続部の導通抵抗を測定した。その結果、実施例1〜9の全ての電極間接続構造体について、各接続部における抵抗上昇は10%以下であり、良好な接続部が形成されていることが確認された。
【0078】
[比較例]
配線基板の表面に形成された接着層に開口部を形成しない以外は実施例1と同様にしてフリップチップ接合を行い、本比較例の電極間接続構造体を得た。
【0079】
このようなフリップチップ接合により形成された電極間接続構造体について、実施例1〜9と同様にして温度サイクル試験を行ったところ、各接続部について20%の抵抗上昇が確認された。また、実施例1〜9と同様にして耐湿試験を行ったところ、温度サイクル試験と同様に、各接続部について30%以上の抵抗上昇が確認された。
【図面の簡単な説明】
【図1】
図1a〜1fは、本発明の第1の実施形態に係る電極間接続構造体形成方法を利用したフリップチップ接合の一連の工程を表す概略断面図である。
【図2】
図2a〜2fは、本発明の第2の実施形態に係る電極間接続構造体形成方法を利用したフリップチップ接合の一連の工程を表す概略断面図である。
【図3】
図3a〜3fは、本発明の第3の実施形態に係る電極間接続構造体形成方法を利用したフリップチップ接合の一連の工程を表す概略断面図である。
【図4】
図4は、半導体チップ同士を接続することにより得られる電極間接続構造体の概略断面図である。
【図5】
図5a〜5eは、従来の電極間接続構造体形成方法を利用したフリップチップ接合の一連の工程を表す概略断面図である。

Claims (9)

  1. 表面に第1電極部を有する第1接続対象物に対して、開口部を有する接着層を、当該開口部から前記第1電極部が露出し、かつ、前記表面の少なくとも一部を覆うように形成する工程と、
    第2電極部を有する第2接続対象物を、前記第1接続対象物に対して、前記第1電極部と前記第2電極部が対向しつつ前記接着層が前記第2接続対象物に接するように配置する工程と、
    前記第1電極部および前記第2電極部が導体部を介して電気的に接続されるとともに前記接着層が硬化するように加熱処理を行う接続工程と、を含むことを特徴とする、電極間接続構造体の形成方法。
  2. 前記接着層は、感光性を有する材料を用いて形成されている、請求項1に記載の電極間接続構造体の形成方法。
  3. 前記接着層は、無機フィラーを含んでいる、請求項1に記載の電極間接続構造体の形成方法。
  4. 前記導体部は、前記第1電極部または前記第2電極部の一方に予め形成された金属バンプであり、前記第1電極部と前記第2電極部との電気的接続は、当該バンプを介して行われる、請求項1に記載の電極間接続構造体の形成方法。
  5. 前記バンプは、融点が80〜400℃である金属または合金である、請求項4に記載の電極間接続構造体の形成方法。
  6. 前記バンプは、Sn,Pb,Ag,Cu,In,Al,Au,Bi,Zn,Sbからなる群より選択される素材により構成されている、請求項4に記載の電極間接続構造体の形成方法。
  7. さらに、金属を含む金属ペーストを前記開口部に充填する充填工程を含んでおり、前記導体部は、前記金属ペーストが固化することにより形成される、請求項1に記載の電極間接続構造体の形成方法。
  8. 前記導体部は、電気めっきおよび/または無電解めっきにより形成される、請求項1に記載の電極間接続構造体の形成方法。
  9. 表面に第1電極部を有する第1接続対象物と、
    前記第1電極部に対向する第2電極部が設けられた第2接続対象物と、
    前記第1電極部と前記第2電極部とを接続する導体部と、
    前記第1接続対象物と前記第2接続対象物との間を充填するとともに、前記表面のほぼ全体を覆う接着層と、を備えることを特徴とする、電極間接続構造体。
JP2004567882A 2003-02-06 2003-02-06 電極間接続構造体の形成方法および電極間接続構造体 Pending JPWO2004070826A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/001275 WO2004070826A1 (ja) 2003-02-06 2003-02-06 電極間接続構造体の形成方法および電極間接続構造体

Publications (1)

Publication Number Publication Date
JPWO2004070826A1 true JPWO2004070826A1 (ja) 2006-06-01

Family

ID=32843982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004567882A Pending JPWO2004070826A1 (ja) 2003-02-06 2003-02-06 電極間接続構造体の形成方法および電極間接続構造体

Country Status (3)

Country Link
JP (1) JPWO2004070826A1 (ja)
TW (1) TW200415749A (ja)
WO (1) WO2004070826A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290334B (zh) * 2005-07-05 2015-03-11 日立化成株式会社 半导体装置的制造方法
JP4720438B2 (ja) * 2005-11-01 2011-07-13 日本電気株式会社 フリップチップ接続方法
JP4882718B2 (ja) * 2006-12-14 2012-02-22 富士通株式会社 接続構造体とその製造方法および半導体装置とその製造方法
CN102915932A (zh) 2007-12-04 2013-02-06 日立化成工业株式会社 半导体装置的制造方法以及半导体装置
CN103021881A (zh) * 2007-12-04 2013-04-03 日立化成工业株式会社 感光性胶粘剂、半导体装置及半导体装置的制造方法
TW201011830A (en) * 2008-09-03 2010-03-16 United Test Ct Inc Self-adhesive semiconductor wafer
JP5058144B2 (ja) * 2008-12-25 2012-10-24 新光電気工業株式会社 半導体素子の樹脂封止方法
KR20110024291A (ko) * 2009-09-01 2011-03-09 삼성전기주식회사 회로 기판, 반도체 패키지 및 회로 기판의 제조 방법
US9326376B2 (en) 2014-01-14 2016-04-26 Meiko Electronics Co., Ltd. Printed wiring board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122194A (ja) * 1985-11-21 1987-06-03 株式会社リコー 熱圧着による導体パタ−ン間の接続方法
JPH0793343B2 (ja) * 1987-12-28 1995-10-09 松下電器産業株式会社 半導体装置の製造方法
JP3431316B2 (ja) * 1994-10-26 2003-07-28 ソニー株式会社 半導体装置の製造方法及び半導体チツプの実装方法
JP2532825B2 (ja) * 1995-03-13 1996-09-11 松下電器産業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2004070826A1 (ja) 2004-08-19
TW200415749A (en) 2004-08-16

Similar Documents

Publication Publication Date Title
JP3866591B2 (ja) 電極間接続構造体の形成方法および電極間接続構造体
US7189927B2 (en) Electronic component with bump electrodes, and manufacturing method thereof
US6518677B1 (en) Semiconductor flip-chip package and method for the fabrication thereof
US7910403B2 (en) Metal particles-dispersed composition and flip chip mounting process and bump-forming process using the same
WO2006030674A1 (ja) フリップチップ実装方法及びフリップチップ実装体
CN1738039A (zh) 半导体器件及其制造方法
KR20070116895A (ko) 플립 칩 실장 방법 및 범프 형성 방법
JP2004281491A (ja) 半導体装置及びその製造方法
TW202123391A (zh) 製造電子零件裝置的方法以及電子零件裝置
JPWO2004070826A1 (ja) 電極間接続構造体の形成方法および電極間接続構造体
KR101990227B1 (ko) 반도체용 접착제, 및, 반도체 장치 및 그 제조 방법
JP2004063770A (ja) 電極間接続構造体の形成方法
JP2009009994A (ja) 半導体装置およびその製造方法
JP4702271B2 (ja) 導電性バンプの形成方法
JP4089531B2 (ja) 半導体装置の製造方法
JP7196936B2 (ja) 半導体装置用配線基板の製造方法、及び半導体装置用配線基板
JP3929922B2 (ja) 半導体装置とその製造方法、および半導体装置前駆体とその製造方法
JP3968051B2 (ja) 半導体装置とその製造方法、および半導体装置前駆体とその製造方法
TW202403910A (zh) 半導體裝置及其製造方法
TWI839521B (zh) 製造電子零件裝置的方法以及電子零件裝置
TW202109688A (zh) 製造電子零件裝置的方法以及電子零件裝置
JP2001028380A (ja) 転写バンプシート、半導体装置およびその製造方法
JP2000323621A (ja) 半導体搭載用基板とその製造方法及び半導体チップの実装方法
JP2004047726A (ja) 垂直接続用導体バンプ内蔵接着シートの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080318