JP4880495B2 - 成膜装置 - Google Patents

成膜装置 Download PDF

Info

Publication number
JP4880495B2
JP4880495B2 JP2007044330A JP2007044330A JP4880495B2 JP 4880495 B2 JP4880495 B2 JP 4880495B2 JP 2007044330 A JP2007044330 A JP 2007044330A JP 2007044330 A JP2007044330 A JP 2007044330A JP 4880495 B2 JP4880495 B2 JP 4880495B2
Authority
JP
Japan
Prior art keywords
substrate
ion
film
ions
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007044330A
Other languages
English (en)
Other versions
JP2008208398A (ja
JP2008208398A5 (ja
Inventor
聡 豊田
久三 中村
三郎 清水
徳康 佐々木
周司 小平
吉宏 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2007044330A priority Critical patent/JP4880495B2/ja
Publication of JP2008208398A publication Critical patent/JP2008208398A/ja
Publication of JP2008208398A5 publication Critical patent/JP2008208398A5/ja
Application granted granted Critical
Publication of JP4880495B2 publication Critical patent/JP4880495B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、基板上に配線を形成するのに際して、ホールやトレンチを含む基板の表面領域に形成される導電性被覆膜の、ホールやトレンチ形状の開口部のオーバーハング(張り出し(Overhung))又は基板のエッジ部の非対称性を改善する成膜装置に関するものである。
近年の半導体構造の微細化に伴い、被覆膜の形状改善にさまざまな手法が用いられてきた。例えば、基板の表面の形状や状態を改善するための技術として、半導体やセラミックス或いは多層膜の基板の表面に加速したイオンを照射して基板を構成している原子を表面よりはじき出し即ちスパッタリングして表面の形状を変えたり表面を研磨するイオンミリング法が知られている。このイオンミリング法において用いるイオンは一般的には不活性ガスのアルゴンであり、基板表面へのイオンの入射角度は数度〜20度程度であり、加速電圧は数kVである。イオン照射による基板表面層の組成変化やアモルファス化を抑えるためにイオン種の変更や基板へのイオンの入射角度及び加速電圧をより低くするなど、それぞれの基板に対して最適な薄膜形成条件を選定して実施されている。このイオンミリング法はまた、化学研磨や電解研磨の後の薄膜試料表面の不純物層を除去するためにも利用されている。また最近では、中性原子を用いたアトムミリング法も用いられており、シリコン等の半導体試料の調製に有効に利用されている。
この種の先行技術の一例として、ターゲットをスパッタリングして基板表面に薄膜を形成する際に、基板表面に横方向から(基板面に対して0°〜30°の角度、即ち60°〜90°の入射角の範囲で)イオンビームを照射し、基板に形成された微細構造溝即ちトレンチの開口縁部に堆積したスパッタリング粒子を除去し、配線薄膜を形成できるようにしたものが知られている(特許文献1参照)。
また、別の先行技術としては、半導体基板上に層間絶縁膜を形成し、配線溝を形成し、かかる配線溝内にCuを堆積して埋め込み、CMP(化学機械研磨chemical mechanical polishing)法などにより層間絶縁膜上のCu導電膜を除去して配線溝内にCu配線を形成する方法、及び半導体基板上に形成した層間絶縁膜上に有機化合物膜を形成し、該有機化合物膜に貫通する配線溝を形成し、配線溝にCu配線材料を埋め込んで配線層を形成し、有機化合物膜上のCu配線材料をCMP法やRIE法によって除去し、そして有機化合物膜を除去してCu配線を形成する方法が知られている(特許文献2参照)。
さらにまた、基板表面に形成したCu層上に、形成すべきCu配線に相応したマスクを形成し、マスクで覆われていないCu層を、プラズマでヨウ素を含む反応性ガスを分解してヨウ素とCuとを反応させて、Culxを生成し、こうして生成されたCulxを洗浄処理することでCu配線を形成する方法も知られている(特許文献3及び特許文献4参照)。
特開平 11−140640公開特許公報 特開 2000−124218公開特許公報 特開 2004− 6441公開特許公報 特開 2004− 6443公開特許公報
基板にRF又はDC バイアス電力を印加することによって、イオンを基板に引き込み、被覆膜の形状を所望の形状に改善する公知の技術においては、基板のバイアス電位はたかだか150V程度までである。
基板上に下層としてTi膜を厚さ10nmに形成し、その上にCu層を厚さ45nmに形成し、55〜60nmの微細溝(トレンチ)を備えた試料と、基板上にTi膜を厚さ30nmに形成し、55〜60nmの微細溝(トレンチ)を備えた試料とを用意し、この試料に対してイオンミリング法を用いてTi層及びCu層の形状変化を観察した。この場合、加速電圧は200eVにし、照射イオンとしてはアルゴンイオンを使用し、イオン電流密度は0.4mA/cmである。前者の試料では、トレンチにおけるオーバーハングの形状も開口幅も変化なかった。一方後者の試料ではTi層に対してトレンチの開口縁部のエッチングは進んだが鋭角的な開口エッチング形状は得られなかった。このことから、加速電圧200eV程度の低エネルギーのアルゴン粒子では、Cu被覆膜に対してトレンチの開口部のオーバーハングの形状及び開口幅を変えることができず、またTi被覆膜ではトレンチの開口部の鋭角的な開口エッチング形状が得られないことがわかった。
また、半導体集積回路の高性能化の要求が高まるにつれて、デバイスの微細化が進み、配線の更なる微細化も急速に必要とされてきている。しかし従来提案されている方法や装置構成では将来の微細構造に対応できないことが指摘されつつある。
このように、上記で挙げた各特許文献に提案されている先行技術による方法及び装置では、現状で要求されている配線の微細化より更に高い微細構造には必ずしも対処できないだけでなく、処理工程の数が多く、装置の構造が複雑であるため、配線形成に手間がかかり、コストが高くなるという問題がある。特に、微細化の進む半導体集積回路における配線の形成において、従来のスパッタリング法により被覆膜を形成する場合にビアホールやトレンチの開口縁部におけるオーバーハングや非対称性を簡単かつ低コストで如何に改善できるようにするかが重要である。
本発明は、半導体構造の微細化に対応でき、しかも基板上に形成した被覆膜におけるビアホールやトレンチの開口部におけるオーバーハングや非対称性を改善できる成膜装置を提供することを目的としている。
上記の目的を達成するために、本発明は、基板上の凹部に成膜し、前記成膜にイオンを照射するように構成された成膜装置であって、
処理室と、
前記処理室内に配置された基板ステージ及びカソード電極と、
前記基板ステージに対向する位置に配置されたイオン源と、
前記イオン源の放電容器内に設けられたガス導入口と、
イオンを300eV〜10000eVのイオンエネルギーに加速する電源と有し、
前記カソード電極が前記基板ステージに装着された基板に対して斜めに対向して配置されていること
を特徴としている。
本発明による成膜装置においては、基板上の凹部に成膜し、成膜にイオンを照射するように構成され、処理室と、前記処理室内に配置された基板ステージ及びカソード電極と、基板ステージに対向する位置に配置されたイオン源と、イオン源の放電容器内に設けられたガス導入口と、イオンを300eV〜10000eVのイオンエネルギーに加速する電源とを有し、前記カソード電極が前記基板ステージに装着された基板に対して斜めに対向して配置されていることにより、オーバーハング及び非対称性の形状を改善することができるようになると共に、装置を単一装置として構成することができ、小型でコンパクトな装置を提供できるようになる。
以下、添付図面を参照して本発明の実施形態について説明する。
図1には、イオンミリング装置及びSIS(自己イオン化スパッタリングSelf Ionized Sputtering)装置を含む成膜装置の一実施形態を成す配線形成用システムを示し、図示装置は搬送室1と、搬入室2と、三つのSIS室3、4、5と、三つのイオンミリング室6、7、8と、搬出室9とを備えている。搬入室2、SIS室3、4、5及びイオンミリング室6、7、8はそれぞれそれぞれゲートバルブを介して搬送室1に接続されている。
各SIS室3、4、5は、図2に示すように真空チャンバー10から成り、この真空チャンバー10の内部にはターゲット11が搬送室1から搬入される配線を形成すべき基板12に対向する位置に配置されている。ターゲット11はCu、Al、Ti、Ta、W、Mn、Zr、Hf、V、Ag、Pd、Pt、Au、Mg、Co、Niのうち1種類以上を含むターゲットであり、DC電源13に接続されている。ターゲット11の背面側において真空チャンバー10の外側には、スパッタリングを効率的にするためのマグネトロン14が配置され、このマグネトロン14は、回転駆動装置15によって回転される磁気ヨーク部材16と、この磁気ヨーク部材16に支持された磁石17とを備えている。磁石17は真空チャンバー10内に磁場を発生し、電子を捕捉させて中性の原子に対してイオンの密度を増加させ、ターゲット11の表面近傍に高密度プラズマ領域を形成している。
また、真空チャンバー10にはガス導入口18が設けられ、流量調整弁19を介して図示していないガス供給源に接続され、このガス供給源は酸素及び窒素ガスを真空チャンバー10内に供給する。また、真空チャンバー10は排気口20を介して図示していない適当な排気消系に接続され、装置の動作時には真空チャンバー10内を所望の真空度にできるようにしている。基板12は基板ステージ21上に装着され、そしてバイアス電源22に電気的に接続され、RF又は直流バイアスが印加される。
また、各イオンミリング室6、7、8は、図3に示すように、真空チャンバー30から成り、この真空チャンバー30の内部には、高周波放電型のイオン源31が搬送室1から搬入される基板12に対向する位置に配置されている。イオン源31は放電容器32及び高周波コイル33を備え、この高周波コイル33はRF電源34に接続されている。また、高周波コイル33の下方には励磁コイル35が設けられている。更に、イオン源31は加速及び引き出し電極36を備え、これらの加速及び引き出し電極36はイオンを300eV〜10000eVのイオンエネルギーに加速する直流電源37に接続されている。イオン源31の放電容器32内にはガス導入口38を介してアルゴン又はネオンガスを供給するように構成されている。なお、図3において基板12上に示されている角度αは、イオンが基板12の表面に対して入射する際の入射角αであり、本発明では0°〜30°の範囲で設定される。
図4には、イオンミリング装置及びSIS装置を含む成膜装置の別の実施形態を示し、図示装置では、イオンミリング装置及びSIS装置が同一真空チャンバー40内に設けられている。すなわち、真空チャンバー40内には、SIS装置を成すカソード電極41及びその上に装着されたターゲット42が基板ステージ43に装着された基板44に斜めに対向して配置され、カソード電極41はDC電源45に接続され、動作時にターゲット42にバイアスが掛かるようにされている。基板44は基板ステージ43上に装着され、そしてバイアス電源46に接続され、RF又は直流バイアスが印加されるように構成されている。ターゲット42は図1〜図3に示す実施形態に関して例示したものと同様に、Cu、Al、Ti、Ta、W、Mn、Zr、Hf、V、Ag、Pd、Pt、Au、Mg、Co、Niのうち1種類を含むターゲットである。
また、真空チャンバー40内には、イオンミリング装置を成すイオン源47が基板ステージ43に装着された基板44に対向して配置され、基板44の表面に対して0°〜30°の範囲で設定される入射角αでイオンを照射できるようにされている。イオン源47は放電容器48及び高周波コイル49を備え、この高周波コイル49はRF電源50に接続されている。また、高周波コイル49の下方には励磁コイル51が設けられている。更にイオン源47は加速及び引き出し電極52を備え、これらの加速及び引き出し電極52はイオンを300eV〜10000eVのイオンエネルギーに加速する直流電源53に接続されている。イオン源47の放電容器48内にはまたガス導入口54を介してアルゴン又はネオンガスを供給するように構成されている。なお、図4において55は酸素及び窒素ガスを真空チャンバー40内に導入するためのガス導入口である。
このように構成した図示装置を用いてCu/Ti被覆層における形状の変化について実施した実験例について説明する。
図5には、基板上に下層としてTi層を10nmの厚さに形成し、その上にCu層を150nmの厚さに形成し、孔径0.2μm、アスペクト比約2のトレンチを備えた試料について、イオン加速電圧300eV、イオン電流50mAに設定して時間の経過、0秒、15秒後、30秒、45秒後の膜の形状の変化を示している。トレンチの底部の非対称性の改善が認められた。
図6には、基板上に下層としてTi層を10nmの厚さに形成し、その上にCu層を150nmの厚さに形成し、孔径0.2μm、アスペクト比約2のビアホールを備えた試料について、イオン加速電圧1000eV、イオン電流50mAに設定して時間の経過、0秒、8秒後、15秒後、30秒後の膜の形状の変化を示している。この例では適切な照射時間において非対称性及び開口部の形状の改善が認められた。
図7には、図5の場合と同様に基板上に下層としてTi層を10nmの厚さに形成し、その上にCu層を150nmの厚さに形成し、孔径0.2μm、アスペクト比約2のビアホールを備えた試料について、イオン加速電圧2000eV、イオン電流50mAに設定して時間の経過、0秒、15秒後、30秒後、60秒後の膜の形状の変化を示している。この例では非対称性及び開口部の形状の大幅な改善が認められた。
図8には、図7の場合と同様な条件の下で用意した試料について、イオン加速電圧2000eV、イオン電流50mAに設定して試料に対してイオンを入射角α=30度で30秒照射した時の結果を示している。
図9には、図5の場合と同様に基板上に下層としてTi層を10nmの厚さに形成し、その上にCu層を150nmの厚さに形成し、孔径0.2μm、アスペクト比約2のビアホールを備えた試料について、イオン加速電圧3000eV、イオン電流50mAに設定して時間の経過、20秒、40秒後、60秒後、90秒後の膜の形状の変化を示している。この例では非対称性及び開口部の形状の大幅な改善が認められ、ボトムカバレジが保持されている。
図10には種々のイオンエネルギー及び照射時間とカバレジとの相関関係を示している。この図からイオンエネルギーが大きくなると、開口部の形状が改善され、ビアホール内部のエッチングは少ないことが認められる。
以上の実験例から照射すべきイオンのイオンエネルギーが200eV以下ではオーバーハングが除去できず、一方、10000eV以上ではオーバーハングが除去できるが、照射された成膜に表面荒れが発生する。従って、本発明では照射すべきイオンのイオンエネルギーを300eV〜10000eVの範囲で選定することにより、基板上に形成したトレンチ、ビアホール或いはコンタクトホールのような凹部におけるオーバーハング及び縁部の非対称性を十分に改善することができることが確認された。
ところで図1〜図3に示す実施形態ではSIS室とイオンミリング室は同数設けているが、必ずしも同数である必要はなく、必要に応じて任意に設定することができる。
イオンミリング装置及びSIS(自己イオン化スパッタリングSelf Ionized Sputtering)装置を含む成膜装置の本発明の一実施形態を示す概略図。 図1におけるSIS装置の構成例を示す概略図。 図1におけるイオンミリング装置の構成例を示す概略図。 イオンミリング装置及びSIS装置を含む成膜装置の本発明の別の実施形態を示す概略図。 図示装置を用いて実施した実験例を示す断面図。 図示装置を用いて実施した別の実験例を示し、(a)は平面図、(b)は断面図。 図示装置を用いて実施した別の実験例を示し、(a)は平面図、(b)は断面図。 図示装置を用いて実施した別の実験例を示し、(a)は平面図、(b)は断面図。 図示装置を用いて実施した別の実験例を示し、(a)は平面図、(b)は断面図。 図示装置を用いて実施した別の実験例を示す断面図。
符号の説明
1:搬送室
2:搬入室
3、4、5:SIS室
6、7、8:イオンミリング室
10:真空チャンバー
11:ターゲット
12:配線を形成すべき基板
13:DC電源
14:マグネトロン
15:回転駆動装置
16:磁気ヨーク部材
17:磁石
18:ガス導入口
19:流量調整弁
20:排気口
21:基板ステージ
22:バイアス電源
30:真空チャンバー
31:イオン源
32:放電容器
33:高周波コイル
34:RF電源
35:励磁コイル
36:加速及び引き出し電極
37:直流電源
38:ガス導入口
40:真空チャンバー
41:カソード電極
42:ターゲット
43:基板ステージ
44:基板
45:DC電源
46:電源
47:イオン源
48:放電容器
49:高周波コイル
50:RF電源
51:励磁コイル
52:加速及び引き出し電極
53:直流電源
54:ガス導入口
55:ガス導入口

Claims (1)

  1. 基板上の凹部に成膜し、前記成膜にイオンを照射するように構成された成膜装置であって、
    処理室と、
    前記処理室内に配置された基板ステージ及びカソード電極と、
    前記基板ステージに対向する位置に配置されたイオン源と、
    前記イオン源の放電容器内に設けられたガス導入口と、
    イオンを300eV〜10000eVのイオンエネルギーに加速する電源と有し、
    前記カソード電極が前記基板ステージに装着された基板に対して斜めに対向して配置されていること
    を特徴とする成膜装置。
JP2007044330A 2007-02-23 2007-02-23 成膜装置 Expired - Fee Related JP4880495B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007044330A JP4880495B2 (ja) 2007-02-23 2007-02-23 成膜装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007044330A JP4880495B2 (ja) 2007-02-23 2007-02-23 成膜装置

Publications (3)

Publication Number Publication Date
JP2008208398A JP2008208398A (ja) 2008-09-11
JP2008208398A5 JP2008208398A5 (ja) 2009-10-22
JP4880495B2 true JP4880495B2 (ja) 2012-02-22

Family

ID=39784956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007044330A Expired - Fee Related JP4880495B2 (ja) 2007-02-23 2007-02-23 成膜装置

Country Status (1)

Country Link
JP (1) JP4880495B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5160458B2 (ja) * 2009-01-27 2013-03-13 三ツ星ベルト株式会社 プーリ構造体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01149957A (ja) * 1987-12-07 1989-06-13 Hitachi Ltd 薄膜形成装置および薄膜形成方法
JPH0969498A (ja) * 1995-06-21 1997-03-11 Nippon Steel Corp 成膜方法及び成膜装置
JP4052191B2 (ja) * 2003-06-24 2008-02-27 株式会社島津製作所 複合成膜装置およびこれを用いた磁気ヘッドの保護膜形成方法
US20080026548A1 (en) * 2004-04-09 2008-01-31 Noriaki Tani Film Forming Apparatus and Film Forming Method

Also Published As

Publication number Publication date
JP2008208398A (ja) 2008-09-11

Similar Documents

Publication Publication Date Title
US10658189B2 (en) Etching method
JP5534759B2 (ja) ダメージフリー被覆刻設堆積法
US7700474B2 (en) Barrier deposition using ionized physical vapor deposition (iPVD)
JP4351755B2 (ja) 薄膜作成方法および薄膜作成装置
JP4344019B2 (ja) イオン化スパッタ方法
US20040222082A1 (en) Oblique ion milling of via metallization
JP5249328B2 (ja) 薄膜の成膜方法
EP2257964A1 (en) Reactive sputtering with hipims
US20060014378A1 (en) System and method to form improved seed layer
US8834685B2 (en) Sputtering apparatus and sputtering method
KR100284248B1 (ko) 스퍼터링장치
US20200048760A1 (en) High power impulse magnetron sputtering physical vapor deposition of tungsten films having improved bottom coverage
WO2011007832A1 (ja) 成膜装置
US20090321247A1 (en) IONIZED PHYSICAL VAPOR DEPOSITION (iPVD) PROCESS
JP5159165B2 (ja) 凹部充填方法
JP2007197840A (ja) イオン化スパッタ装置
JP4880495B2 (ja) 成膜装置
TWI435386B (zh) 被膜表面處理方法
JP5693175B2 (ja) スパッタリング方法
JP2020122211A (ja) スパッタリング装置及びスパッタリング方法
JP2012186208A (ja) 配線形成方法、及び配線形成装置
JP2017224797A (ja) 銅層をエッチングする方法
CN116065121A (zh) Pvd方法及设备
WO2017213193A1 (ja) 銅層をエッチングする方法
JP4719195B2 (ja) スパッタリング方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090909

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111201

R150 Certificate of patent or registration of utility model

Ref document number: 4880495

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees