JPH10189822A - 表面実装形基板構造および方法 - Google Patents
表面実装形基板構造および方法Info
- Publication number
- JPH10189822A JPH10189822A JP33745697A JP33745697A JPH10189822A JP H10189822 A JPH10189822 A JP H10189822A JP 33745697 A JP33745697 A JP 33745697A JP 33745697 A JP33745697 A JP 33745697A JP H10189822 A JPH10189822 A JP H10189822A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- interconnect
- layer
- doped semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/007—Interconnections between the MEMS and external electrical signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 伝統的なパッケージングを排除し、装置のエ
ンキャプスレーションをウェーハの製造プロセスに一体
化するための、表面実装形基板構造および方法を提供す
る。 【解決手段】 基板(10)、ドープされた半導体層
(16)および誘電体層(14)を含む表面実装形基板
構造を提供する。その基板(10)には、その上面およ
び下面の間に延びるように、相互接続開口部(12)が
備えられ、その相互接続開口部(12)内、および、前
記基板材料(10)の前記上面の上および前記下面の下
であって、その相互接続開口部(12)を取り囲む領域
に、ドープされた半導体層(16)を備える。誘電体層
(14)は、このドープされた半導体層(16)および
基板材料(10)の間に配置される。
ンキャプスレーションをウェーハの製造プロセスに一体
化するための、表面実装形基板構造および方法を提供す
る。 【解決手段】 基板(10)、ドープされた半導体層
(16)および誘電体層(14)を含む表面実装形基板
構造を提供する。その基板(10)には、その上面およ
び下面の間に延びるように、相互接続開口部(12)が
備えられ、その相互接続開口部(12)内、および、前
記基板材料(10)の前記上面の上および前記下面の下
であって、その相互接続開口部(12)を取り囲む領域
に、ドープされた半導体層(16)を備える。誘電体層
(14)は、このドープされた半導体層(16)および
基板材料(10)の間に配置される。
Description
【0001】
【発明の属する技術分野】本発明は、一般には、製造、
パッケージングおよび表面実装技術の分野に関するもの
であり、更に詳しくは、表面実装形基板構造およびそれ
を形成するための方法に関する。
パッケージングおよび表面実装技術の分野に関するもの
であり、更に詳しくは、表面実装形基板構造およびそれ
を形成するための方法に関する。
【0002】
【発明の背景】パッケージングのコストは、集積回路
(「IC」)およびマイクロ電子機械システム(「ME
MS」)のトータル・コストの大きな部分となる。パッ
ケージングのコストは、従来の低コストの射出成形プラ
スチック・パッケージングを使うことができない装置の
全体のコストの、なおいっそう重大な部分である。ME
MSには、ボロメーター、シリコン加速度計、シリコン
・ジャイロスコープおよびデジタル光プロセッサーのよ
うな装置が含まれる。射出成形されるプラスチック・パ
ッケージングは、一般には、MEMSには適さない。シ
リコン・ウェーハは、機械的な支持および集積電子機能
の双方のために、MEMS装置において用いられる基板
である。
(「IC」)およびマイクロ電子機械システム(「ME
MS」)のトータル・コストの大きな部分となる。パッ
ケージングのコストは、従来の低コストの射出成形プラ
スチック・パッケージングを使うことができない装置の
全体のコストの、なおいっそう重大な部分である。ME
MSには、ボロメーター、シリコン加速度計、シリコン
・ジャイロスコープおよびデジタル光プロセッサーのよ
うな装置が含まれる。射出成形されるプラスチック・パ
ッケージングは、一般には、MEMSには適さない。シ
リコン・ウェーハは、機械的な支持および集積電子機能
の双方のために、MEMS装置において用いられる基板
である。
【0003】パッケージングのコストは、ICへの応用
およびMEMSへの応用が、光入力を受け取るための窓
を必要とするときに、全体コストのなおいっそう重大な
部分となる。例えば、消去可能プログラム可能リード・
オンリー・メモリー(「EPROM」)およびボロメー
ター検出器のような装置が、光入力を受け取るための窓
を必要とする。その窓の配置および取付は、時間もかか
って、高価なものとなる。MEMSへの応用の中には、
気密密閉された環境を必要とするものもあり、更には、
また、真空環境またはそれら双方を必要とするものもあ
る。これらの種類の応用品を製造するときに要するパッ
ケージングのコストは、大きく全体のコストに寄与す
る。
およびMEMSへの応用が、光入力を受け取るための窓
を必要とするときに、全体コストのなおいっそう重大な
部分となる。例えば、消去可能プログラム可能リード・
オンリー・メモリー(「EPROM」)およびボロメー
ター検出器のような装置が、光入力を受け取るための窓
を必要とする。その窓の配置および取付は、時間もかか
って、高価なものとなる。MEMSへの応用の中には、
気密密閉された環境を必要とするものもあり、更には、
また、真空環境またはそれら双方を必要とするものもあ
る。これらの種類の応用品を製造するときに要するパッ
ケージングのコストは、大きく全体のコストに寄与す
る。
【0004】光入力を受け取るための窓、並びに、気密
密閉および真空密閉の双方を必要とするMEMSへの応
用の一例は、標準的なセラミックまたは金属パッケージ
に載置されるボロメーター検出器である。ボロメーター
検出器は、一般に、半田を用いて、パッケージの土台に
取り付けられる。ボロメーター検出器には、ボンディン
グ・パッドを含み、それは、ICのダイのように、デュ
アル・イン・ライン・パッケージ(「DIP」)のよう
なパッケージのリードに電気的に結合されなければなら
ない。これは、一般には、非常に細い金またはアルミニ
ウムのワイヤを用いるワイヤ・ボンディング技術を用い
て達成される。続いて、光窓またはガラスが、ボロメー
ター検出器とワイヤー・ボンドを気密かつ真空密閉する
ように、ボロメーター検出器およびワイヤー・ボンドの
上に、取り付けられなければならない。
密閉および真空密閉の双方を必要とするMEMSへの応
用の一例は、標準的なセラミックまたは金属パッケージ
に載置されるボロメーター検出器である。ボロメーター
検出器は、一般に、半田を用いて、パッケージの土台に
取り付けられる。ボロメーター検出器には、ボンディン
グ・パッドを含み、それは、ICのダイのように、デュ
アル・イン・ライン・パッケージ(「DIP」)のよう
なパッケージのリードに電気的に結合されなければなら
ない。これは、一般には、非常に細い金またはアルミニ
ウムのワイヤを用いるワイヤ・ボンディング技術を用い
て達成される。続いて、光窓またはガラスが、ボロメー
ター検出器とワイヤー・ボンドを気密かつ真空密閉する
ように、ボロメーター検出器およびワイヤー・ボンドの
上に、取り付けられなければならない。
【0005】この手順は、労働力、材料および設備コス
トを要し、非常に時間が掛かり、かつ高価であり、ま
た、気密密閉および真空密閉された環境内にある半田お
よび他のパッケージング材料のような材料が、ガス放出
して真空の度合いを劣化させるため手順は複雑になって
いる。
トを要し、非常に時間が掛かり、かつ高価であり、ま
た、気密密閉および真空密閉された環境内にある半田お
よび他のパッケージング材料のような材料が、ガス放出
して真空の度合いを劣化させるため手順は複雑になって
いる。
【0006】ICまたはMEMSが製造され、パッケー
ジされた後、それは、一般に、印刷回路基板上に実装さ
れる。印刷回路基板領域はしばしば限定されて、不足が
ちであり、ICおよびMEMSを含む回路装置をどのよ
うに印刷回路基板上に載置するか、レイアウトまたは設
計しようとする際に、問題が生じる。しばしば、複数の
ICおよびMEMSが、印刷基板上に配置されなければ
ならない。もし、全てのICまたはMEMSが、利用で
きる印刷回路基板領域上に適切に載置されないならば、
印刷回路基板を大きくするか、または、回路を削減しな
ければならない。いずれの選択も、深刻な問題を呈す
る。
ジされた後、それは、一般に、印刷回路基板上に実装さ
れる。印刷回路基板領域はしばしば限定されて、不足が
ちであり、ICおよびMEMSを含む回路装置をどのよ
うに印刷回路基板上に載置するか、レイアウトまたは設
計しようとする際に、問題が生じる。しばしば、複数の
ICおよびMEMSが、印刷基板上に配置されなければ
ならない。もし、全てのICまたはMEMSが、利用で
きる印刷回路基板領域上に適切に載置されないならば、
印刷回路基板を大きくするか、または、回路を削減しな
ければならない。いずれの選択も、深刻な問題を呈す
る。
【0007】
【発明の要約】以上のことから、前述の問題および不利
益を削減または低減する表面実装形基板構造およびそれ
を形成する方法について、必要性が生じているというよ
うに認識されるものである。本発明によれば、表面実装
形基板構造および方法が提供され、それは、伝統的なパ
ッケージングを排除し、装置のエンキャプスレーション
をウェーハの製造プロセスに一体化することによって、
MEMSおよびIC装置の双方のパッケージングおよび
全体製造コストを低減するものである。その装置は、続
いて、表面実装技術を用いて、回路基板に機械的に取り
付けられる。また、本発明により、印刷回路基板上に、
より多くのMEMSおよびICを実装することが可能と
なる。
益を削減または低減する表面実装形基板構造およびそれ
を形成する方法について、必要性が生じているというよ
うに認識されるものである。本発明によれば、表面実装
形基板構造および方法が提供され、それは、伝統的なパ
ッケージングを排除し、装置のエンキャプスレーション
をウェーハの製造プロセスに一体化することによって、
MEMSおよびIC装置の双方のパッケージングおよび
全体製造コストを低減するものである。その装置は、続
いて、表面実装技術を用いて、回路基板に機械的に取り
付けられる。また、本発明により、印刷回路基板上に、
より多くのMEMSおよびICを実装することが可能と
なる。
【0008】本発明の実施例によると、表面実装形基板
構造が提供され、それは、基板材料、導電体層および酸
化物層を含んでいる。基板材料は、上面および下面およ
びそれら上面および下面の間に延びる相互接続開口部を
有している。導電体層は、その相互接続開口部内、およ
びその相互接続開口部が存するところの基板材料の上面
および下面の回りに位置している。酸化物層は、その導
電体層および基板材料の間に位置している。
構造が提供され、それは、基板材料、導電体層および酸
化物層を含んでいる。基板材料は、上面および下面およ
びそれら上面および下面の間に延びる相互接続開口部を
有している。導電体層は、その相互接続開口部内、およ
びその相互接続開口部が存するところの基板材料の上面
および下面の回りに位置している。酸化物層は、その導
電体層および基板材料の間に位置している。
【0009】本発明によれば、様々な技術上の利点が提
供される。本発明の技術上の利点には、ボンド・ワイヤ
ー、および、ボンディング・パッドとDIPのリードと
の間にそのボンド・ワイヤーを接続するのに必要な、そ
れに伴う、労働力および設備の削減が含まれる。本発明
の別の技術上の利点には、基板構造の底面がパッケージ
された装置の底面になるために、部品の数が減るという
ことも含まれる。更に別の、本発明の技術上の利点に
は、装置が直接印刷回路基板上に実装され、余分なパッ
ケージング材料によって、追加して費やされる領域が低
減されるために、印刷回路基板上のICまたはMEMS
の密度が増大することが含まれる。他の技術上の利点
は、以下の図面、記述および特許請求の範囲から、当業
者にとっては直ちに明らかなものとなっている。
供される。本発明の技術上の利点には、ボンド・ワイヤ
ー、および、ボンディング・パッドとDIPのリードと
の間にそのボンド・ワイヤーを接続するのに必要な、そ
れに伴う、労働力および設備の削減が含まれる。本発明
の別の技術上の利点には、基板構造の底面がパッケージ
された装置の底面になるために、部品の数が減るという
ことも含まれる。更に別の、本発明の技術上の利点に
は、装置が直接印刷回路基板上に実装され、余分なパッ
ケージング材料によって、追加して費やされる領域が低
減されるために、印刷回路基板上のICまたはMEMS
の密度が増大することが含まれる。他の技術上の利点
は、以下の図面、記述および特許請求の範囲から、当業
者にとっては直ちに明らかなものとなっている。
【0010】
【実施例】図1A乃至1Gは、本発明による、表面実装
形基板構造の製造の一実施例を図示する、一連の概略断
面図である。図1Aを参照すると、基板10が提供され
ているが、それは、どのような適切な材料で作られてい
ても良い。例えば、基板10は、単結晶シリコンのよう
な、厚さ約20から25ミルのシリコン・バルク・ウェ
ーハ基板である。
形基板構造の製造の一実施例を図示する、一連の概略断
面図である。図1Aを参照すると、基板10が提供され
ているが、それは、どのような適切な材料で作られてい
ても良い。例えば、基板10は、単結晶シリコンのよう
な、厚さ約20から25ミルのシリコン・バルク・ウェ
ーハ基板である。
【0011】今、図1Bを参照すると、基板10を通っ
て、相互接続開口部12が形成されている。相互接続開
口部12は、指向性エッチ(「ODE」)のような周知
または通常のエッチング技術、もしくはレーザーのよう
なその他の適当な方法を用いて形成される。相互接続開
口部12は、基板10の下面から始めて、基板10を通
って、上面への孔をエッチングすることによって形成で
きる。一つの実施例では、相互接続開口部12の側面
は、図1Bに示されているように、角度のついた壁面を
与えるものである。相互接続開口部12の開口は、上面
においてよりも、底面において、より大きくなってい
る。
て、相互接続開口部12が形成されている。相互接続開
口部12は、指向性エッチ(「ODE」)のような周知
または通常のエッチング技術、もしくはレーザーのよう
なその他の適当な方法を用いて形成される。相互接続開
口部12は、基板10の下面から始めて、基板10を通
って、上面への孔をエッチングすることによって形成で
きる。一つの実施例では、相互接続開口部12の側面
は、図1Bに示されているように、角度のついた壁面を
与えるものである。相互接続開口部12の開口は、上面
においてよりも、底面において、より大きくなってい
る。
【0012】次に、図1Cに進むと、誘電体層14が、
基板10の露呈した表面に成長または堆積される。これ
には、上面および下面、並びに相互接続開口部12の内
表面壁が含まれる。誘電体層14は、周知または通常の
いずれの技術を用いても、酸化物を成長または堆積する
ことによって形成される。誘電体層14は、基板10が
シリコン基板である場合には、シリコン酸化物で良い。
基板10の露呈した表面に成長または堆積される。これ
には、上面および下面、並びに相互接続開口部12の内
表面壁が含まれる。誘電体層14は、周知または通常の
いずれの技術を用いても、酸化物を成長または堆積する
ことによって形成される。誘電体層14は、基板10が
シリコン基板である場合には、シリコン酸化物で良い。
【0013】今、図1Dを参照すると、ドープされた半
導体層16が、誘電体層14の露呈された表面上に堆積
される。ドープされた半導体層16は、ホウ素のよう
な、P+層を形成するためのP型ドーパント、または硫
黄のようなN型ドーパントのいずれにおいてドープされ
ても良い。いずれの場合にしても、ドープされた半導体
層16は、P型またはN型層のいずれかで良く、一般
に、導電体として働く、ドープされたポリシリコン層で
良い。ドープされた半導体層16は、誘電体層14の露
呈された部分をカバーし、したがって、相互接続開口部
12内の誘電体層14の露呈された表面をカバーするこ
とが示されている。相互接続開口部12は、基板10の
上面近くの開口において、「挟みつぶされ(pinch
ed)」または、閉ざされてしまうということにも注意
されたい。設計によって、相互接続12の直径およびド
ープされた半導体層16の厚さが選択されて、相互接続
開口部12が密閉されるものとなる。ドープされた半導
体層16は、通常の堆積技術、または、例えば化学気相
成長のような、どのような種類の堆積技術を用いて堆積
しても良い。
導体層16が、誘電体層14の露呈された表面上に堆積
される。ドープされた半導体層16は、ホウ素のよう
な、P+層を形成するためのP型ドーパント、または硫
黄のようなN型ドーパントのいずれにおいてドープされ
ても良い。いずれの場合にしても、ドープされた半導体
層16は、P型またはN型層のいずれかで良く、一般
に、導電体として働く、ドープされたポリシリコン層で
良い。ドープされた半導体層16は、誘電体層14の露
呈された部分をカバーし、したがって、相互接続開口部
12内の誘電体層14の露呈された表面をカバーするこ
とが示されている。相互接続開口部12は、基板10の
上面近くの開口において、「挟みつぶされ(pinch
ed)」または、閉ざされてしまうということにも注意
されたい。設計によって、相互接続12の直径およびド
ープされた半導体層16の厚さが選択されて、相互接続
開口部12が密閉されるものとなる。ドープされた半導
体層16は、通常の堆積技術、または、例えば化学気相
成長のような、どのような種類の堆積技術を用いて堆積
しても良い。
【0014】今、図1Eを参照すると、ドープされた半
導体層16の部分が、エッチングを通じて取り除かれて
いる。その取り除かれた部分は、元々誘電体層14およ
び基板10の上面に備わっていたものである。
導体層16の部分が、エッチングを通じて取り除かれて
いる。その取り除かれた部分は、元々誘電体層14およ
び基板10の上面に備わっていたものである。
【0015】今、図1Fを参照すると、誘電体層14お
よび基板10の表面上に残っている、ドープされた半導
体層16の部分に隣り合う領域または区域内に、装置1
8が、製造または組み立てられている。装置18は、実
質的に、MEMSまたはICのようなどのような装置で
あっても良い。一般には、MEMSは、基板10および
誘電体層14の表面上に製造され、これらの層を、機械
的な支持のために用いている。しかしながら、ICは、
一般に、電界トランジスタのソース領域およびドレイン
領域のようなドープされた領域を含んでおり、基板10
中に製造される。ICは、トランジスタ、キャパシタ、
抵抗、ダイオードのような種々の個別回路要素のいずれ
をも、また、基板10のような基板内に製造される、実
質的に、どのような回路要素を含んでいても良い。装置
18が、ICとして製造される場合は、誘電体層14
は、パターン化され、エッチングされて除かれて、それ
によって、装置18が、基板10内に延びるものとなっ
ている。
よび基板10の表面上に残っている、ドープされた半導
体層16の部分に隣り合う領域または区域内に、装置1
8が、製造または組み立てられている。装置18は、実
質的に、MEMSまたはICのようなどのような装置で
あっても良い。一般には、MEMSは、基板10および
誘電体層14の表面上に製造され、これらの層を、機械
的な支持のために用いている。しかしながら、ICは、
一般に、電界トランジスタのソース領域およびドレイン
領域のようなドープされた領域を含んでおり、基板10
中に製造される。ICは、トランジスタ、キャパシタ、
抵抗、ダイオードのような種々の個別回路要素のいずれ
をも、また、基板10のような基板内に製造される、実
質的に、どのような回路要素を含んでいても良い。装置
18が、ICとして製造される場合は、誘電体層14
は、パターン化され、エッチングされて除かれて、それ
によって、装置18が、基板10内に延びるものとなっ
ている。
【0016】最後に、図1Gを参照すると、コンタクト
金属22が、相互接続開口部12の残っている部分内に
備えられ、相互接続開口部12内であって、誘電体層1
4および基板10の底面内にある、ドープされた半導体
層16の露呈した表面の上に延びている。コンタクト金
属22が、ドープされた半導体層16の上に堆積された
後、相互接続開口部12のいずれかの側に存する、コン
タクト金属22およびドープされた半導体層16の双方
の部分が、なんらかの適当なまたは通常のエッチング方
法を用いて取り除かれる。コンタクト金属22は、後
に、回路板相互接続線、または、ICパッケージ内の導
電体と接触するのに用いられる。
金属22が、相互接続開口部12の残っている部分内に
備えられ、相互接続開口部12内であって、誘電体層1
4および基板10の底面内にある、ドープされた半導体
層16の露呈した表面の上に延びている。コンタクト金
属22が、ドープされた半導体層16の上に堆積された
後、相互接続開口部12のいずれかの側に存する、コン
タクト金属22およびドープされた半導体層16の双方
の部分が、なんらかの適当なまたは通常のエッチング方
法を用いて取り除かれる。コンタクト金属22は、後
に、回路板相互接続線、または、ICパッケージ内の導
電体と接触するのに用いられる。
【0017】相互接続金属20が、誘電体層14の上面
に存するドープされた半導体層16、および装置18の
間に堆積される。相互接続金属20は、装置18のコン
タクトまたはボンディング・パッド位置、およびドープ
された半導体層16の間の導電体として働く。図示され
ているように、相互接続金属20の部分は、ドープされ
た半導体層16および装置18の上面に備わっている。
このように、図1Gに示されるように、相互接続金属2
0を備え付けることによって、装置18のコンタクトま
たはボンディング・パッド位置、およびコンタクト金属
22の間に導電路が提供される。相互接続金属20は、
実質的に、利用できるどのような金属であっても、ま
た、堆積することのできるどのような金属層であっても
良く、例えば、アルミニウム、チタン−タングステン−
金、その他適当な金属であって良い。図2および3にも
示されるように、コンタクト金属22は、装置18への
電気接続を提供するための片面表面実装接触点として働
く。
に存するドープされた半導体層16、および装置18の
間に堆積される。相互接続金属20は、装置18のコン
タクトまたはボンディング・パッド位置、およびドープ
された半導体層16の間の導電体として働く。図示され
ているように、相互接続金属20の部分は、ドープされ
た半導体層16および装置18の上面に備わっている。
このように、図1Gに示されるように、相互接続金属2
0を備え付けることによって、装置18のコンタクトま
たはボンディング・パッド位置、およびコンタクト金属
22の間に導電路が提供される。相互接続金属20は、
実質的に、利用できるどのような金属であっても、ま
た、堆積することのできるどのような金属層であっても
良く、例えば、アルミニウム、チタン−タングステン−
金、その他適当な金属であって良い。図2および3にも
示されるように、コンタクト金属22は、装置18への
電気接続を提供するための片面表面実装接触点として働
く。
【0018】本発明の実施例が、図1A乃至1Gに図示
されているけれども、種々のプロセスが行われる順番
は、要望次第で変更および交換することができるという
ことを強調しておく。例えば、元々、誘電体層14およ
び基板10の底面に備わっていた部分のような、ドープ
された半導体層16の部分の除去は、誘電体層14およ
び基板10の上面から取り除かれるこれらの部分の、前
または後で取り除くことができる。好ましい実施例にお
いては、誘電体層14および基板10の底面上に備えら
れているドープされた半導体層16の部分は、コンタク
ト金属22の取り除きと一緒に、後に続くステップの間
に取り除かれる。
されているけれども、種々のプロセスが行われる順番
は、要望次第で変更および交換することができるという
ことを強調しておく。例えば、元々、誘電体層14およ
び基板10の底面に備わっていた部分のような、ドープ
された半導体層16の部分の除去は、誘電体層14およ
び基板10の上面から取り除かれるこれらの部分の、前
または後で取り除くことができる。好ましい実施例にお
いては、誘電体層14および基板10の底面上に備えら
れているドープされた半導体層16の部分は、コンタク
ト金属22の取り除きと一緒に、後に続くステップの間
に取り除かれる。
【0019】図2は、本発明の教示するところにしたが
って、カバー38を備え、回路基板36上に実装され
た、表面実装形基板構造の一実施例を図示する概略断面
図である。図1A乃至1Gにおいて、図示されたよう
に、表面実装形基板構造は、基板10の上面から、基板
10の下面へと、例えば図1A乃至1Gの相互接続開口
部12のような種々の相互接続開口部を通じて、電気的
に結合されている装置18を含む。図2には、装置18
からの、2つのそのような接続が例示されている。装置
18は、それぞれの装置のための表面実装形基板構造を
含むウェーハ上に、実装または製造されるいくつかの装
置の一つである。
って、カバー38を備え、回路基板36上に実装され
た、表面実装形基板構造の一実施例を図示する概略断面
図である。図1A乃至1Gにおいて、図示されたよう
に、表面実装形基板構造は、基板10の上面から、基板
10の下面へと、例えば図1A乃至1Gの相互接続開口
部12のような種々の相互接続開口部を通じて、電気的
に結合されている装置18を含む。図2には、装置18
からの、2つのそのような接続が例示されている。装置
18は、それぞれの装置のための表面実装形基板構造を
含むウェーハ上に、実装または製造されるいくつかの装
置の一つである。
【0020】装置18は、ドープされた半導体層16お
よびコンタクト金属22を含む、基板10中の相互接続
開口部を通じて、コンタクト金属22に結合する。装置
18は、また、ドープされた半導体層26およびコンタ
クト金属28を含む、基板10中の相互接続開口部を通
じて、コンタクト金属28に結合する。後のステップ
で、一旦、カバー38が取り付けられると、装置18
は、表面実装形基板構造の底面または裏面側のコンタク
ト金属を通じて、電気的にプローブされる。ウェーハ・
プローブの後、MEMSまたはICであり得る装置18
は、個々の装置へと、鋸でひかれるか切断されかする。
これらの装置は、これで、印刷回路基板上に表面実装さ
れる準備ができたものとなる。
よびコンタクト金属22を含む、基板10中の相互接続
開口部を通じて、コンタクト金属22に結合する。装置
18は、また、ドープされた半導体層26およびコンタ
クト金属28を含む、基板10中の相互接続開口部を通
じて、コンタクト金属28に結合する。後のステップ
で、一旦、カバー38が取り付けられると、装置18
は、表面実装形基板構造の底面または裏面側のコンタク
ト金属を通じて、電気的にプローブされる。ウェーハ・
プローブの後、MEMSまたはICであり得る装置18
は、個々の装置へと、鋸でひかれるか切断されかする。
これらの装置は、これで、印刷回路基板上に表面実装さ
れる準備ができたものとなる。
【0021】装置18は、エンキャプスレートされ、気
密密閉され、カバー38で封入することによって、真空
密閉すらされる。カバー38は、剛性を備え、望ましい
構造へと製造または形成される、いかなる適当な材料か
ら作り上げられても良い。カバー38は、一般に、エポ
キシまたは低融点半田またはガラスであるボンディング
層40を用いて取り付けることができる。カバー38
は、また、装置18が光入力を必要とする場合には、不
透明ではない窓を備える。
密密閉され、カバー38で封入することによって、真空
密閉すらされる。カバー38は、剛性を備え、望ましい
構造へと製造または形成される、いかなる適当な材料か
ら作り上げられても良い。カバー38は、一般に、エポ
キシまたは低融点半田またはガラスであるボンディング
層40を用いて取り付けることができる。カバー38
は、また、装置18が光入力を必要とする場合には、不
透明ではない窓を備える。
【0022】次に、表面実装形基板構造が、回路基板3
6上に実装される。回路基板36は、セラミックまたは
ファイバーグラスの印刷回路基板のような、実質的に、
いかなる種類の回路基板であっても良い。表面実装形基
板構造の、回路基板36のような印刷回路基板への実装
は、一般には、通常のDIPを印刷回路基板に実装する
のに比べて、全体的に、印刷回路基板領域のずっと少な
い領域が費やされる。回路基板36は、また、DIPま
たは同様のパッケージング装置の内側表面であっても良
い。回路基板36には、導電路を提供するための導線3
2および導線34が含まれる。導線32および導線34
は、回路板相互接続線、またはDIPのようなパッケー
ジング装置内の導体であり得る。
6上に実装される。回路基板36は、セラミックまたは
ファイバーグラスの印刷回路基板のような、実質的に、
いかなる種類の回路基板であっても良い。表面実装形基
板構造の、回路基板36のような印刷回路基板への実装
は、一般には、通常のDIPを印刷回路基板に実装する
のに比べて、全体的に、印刷回路基板領域のずっと少な
い領域が費やされる。回路基板36は、また、DIPま
たは同様のパッケージング装置の内側表面であっても良
い。回路基板36には、導電路を提供するための導線3
2および導線34が含まれる。導線32および導線34
は、回路板相互接続線、またはDIPのようなパッケー
ジング装置内の導体であり得る。
【0023】コンタクト金属22は、実装材料30を通
って、導線32に結合する。実装材料30は、半田、導
電性エポキシ、その他の表面実装材料であって、導線3
2およびコンタクト金属22の間に、機械的な取付と同
様に、電気的な導電路を提供する。同様に、コンタクト
金属28は、実装材料30と同様の実装材料31を用い
て、導電線34に電気的に結合する。このように、表面
実装形基板構造を通じて、装置18への、所望のリード
または相互接続が提供され、それによって、直接の表面
実装が行われるものとなる。
って、導線32に結合する。実装材料30は、半田、導
電性エポキシ、その他の表面実装材料であって、導線3
2およびコンタクト金属22の間に、機械的な取付と同
様に、電気的な導電路を提供する。同様に、コンタクト
金属28は、実装材料30と同様の実装材料31を用い
て、導電線34に電気的に結合する。このように、表面
実装形基板構造を通じて、装置18への、所望のリード
または相互接続が提供され、それによって、直接の表面
実装が行われるものとなる。
【0024】図3は、絶縁保護コーティング44を有
し、回路基板36に実装されている、表面実装形基板構
造の、別の実施例を図示する概略断面図である。絶縁保
護コーティング44は、好ましくは、装置がウェーハの
形状であるときに、表面実装形基板構造に塗布される。
図3についての説明は、絶縁保護コーティング44が、
図2のカバー38の代わりに備えられていることを除い
て、図2と同様である。絶縁保護コーティング44は、
表面実装形基板構造の基板10を通る接続及び装置18
を覆う絶縁層を提供する。絶縁保護コーティング44
は、図2のカバー38に代わる低コストの代用物を提供
し、また、MEMSおよび通常のICの双方を含む種々
の装置、特には、光入力または真空の空洞のための窓を
必要としない、広く多様な種類の装置に適用される。絶
縁保護コーティング44が塗布された後、ウェーハがテ
ストされ、ダイス(dice)される。装置が実装され
て、コンタクト金属22およびコンタクト金属28が、
図2に関して前述したように、導線32および導線34
に、それぞれ結合される。
し、回路基板36に実装されている、表面実装形基板構
造の、別の実施例を図示する概略断面図である。絶縁保
護コーティング44は、好ましくは、装置がウェーハの
形状であるときに、表面実装形基板構造に塗布される。
図3についての説明は、絶縁保護コーティング44が、
図2のカバー38の代わりに備えられていることを除い
て、図2と同様である。絶縁保護コーティング44は、
表面実装形基板構造の基板10を通る接続及び装置18
を覆う絶縁層を提供する。絶縁保護コーティング44
は、図2のカバー38に代わる低コストの代用物を提供
し、また、MEMSおよび通常のICの双方を含む種々
の装置、特には、光入力または真空の空洞のための窓を
必要としない、広く多様な種類の装置に適用される。絶
縁保護コーティング44が塗布された後、ウェーハがテ
ストされ、ダイス(dice)される。装置が実装され
て、コンタクト金属22およびコンタクト金属28が、
図2に関して前述したように、導線32および導線34
に、それぞれ結合される。
【0025】このように、本発明に従えば、上で明らか
になった利点を満たす表面実装形基板構造およびそれを
形成する方法が、提供されることは明らかである。本発
明は、MEMSおよびIC装置の双方にとって、パッケ
ージングのコストおよび全体の製造コストを低減する。
本発明は、また、より多くのMEMSおよびIC装置
を、印刷回路基板上に実装することを可能とする。好ま
しい実施例が詳細に説明されているけれども、本発明の
範囲から逸脱することなく、種々の変更、置き換えおよ
び代替が、この中で行われ得ることを理解しなければな
らない。例えば、本発明の構造は、通常の半導体製造技
術を用いて例示され、記述されているけれども、現在知
られているものであろうと無かろうと、他の技術が、可
能性として用いられて、本発明の表面実装形基板構造を
製造することができ得る。また、好ましい実施例におい
て、個別の、または、別々のステップとして、記述さ
れ、例示されたステップの中には、本発明の範囲から逸
脱することなく、一つのステップに組み合わされるもの
もある。変更、置き換えおよび代替についての他の例
は、当業者によって容易に確認できるものであり、本願
の特許請求の範囲によって定義されるような本発明の精
神および範囲から逸脱することなくなされ得るものであ
る。
になった利点を満たす表面実装形基板構造およびそれを
形成する方法が、提供されることは明らかである。本発
明は、MEMSおよびIC装置の双方にとって、パッケ
ージングのコストおよび全体の製造コストを低減する。
本発明は、また、より多くのMEMSおよびIC装置
を、印刷回路基板上に実装することを可能とする。好ま
しい実施例が詳細に説明されているけれども、本発明の
範囲から逸脱することなく、種々の変更、置き換えおよ
び代替が、この中で行われ得ることを理解しなければな
らない。例えば、本発明の構造は、通常の半導体製造技
術を用いて例示され、記述されているけれども、現在知
られているものであろうと無かろうと、他の技術が、可
能性として用いられて、本発明の表面実装形基板構造を
製造することができ得る。また、好ましい実施例におい
て、個別の、または、別々のステップとして、記述さ
れ、例示されたステップの中には、本発明の範囲から逸
脱することなく、一つのステップに組み合わされるもの
もある。変更、置き換えおよび代替についての他の例
は、当業者によって容易に確認できるものであり、本願
の特許請求の範囲によって定義されるような本発明の精
神および範囲から逸脱することなくなされ得るものであ
る。
【0026】以上の説明に関して更に以下の項を開示す
る。 (1)表面実装形基板構造であって、上面および下面、
並びにその上面およびその下面の間に延びる相互接続開
口部を有する基板材料、その相互接続開口部内に位置す
る導電体層であって、また、その相互接続開口部の回り
の領域において、その基板材料の前記上面の上および前
記下面の下に位置する導電体層、および前記導電体層お
よび前記基板材料の間に位置する誘電体層からなる表面
実装形基板構造。
る。 (1)表面実装形基板構造であって、上面および下面、
並びにその上面およびその下面の間に延びる相互接続開
口部を有する基板材料、その相互接続開口部内に位置す
る導電体層であって、また、その相互接続開口部の回り
の領域において、その基板材料の前記上面の上および前
記下面の下に位置する導電体層、および前記導電体層お
よび前記基板材料の間に位置する誘電体層からなる表面
実装形基板構造。
【0027】(2)前記導電体層が、ドープされた半導
体層である第1項記載の構造。
体層である第1項記載の構造。
【0028】(3)前記ドープされた半導体層が、ドー
プされたポリシリコンである第2項記載の構造。
プされたポリシリコンである第2項記載の構造。
【0029】(4)前記基板材料が、複数の相互接続開
口部を含む第1項記載の構造。
口部を含む第1項記載の構造。
【0030】(5)前記基板材料が、シリコン・バルク
基板である第1項記載の構造。
基板である第1項記載の構造。
【0031】(6)前記シリコン・バルク基板が、単結
晶シリコンである第5項記載の構造。
晶シリコンである第5項記載の構造。
【0032】(7)更に、ボンディング・パッドを有す
るマイクロ電子機械システムを含んでおり、そのボンデ
ィング・パッドは、前記基板材料の、前記上面の前記相
互接続開口部に隣接する位置にある第1項記載の構造。
るマイクロ電子機械システムを含んでおり、そのボンデ
ィング・パッドは、前記基板材料の、前記上面の前記相
互接続開口部に隣接する位置にある第1項記載の構造。
【0033】(8)更に、前記ボンディング・パッドお
よび前記導電体層の間に、電気的な結合を提供するよう
に配置された相互接続導電体を含んでなる第7項記載の
構造。
よび前記導電体層の間に、電気的な結合を提供するよう
に配置された相互接続導電体を含んでなる第7項記載の
構造。
【0034】(9)更に、ボンディング・パッドを有す
る集積回路ダイを含んでおり、そのボンディング・パッ
ドは、前記基板材料の前記上面の相互接続開口部に隣接
する位置にある第1項記載の構造。
る集積回路ダイを含んでおり、そのボンディング・パッ
ドは、前記基板材料の前記上面の相互接続開口部に隣接
する位置にある第1項記載の構造。
【0035】(10)更に、前記ボンディング・パッド
および前記導電体層の間に、電気的な結合を提供するよ
うに配置された相互接続導電体を含んでなる第9項記載
の構造。
および前記導電体層の間に、電気的な結合を提供するよ
うに配置された相互接続導電体を含んでなる第9項記載
の構造。
【0036】(11)更に、前記相互接続開口部内であ
って、前記基板材料の前記下面の下に位置する前記導電
体層の露呈した側の部分に隣接する位置に、コンタクト
金属を含んでなる第1項記載の構造。
って、前記基板材料の前記下面の下に位置する前記導電
体層の露呈した側の部分に隣接する位置に、コンタクト
金属を含んでなる第1項記載の構造。
【0037】(12)前記コンタクト金属が、回路基板
の導電体への実装のために使用できる第11項記載の構
造。
の導電体への実装のために使用できる第11項記載の構
造。
【0038】(13)前記コンタクト金属が、実装材料
を通じて、前記回路基板の前記導電体に実装される第1
1項記載の構造。
を通じて、前記回路基板の前記導電体に実装される第1
1項記載の構造。
【0039】(14)前記コンタクト金属が、パッケー
ジ装置の導電体への実装のために使用できる第11項記
載の構造。
ジ装置の導電体への実装のために使用できる第11項記
載の構造。
【0040】(15)前記誘電体層が、酸化物層である
第1項記載の構造。
第1項記載の構造。
【0041】(16)パッケージされた装置であって、
上面および下面、並びにその上面およびその下面の間に
延びる複数の相互接続開口部を有する基板材料、前記相
互接続開口部内に位置する導電体層であって、また、前
記相互接続開口部の各々を囲む領域において、前記基板
材料の前記上面の上および前記下面の下に位置している
導電体層、前記導電体層および前記基板材料の間に位置
する誘電体層、複数のボンディング・パッドを有するマ
イクロ電子装置であって、その複数のボンディング・パ
ッドの各々は、前記基体材料の前記上面上の、対応する
相互接続開口部および導電体層に隣接する位置にあるマ
イクロ電子装置、複数の相互接続導電体であって、それ
ぞれの相互接続導電体が、各ボンディング・パッドとそ
れに対応する導電体層との間の電気的な結合を提供する
位置にある相互接続導電体、および前記マイクロ電子装
置をカプセル封じ込めするのに使用されるカバーからな
るパッケージされた装置。
上面および下面、並びにその上面およびその下面の間に
延びる複数の相互接続開口部を有する基板材料、前記相
互接続開口部内に位置する導電体層であって、また、前
記相互接続開口部の各々を囲む領域において、前記基板
材料の前記上面の上および前記下面の下に位置している
導電体層、前記導電体層および前記基板材料の間に位置
する誘電体層、複数のボンディング・パッドを有するマ
イクロ電子装置であって、その複数のボンディング・パ
ッドの各々は、前記基体材料の前記上面上の、対応する
相互接続開口部および導電体層に隣接する位置にあるマ
イクロ電子装置、複数の相互接続導電体であって、それ
ぞれの相互接続導電体が、各ボンディング・パッドとそ
れに対応する導電体層との間の電気的な結合を提供する
位置にある相互接続導電体、および前記マイクロ電子装
置をカプセル封じ込めするのに使用されるカバーからな
るパッケージされた装置。
【0042】(17)前記誘電体層が、酸化物層である
第16項記載のパッケージされた装置。
第16項記載のパッケージされた装置。
【0043】(18)前記カバーが、絶縁保護コーティ
ングである第16項記載のパッケージされた装置。
ングである第16項記載のパッケージされた装置。
【0044】(19)前記マイクロ電子装置が、マイク
ロ電子機械システムである第16項記載のパッケージさ
れた装置。
ロ電子機械システムである第16項記載のパッケージさ
れた装置。
【0045】(20)表面実装形基板構造を製造する方
法であって、基板材料の上面から下面へ、相互接続開口
部を形成し、その相互接続開口部が外表面を有するもの
とするステップ、前記相互接続開口部の前記外表面を覆
い、かつ、前記基板材料の前記上面および前記下面上
で、少なくとも前記相互接続開口部を囲む領域中に、誘
電体層を形成するステップ、および前記誘電体層上に、
導電体層を形成するステップからなる方法。
法であって、基板材料の上面から下面へ、相互接続開口
部を形成し、その相互接続開口部が外表面を有するもの
とするステップ、前記相互接続開口部の前記外表面を覆
い、かつ、前記基板材料の前記上面および前記下面上
で、少なくとも前記相互接続開口部を囲む領域中に、誘
電体層を形成するステップ、および前記誘電体層上に、
導電体層を形成するステップからなる方法。
【0046】(21)前記導電体層を形成するステップ
が、ドープされた半導体層を形成することを含む第20
項記載の方法。
が、ドープされた半導体層を形成することを含む第20
項記載の方法。
【0047】(22)更に、前記基板材料の前記上面上
に、マイクロ電子機械システムを形成するステップを含
んでなる第20項記載の方法。
に、マイクロ電子機械システムを形成するステップを含
んでなる第20項記載の方法。
【0048】(23)更に、前記基板材料を用いて、集
積回路を形成するステップを含んでなる第20項記載の
方法。
積回路を形成するステップを含んでなる第20項記載の
方法。
【0049】(24)基板10、ドープされた半導体層
16および誘電体層14を含む表面実装形基板構造が提
供される。その基板10は、上面および下面、並びにそ
の基板10のそれら上面および下面間に延びる相互接続
開口部12を有する。前記ドープされた半導体層16
が、その相互接続開口部12内に位置する。そのドープ
された半導体層16は、また、前記基板材料10の前記
上面の上および前記下面の下で、その相互接続開口部1
2を取り囲む領域に位置する。前記誘電体層14は、ド
ープされた半導体層16および基板材料10の間に位置
する。
16および誘電体層14を含む表面実装形基板構造が提
供される。その基板10は、上面および下面、並びにそ
の基板10のそれら上面および下面間に延びる相互接続
開口部12を有する。前記ドープされた半導体層16
が、その相互接続開口部12内に位置する。そのドープ
された半導体層16は、また、前記基板材料10の前記
上面の上および前記下面の下で、その相互接続開口部1
2を取り囲む領域に位置する。前記誘電体層14は、ド
ープされた半導体層16および基板材料10の間に位置
する。
本発明およびその利点をより完全に理解するために、こ
こで、以下の簡単な記述を参照するが、それは、添付の
図面および詳細な説明と関連しており、そこでは、同様
の参照番号は、同様の部分または類似の領域を表してい
る:
こで、以下の簡単な記述を参照するが、それは、添付の
図面および詳細な説明と関連しており、そこでは、同様
の参照番号は、同様の部分または類似の領域を表してい
る:
【図1】図1A乃至1Gは、表面実装形基板構造および
それを形成する方法の一実施例を図示する一連の概略断
面図である。
それを形成する方法の一実施例を図示する一連の概略断
面図である。
【図2】図2は、回路基板に実装された表面実装形基板
構造の一実施例を図示する概略断面図である。
構造の一実施例を図示する概略断面図である。
【図3】図3は、絶縁保護コーティングを有し、かつ回
路基板に実装された表面実装形基板構造の別の実施例を
図示する概略断面図である。
路基板に実装された表面実装形基板構造の別の実施例を
図示する概略断面図である。
10 基板 12 相互接続開口部 14 誘電体層 16 半導体層 18 装置 20 相互接続金属 22,28 コンタクト金属 30,31 実装材料 32,34 導線 36 回路基板 38 カバー 40 ボンディング層 44 絶縁保護コーティング
Claims (2)
- 【請求項1】 表面実装形基板構造であって、 上面および下面、並びにその上面およびその下面の間に
延びる相互接続開口部を有する基板材料、 その相互接続開口部内に位置する導電体層であって、ま
た、その相互接続開口部の回りの領域において、その基
板材料の前記上面の上および前記下面の下に位置する導
電体層、および前記導電体層および前記基板材料の間に
位置する誘電体層からなる表面実装形基板構造。 - 【請求項2】 表面実装形基板構造を製造する方法であ
って、 基板材料の上面から下面へ、相互接続開口部を形成し、
その相互接続開口部が外表面を有するものとするステッ
プ、 前記相互接続開口部の前記外表面を覆い、かつ、前記基
板材料の前記上面および前記下面上で、少なくとも前記
相互接続開口部を囲む領域中に、誘電体層を形成するス
テップ、および前記誘電体層上に、導電体層を形成する
ステップからなる方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US3148496P | 1996-12-06 | 1996-12-06 | |
US031484 | 1996-12-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10189822A true JPH10189822A (ja) | 1998-07-21 |
Family
ID=21859712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33745697A Pending JPH10189822A (ja) | 1996-12-06 | 1997-12-08 | 表面実装形基板構造および方法 |
Country Status (2)
Country | Link |
---|---|
EP (1) | EP0851492A3 (ja) |
JP (1) | JPH10189822A (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6096576A (en) * | 1997-09-02 | 2000-08-01 | Silicon Light Machines | Method of producing an electrical interface to an integrated circuit device having high density I/O count |
US6062461A (en) * | 1998-06-03 | 2000-05-16 | Delphi Technologies, Inc. | Process for bonding micromachined wafers using solder |
US6303986B1 (en) | 1998-07-29 | 2001-10-16 | Silicon Light Machines | Method of and apparatus for sealing an hermetic lid to a semiconductor die |
US6384353B1 (en) | 2000-02-01 | 2002-05-07 | Motorola, Inc. | Micro-electromechanical system device |
US6686653B2 (en) | 2000-06-28 | 2004-02-03 | Institut National D'optique | Miniature microdevice package and process for making thereof |
CA2312646A1 (en) | 2000-06-28 | 2001-12-28 | Institut National D'optique | Hybrid micropackaging of microdevices |
KR100382765B1 (ko) | 2001-06-15 | 2003-05-09 | 삼성전자주식회사 | 송수신용 수동소자와 그 집적모듈 및 그 제조방법 |
US6782205B2 (en) | 2001-06-25 | 2004-08-24 | Silicon Light Machines | Method and apparatus for dynamic equalization in wavelength division multiplexing |
US6829092B2 (en) | 2001-08-15 | 2004-12-07 | Silicon Light Machines, Inc. | Blazed grating light valve |
US6785001B2 (en) | 2001-08-21 | 2004-08-31 | Silicon Light Machines, Inc. | Method and apparatus for measuring wavelength jitter of light signal |
DE10222959B4 (de) * | 2002-05-23 | 2007-12-13 | Schott Ag | Mikro-elektromechanisches Bauelement und Verfahren zur Herstellung von mikro-elektromechanischen Bauelementen |
US6800238B1 (en) | 2002-01-15 | 2004-10-05 | Silicon Light Machines, Inc. | Method for domain patterning in low coercive field ferroelectrics |
DE10204403A1 (de) | 2002-02-04 | 2003-08-21 | Infineon Technologies Ag | Vorrichtung zur Verbindung eines IC-Anschlusses mit einem Bezugspotential |
US6767751B2 (en) | 2002-05-28 | 2004-07-27 | Silicon Light Machines, Inc. | Integrated driver process flow |
US6839479B2 (en) | 2002-05-29 | 2005-01-04 | Silicon Light Machines Corporation | Optical switch |
US6822797B1 (en) | 2002-05-31 | 2004-11-23 | Silicon Light Machines, Inc. | Light modulator structure for producing high-contrast operation using zero-order light |
US6813059B2 (en) | 2002-06-28 | 2004-11-02 | Silicon Light Machines, Inc. | Reduced formation of asperities in contact micro-structures |
US6801354B1 (en) | 2002-08-20 | 2004-10-05 | Silicon Light Machines, Inc. | 2-D diffraction grating for substantially eliminating polarization dependent losses |
US6712480B1 (en) | 2002-09-27 | 2004-03-30 | Silicon Light Machines | Controlled curvature of stressed micro-structures |
US6806557B2 (en) | 2002-09-30 | 2004-10-19 | Motorola, Inc. | Hermetically sealed microdevices having a single crystalline silicon getter for maintaining vacuum |
US6929974B2 (en) | 2002-10-18 | 2005-08-16 | Motorola, Inc. | Feedthrough design and method for a hermetically sealed microdevice |
US6806997B1 (en) | 2003-02-28 | 2004-10-19 | Silicon Light Machines, Inc. | Patterned diffractive light modulator ribbon for PDL reduction |
US7046420B1 (en) | 2003-02-28 | 2006-05-16 | Silicon Light Machines Corporation | MEM micro-structures and methods of making the same |
US6829077B1 (en) | 2003-02-28 | 2004-12-07 | Silicon Light Machines, Inc. | Diffractive light modulator with dynamically rotatable diffraction plane |
US6867543B2 (en) | 2003-03-31 | 2005-03-15 | Motorola, Inc. | Microdevice assembly having a fine grain getter layer for maintaining vacuum |
DE10331322A1 (de) * | 2003-07-10 | 2005-02-03 | Epcos Ag | Elektronisches Bauelement und Verfahren zur Herstellung |
US7045868B2 (en) | 2003-07-31 | 2006-05-16 | Motorola, Inc. | Wafer-level sealed microdevice having trench isolation and methods for making the same |
US6936918B2 (en) * | 2003-12-15 | 2005-08-30 | Analog Devices, Inc. | MEMS device with conductive path through substrate |
US7608534B2 (en) | 2004-06-02 | 2009-10-27 | Analog Devices, Inc. | Interconnection of through-wafer vias using bridge structures |
JP4889974B2 (ja) * | 2005-08-01 | 2012-03-07 | 新光電気工業株式会社 | 電子部品実装構造体及びその製造方法 |
US11963911B2 (en) | 2020-02-13 | 2024-04-23 | Bone Foam, Inc. | Anterior cervical positioning system |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1210067A (en) * | 1983-12-08 | 1986-08-19 | Ronald D. Baxter | Isfet sensor and method of manufacture |
GB9018766D0 (en) * | 1990-08-28 | 1990-10-10 | Lsi Logic Europ | Stacking of integrated circuits |
US5229647A (en) * | 1991-03-27 | 1993-07-20 | Micron Technology, Inc. | High density data storage using stacked wafers |
US5424245A (en) * | 1994-01-04 | 1995-06-13 | Motorola, Inc. | Method of forming vias through two-sided substrate |
WO1996013062A1 (en) * | 1994-10-19 | 1996-05-02 | Ceram Incorporated | Apparatus and method of manufacturing stacked wafer array |
-
1997
- 1997-12-08 JP JP33745697A patent/JPH10189822A/ja active Pending
- 1997-12-08 EP EP97121537A patent/EP0851492A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP0851492A2 (en) | 1998-07-01 |
EP0851492A3 (en) | 1998-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10189822A (ja) | 表面実装形基板構造および方法 | |
EP1353373B1 (en) | Hermetically sealed package for an electronic component | |
US10093533B2 (en) | CMOS-MEMS-CMOS platform | |
EP1366518B1 (en) | Method of fabricating a micromachined device having a cap | |
US6429511B2 (en) | Microcap wafer-level package | |
JP4794569B2 (ja) | 小型マイクロ波パッケージ及び該パッケージの製造方法 | |
US5837562A (en) | Process for bonding a shell to a substrate for packaging a semiconductor | |
US5739585A (en) | Single piece package for semiconductor die | |
US6114191A (en) | Semiconductor packaging method | |
EP1070677B1 (en) | Microcap wafer-level package | |
KR100659625B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US5668409A (en) | Integrated circuit with edge connections and method | |
US20060033189A1 (en) | Structure and method of forming capped chips | |
JPH05291388A (ja) | 半導体ウエハ・レベル・パッケージ | |
US20060022325A1 (en) | Cap wafer, semiconductor package, and fabricating method thereof | |
US8178391B2 (en) | Method for packaging semiconductors at wafer level | |
JP2013065869A (ja) | 垂直に取り付けることのできるicパッケージを作る方法 | |
US20170256471A1 (en) | Wafer level chip scale package having continuous through hole via configuration and fabrication method thereof | |
GB2150749A (en) | Integrated circuits | |
CN102153045B (zh) | 具微机电元件的封装结构及其制法 | |
JP2005129888A (ja) | センサ装置、センサシステム、センサ装置の製造方法及びセンサシステムの製造方法 | |
JP2004071961A (ja) | 複合モジュール及びその製造方法 | |
CN106252308A (zh) | 晶片封装体与其制备方法 | |
JPH0454973B2 (ja) | ||
WO2006044040A1 (en) | Assembly |