JPH10189822A

JPH10189822A - 表面実装形基板構造および方法

Info

Publication number: JPH10189822A
Application number: JP33745697A
Authority: JP
Inventors: Roland W Gooch; ダブリュ．グーチローランド
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1996-12-06
Filing date: 1997-12-08
Publication date: 1998-07-21
Also published as: EP0851492A2; EP0851492A3

Abstract

(57)【要約】【課題】伝統的なパッケージングを排除し、装置のエ
ンキャプスレーションをウェーハの製造プロセスに一体
化するための、表面実装形基板構造および方法を提供す
る。【解決手段】基板（１０）、ドープされた半導体層
（１６）および誘電体層（１４）を含む表面実装形基板
構造を提供する。その基板（１０）には、その上面およ
び下面の間に延びるように、相互接続開口部（１２）が
備えられ、その相互接続開口部（１２）内、および、前
記基板材料（１０）の前記上面の上および前記下面の下
であって、その相互接続開口部（１２）を取り囲む領域
に、ドープされた半導体層（１６）を備える。誘電体層
（１４）は、このドープされた半導体層（１６）および
基板材料（１０）の間に配置される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般には、製造、
パッケージングおよび表面実装技術の分野に関するもの
であり、更に詳しくは、表面実装形基板構造およびそれ
を形成するための方法に関する。

【０００２】

【発明の背景】パッケージングのコストは、集積回路
（「ＩＣ」）およびマイクロ電子機械システム（「ＭＥ
ＭＳ」）のトータル・コストの大きな部分となる。パッ
ケージングのコストは、従来の低コストの射出成形プラ
スチック・パッケージングを使うことができない装置の
全体のコストの、なおいっそう重大な部分である。ＭＥ
ＭＳには、ボロメーター、シリコン加速度計、シリコン
・ジャイロスコープおよびデジタル光プロセッサーのよ
うな装置が含まれる。射出成形されるプラスチック・パ
ッケージングは、一般には、ＭＥＭＳには適さない。シ
リコン・ウェーハは、機械的な支持および集積電子機能
の双方のために、ＭＥＭＳ装置において用いられる基板
である。

【０００３】パッケージングのコストは、ＩＣへの応用
およびＭＥＭＳへの応用が、光入力を受け取るための窓
を必要とするときに、全体コストのなおいっそう重大な
部分となる。例えば、消去可能プログラム可能リード・
オンリー・メモリー（「ＥＰＲＯＭ」）およびボロメー
ター検出器のような装置が、光入力を受け取るための窓
を必要とする。その窓の配置および取付は、時間もかか
って、高価なものとなる。ＭＥＭＳへの応用の中には、
気密密閉された環境を必要とするものもあり、更には、
また、真空環境またはそれら双方を必要とするものもあ
る。これらの種類の応用品を製造するときに要するパッ
ケージングのコストは、大きく全体のコストに寄与す
る。

【０００４】光入力を受け取るための窓、並びに、気密
密閉および真空密閉の双方を必要とするＭＥＭＳへの応
用の一例は、標準的なセラミックまたは金属パッケージ
に載置されるボロメーター検出器である。ボロメーター
検出器は、一般に、半田を用いて、パッケージの土台に
取り付けられる。ボロメーター検出器には、ボンディン
グ・パッドを含み、それは、ＩＣのダイのように、デュ
アル・イン・ライン・パッケージ（「ＤＩＰ」）のよう
なパッケージのリードに電気的に結合されなければなら
ない。これは、一般には、非常に細い金またはアルミニ
ウムのワイヤを用いるワイヤ・ボンディング技術を用い
て達成される。続いて、光窓またはガラスが、ボロメー
ター検出器とワイヤー・ボンドを気密かつ真空密閉する
ように、ボロメーター検出器およびワイヤー・ボンドの
上に、取り付けられなければならない。

【０００５】この手順は、労働力、材料および設備コス
トを要し、非常に時間が掛かり、かつ高価であり、ま
た、気密密閉および真空密閉された環境内にある半田お
よび他のパッケージング材料のような材料が、ガス放出
して真空の度合いを劣化させるため手順は複雑になって
いる。

【０００６】ＩＣまたはＭＥＭＳが製造され、パッケー
ジされた後、それは、一般に、印刷回路基板上に実装さ
れる。印刷回路基板領域はしばしば限定されて、不足が
ちであり、ＩＣおよびＭＥＭＳを含む回路装置をどのよ
うに印刷回路基板上に載置するか、レイアウトまたは設
計しようとする際に、問題が生じる。しばしば、複数の
ＩＣおよびＭＥＭＳが、印刷基板上に配置されなければ
ならない。もし、全てのＩＣまたはＭＥＭＳが、利用で
きる印刷回路基板領域上に適切に載置されないならば、
印刷回路基板を大きくするか、または、回路を削減しな
ければならない。いずれの選択も、深刻な問題を呈す
る。

【０００７】

【発明の要約】以上のことから、前述の問題および不利
益を削減または低減する表面実装形基板構造およびそれ
を形成する方法について、必要性が生じているというよ
うに認識されるものである。本発明によれば、表面実装
形基板構造および方法が提供され、それは、伝統的なパ
ッケージングを排除し、装置のエンキャプスレーション
をウェーハの製造プロセスに一体化することによって、
ＭＥＭＳおよびＩＣ装置の双方のパッケージングおよび
全体製造コストを低減するものである。その装置は、続
いて、表面実装技術を用いて、回路基板に機械的に取り
付けられる。また、本発明により、印刷回路基板上に、
より多くのＭＥＭＳおよびＩＣを実装することが可能と
なる。

【０００８】本発明の実施例によると、表面実装形基板
構造が提供され、それは、基板材料、導電体層および酸
化物層を含んでいる。基板材料は、上面および下面およ
びそれら上面および下面の間に延びる相互接続開口部を
有している。導電体層は、その相互接続開口部内、およ
びその相互接続開口部が存するところの基板材料の上面
および下面の回りに位置している。酸化物層は、その導
電体層および基板材料の間に位置している。

【０００９】本発明によれば、様々な技術上の利点が提
供される。本発明の技術上の利点には、ボンド・ワイヤ
ー、および、ボンディング・パッドとＤＩＰのリードと
の間にそのボンド・ワイヤーを接続するのに必要な、そ
れに伴う、労働力および設備の削減が含まれる。本発明
の別の技術上の利点には、基板構造の底面がパッケージ
された装置の底面になるために、部品の数が減るという
ことも含まれる。更に別の、本発明の技術上の利点に
は、装置が直接印刷回路基板上に実装され、余分なパッ
ケージング材料によって、追加して費やされる領域が低
減されるために、印刷回路基板上のＩＣまたはＭＥＭＳ
の密度が増大することが含まれる。他の技術上の利点
は、以下の図面、記述および特許請求の範囲から、当業
者にとっては直ちに明らかなものとなっている。

【００１０】

【実施例】図１Ａ乃至１Ｇは、本発明による、表面実装
形基板構造の製造の一実施例を図示する、一連の概略断
面図である。図１Ａを参照すると、基板１０が提供され
ているが、それは、どのような適切な材料で作られてい
ても良い。例えば、基板１０は、単結晶シリコンのよう
な、厚さ約２０から２５ミルのシリコン・バルク・ウェ
ーハ基板である。

【００１１】今、図１Ｂを参照すると、基板１０を通っ
て、相互接続開口部１２が形成されている。相互接続開
口部１２は、指向性エッチ（「ＯＤＥ」）のような周知
または通常のエッチング技術、もしくはレーザーのよう
なその他の適当な方法を用いて形成される。相互接続開
口部１２は、基板１０の下面から始めて、基板１０を通
って、上面への孔をエッチングすることによって形成で
きる。一つの実施例では、相互接続開口部１２の側面
は、図１Ｂに示されているように、角度のついた壁面を
与えるものである。相互接続開口部１２の開口は、上面
においてよりも、底面において、より大きくなってい
る。

【００１２】次に、図１Ｃに進むと、誘電体層１４が、
基板１０の露呈した表面に成長または堆積される。これ
には、上面および下面、並びに相互接続開口部１２の内
表面壁が含まれる。誘電体層１４は、周知または通常の
いずれの技術を用いても、酸化物を成長または堆積する
ことによって形成される。誘電体層１４は、基板１０が
シリコン基板である場合には、シリコン酸化物で良い。

【００１３】今、図１Ｄを参照すると、ドープされた半
導体層１６が、誘電体層１４の露呈された表面上に堆積
される。ドープされた半導体層１６は、ホウ素のよう
な、Ｐ＋層を形成するためのＰ型ドーパント、または硫
黄のようなＮ型ドーパントのいずれにおいてドープされ
ても良い。いずれの場合にしても、ドープされた半導体
層１６は、Ｐ型またはＮ型層のいずれかで良く、一般
に、導電体として働く、ドープされたポリシリコン層で
良い。ドープされた半導体層１６は、誘電体層１４の露
呈された部分をカバーし、したがって、相互接続開口部
１２内の誘電体層１４の露呈された表面をカバーするこ
とが示されている。相互接続開口部１２は、基板１０の
上面近くの開口において、「挟みつぶされ（ｐｉｎｃｈ
ｅｄ）」または、閉ざされてしまうということにも注意
されたい。設計によって、相互接続１２の直径およびド
ープされた半導体層１６の厚さが選択されて、相互接続
開口部１２が密閉されるものとなる。ドープされた半導
体層１６は、通常の堆積技術、または、例えば化学気相
成長のような、どのような種類の堆積技術を用いて堆積
しても良い。

【００１４】今、図１Ｅを参照すると、ドープされた半
導体層１６の部分が、エッチングを通じて取り除かれて
いる。その取り除かれた部分は、元々誘電体層１４およ
び基板１０の上面に備わっていたものである。

【００１５】今、図１Ｆを参照すると、誘電体層１４お
よび基板１０の表面上に残っている、ドープされた半導
体層１６の部分に隣り合う領域または区域内に、装置１
８が、製造または組み立てられている。装置１８は、実
質的に、ＭＥＭＳまたはＩＣのようなどのような装置で
あっても良い。一般には、ＭＥＭＳは、基板１０および
誘電体層１４の表面上に製造され、これらの層を、機械
的な支持のために用いている。しかしながら、ＩＣは、
一般に、電界トランジスタのソース領域およびドレイン
領域のようなドープされた領域を含んでおり、基板１０
中に製造される。ＩＣは、トランジスタ、キャパシタ、
抵抗、ダイオードのような種々の個別回路要素のいずれ
をも、また、基板１０のような基板内に製造される、実
質的に、どのような回路要素を含んでいても良い。装置
１８が、ＩＣとして製造される場合は、誘電体層１４
は、パターン化され、エッチングされて除かれて、それ
によって、装置１８が、基板１０内に延びるものとなっ
ている。

【００１６】最後に、図１Ｇを参照すると、コンタクト
金属２２が、相互接続開口部１２の残っている部分内に
備えられ、相互接続開口部１２内であって、誘電体層１
４および基板１０の底面内にある、ドープされた半導体
層１６の露呈した表面の上に延びている。コンタクト金
属２２が、ドープされた半導体層１６の上に堆積された
後、相互接続開口部１２のいずれかの側に存する、コン
タクト金属２２およびドープされた半導体層１６の双方
の部分が、なんらかの適当なまたは通常のエッチング方
法を用いて取り除かれる。コンタクト金属２２は、後
に、回路板相互接続線、または、ＩＣパッケージ内の導
電体と接触するのに用いられる。

【００１７】相互接続金属２０が、誘電体層１４の上面
に存するドープされた半導体層１６、および装置１８の
間に堆積される。相互接続金属２０は、装置１８のコン
タクトまたはボンディング・パッド位置、およびドープ
された半導体層１６の間の導電体として働く。図示され
ているように、相互接続金属２０の部分は、ドープされ
た半導体層１６および装置１８の上面に備わっている。
このように、図１Ｇに示されるように、相互接続金属２
０を備え付けることによって、装置１８のコンタクトま
たはボンディング・パッド位置、およびコンタクト金属
２２の間に導電路が提供される。相互接続金属２０は、
実質的に、利用できるどのような金属であっても、ま
た、堆積することのできるどのような金属層であっても
良く、例えば、アルミニウム、チタン−タングステン−
金、その他適当な金属であって良い。図２および３にも
示されるように、コンタクト金属２２は、装置１８への
電気接続を提供するための片面表面実装接触点として働
く。

【００１８】本発明の実施例が、図１Ａ乃至１Ｇに図示
されているけれども、種々のプロセスが行われる順番
は、要望次第で変更および交換することができるという
ことを強調しておく。例えば、元々、誘電体層１４およ
び基板１０の底面に備わっていた部分のような、ドープ
された半導体層１６の部分の除去は、誘電体層１４およ
び基板１０の上面から取り除かれるこれらの部分の、前
または後で取り除くことができる。好ましい実施例にお
いては、誘電体層１４および基板１０の底面上に備えら
れているドープされた半導体層１６の部分は、コンタク
ト金属２２の取り除きと一緒に、後に続くステップの間
に取り除かれる。

【００１９】図２は、本発明の教示するところにしたが
って、カバー３８を備え、回路基板３６上に実装され
た、表面実装形基板構造の一実施例を図示する概略断面
図である。図１Ａ乃至１Ｇにおいて、図示されたよう
に、表面実装形基板構造は、基板１０の上面から、基板
１０の下面へと、例えば図１Ａ乃至１Ｇの相互接続開口
部１２のような種々の相互接続開口部を通じて、電気的
に結合されている装置１８を含む。図２には、装置１８
からの、２つのそのような接続が例示されている。装置
１８は、それぞれの装置のための表面実装形基板構造を
含むウェーハ上に、実装または製造されるいくつかの装
置の一つである。

【００２０】装置１８は、ドープされた半導体層１６お
よびコンタクト金属２２を含む、基板１０中の相互接続
開口部を通じて、コンタクト金属２２に結合する。装置
１８は、また、ドープされた半導体層２６およびコンタ
クト金属２８を含む、基板１０中の相互接続開口部を通
じて、コンタクト金属２８に結合する。後のステップ
で、一旦、カバー３８が取り付けられると、装置１８
は、表面実装形基板構造の底面または裏面側のコンタク
ト金属を通じて、電気的にプローブされる。ウェーハ・
プローブの後、ＭＥＭＳまたはＩＣであり得る装置１８
は、個々の装置へと、鋸でひかれるか切断されかする。
これらの装置は、これで、印刷回路基板上に表面実装さ
れる準備ができたものとなる。

【００２１】装置１８は、エンキャプスレートされ、気
密密閉され、カバー３８で封入することによって、真空
密閉すらされる。カバー３８は、剛性を備え、望ましい
構造へと製造または形成される、いかなる適当な材料か
ら作り上げられても良い。カバー３８は、一般に、エポ
キシまたは低融点半田またはガラスであるボンディング
層４０を用いて取り付けることができる。カバー３８
は、また、装置１８が光入力を必要とする場合には、不
透明ではない窓を備える。

【００２２】次に、表面実装形基板構造が、回路基板３
６上に実装される。回路基板３６は、セラミックまたは
ファイバーグラスの印刷回路基板のような、実質的に、
いかなる種類の回路基板であっても良い。表面実装形基
板構造の、回路基板３６のような印刷回路基板への実装
は、一般には、通常のＤＩＰを印刷回路基板に実装する
のに比べて、全体的に、印刷回路基板領域のずっと少な
い領域が費やされる。回路基板３６は、また、ＤＩＰま
たは同様のパッケージング装置の内側表面であっても良
い。回路基板３６には、導電路を提供するための導線３
２および導線３４が含まれる。導線３２および導線３４
は、回路板相互接続線、またはＤＩＰのようなパッケー
ジング装置内の導体であり得る。

【００２３】コンタクト金属２２は、実装材料３０を通
って、導線３２に結合する。実装材料３０は、半田、導
電性エポキシ、その他の表面実装材料であって、導線３
２およびコンタクト金属２２の間に、機械的な取付と同
様に、電気的な導電路を提供する。同様に、コンタクト
金属２８は、実装材料３０と同様の実装材料３１を用い
て、導電線３４に電気的に結合する。このように、表面
実装形基板構造を通じて、装置１８への、所望のリード
または相互接続が提供され、それによって、直接の表面
実装が行われるものとなる。

【００２４】図３は、絶縁保護コーティング４４を有
し、回路基板３６に実装されている、表面実装形基板構
造の、別の実施例を図示する概略断面図である。絶縁保
護コーティング４４は、好ましくは、装置がウェーハの
形状であるときに、表面実装形基板構造に塗布される。
図３についての説明は、絶縁保護コーティング４４が、
図２のカバー３８の代わりに備えられていることを除い
て、図２と同様である。絶縁保護コーティング４４は、
表面実装形基板構造の基板１０を通る接続及び装置１８
を覆う絶縁層を提供する。絶縁保護コーティング４４
は、図２のカバー３８に代わる低コストの代用物を提供
し、また、ＭＥＭＳおよび通常のＩＣの双方を含む種々
の装置、特には、光入力または真空の空洞のための窓を
必要としない、広く多様な種類の装置に適用される。絶
縁保護コーティング４４が塗布された後、ウェーハがテ
ストされ、ダイス（ｄｉｃｅ）される。装置が実装され
て、コンタクト金属２２およびコンタクト金属２８が、
図２に関して前述したように、導線３２および導線３４
に、それぞれ結合される。

【００２５】このように、本発明に従えば、上で明らか
になった利点を満たす表面実装形基板構造およびそれを
形成する方法が、提供されることは明らかである。本発
明は、ＭＥＭＳおよびＩＣ装置の双方にとって、パッケ
ージングのコストおよび全体の製造コストを低減する。
本発明は、また、より多くのＭＥＭＳおよびＩＣ装置
を、印刷回路基板上に実装することを可能とする。好ま
しい実施例が詳細に説明されているけれども、本発明の
範囲から逸脱することなく、種々の変更、置き換えおよ
び代替が、この中で行われ得ることを理解しなければな
らない。例えば、本発明の構造は、通常の半導体製造技
術を用いて例示され、記述されているけれども、現在知
られているものであろうと無かろうと、他の技術が、可
能性として用いられて、本発明の表面実装形基板構造を
製造することができ得る。また、好ましい実施例におい
て、個別の、または、別々のステップとして、記述さ
れ、例示されたステップの中には、本発明の範囲から逸
脱することなく、一つのステップに組み合わされるもの
もある。変更、置き換えおよび代替についての他の例
は、当業者によって容易に確認できるものであり、本願
の特許請求の範囲によって定義されるような本発明の精
神および範囲から逸脱することなくなされ得るものであ
る。

【００２６】以上の説明に関して更に以下の項を開示す
る。（１）表面実装形基板構造であって、上面および下面、
並びにその上面およびその下面の間に延びる相互接続開
口部を有する基板材料、その相互接続開口部内に位置す
る導電体層であって、また、その相互接続開口部の回り
の領域において、その基板材料の前記上面の上および前
記下面の下に位置する導電体層、および前記導電体層お
よび前記基板材料の間に位置する誘電体層からなる表面
実装形基板構造。

【００２７】（２）前記導電体層が、ドープされた半導
体層である第１項記載の構造。

【００２８】（３）前記ドープされた半導体層が、ドー
プされたポリシリコンである第２項記載の構造。

【００２９】（４）前記基板材料が、複数の相互接続開
口部を含む第１項記載の構造。

【００３０】（５）前記基板材料が、シリコン・バルク
基板である第１項記載の構造。

【００３１】（６）前記シリコン・バルク基板が、単結
晶シリコンである第５項記載の構造。

【００３２】（７）更に、ボンディング・パッドを有す
るマイクロ電子機械システムを含んでおり、そのボンデ
ィング・パッドは、前記基板材料の、前記上面の前記相
互接続開口部に隣接する位置にある第１項記載の構造。

【００３３】（８）更に、前記ボンディング・パッドお
よび前記導電体層の間に、電気的な結合を提供するよう
に配置された相互接続導電体を含んでなる第７項記載の
構造。

【００３４】（９）更に、ボンディング・パッドを有す
る集積回路ダイを含んでおり、そのボンディング・パッ
ドは、前記基板材料の前記上面の相互接続開口部に隣接
する位置にある第１項記載の構造。

【００３５】（１０）更に、前記ボンディング・パッド
および前記導電体層の間に、電気的な結合を提供するよ
うに配置された相互接続導電体を含んでなる第９項記載
の構造。

【００３６】（１１）更に、前記相互接続開口部内であ
って、前記基板材料の前記下面の下に位置する前記導電
体層の露呈した側の部分に隣接する位置に、コンタクト
金属を含んでなる第１項記載の構造。

【００３７】（１２）前記コンタクト金属が、回路基板
の導電体への実装のために使用できる第１１項記載の構
造。

【００３８】（１３）前記コンタクト金属が、実装材料
を通じて、前記回路基板の前記導電体に実装される第１
１項記載の構造。

【００３９】（１４）前記コンタクト金属が、パッケー
ジ装置の導電体への実装のために使用できる第１１項記
載の構造。

【００４０】（１５）前記誘電体層が、酸化物層である
第１項記載の構造。

【００４１】（１６）パッケージされた装置であって、
上面および下面、並びにその上面およびその下面の間に
延びる複数の相互接続開口部を有する基板材料、前記相
互接続開口部内に位置する導電体層であって、また、前
記相互接続開口部の各々を囲む領域において、前記基板
材料の前記上面の上および前記下面の下に位置している
導電体層、前記導電体層および前記基板材料の間に位置
する誘電体層、複数のボンディング・パッドを有するマ
イクロ電子装置であって、その複数のボンディング・パ
ッドの各々は、前記基体材料の前記上面上の、対応する
相互接続開口部および導電体層に隣接する位置にあるマ
イクロ電子装置、複数の相互接続導電体であって、それ
ぞれの相互接続導電体が、各ボンディング・パッドとそ
れに対応する導電体層との間の電気的な結合を提供する
位置にある相互接続導電体、および前記マイクロ電子装
置をカプセル封じ込めするのに使用されるカバーからな
るパッケージされた装置。

【００４２】（１７）前記誘電体層が、酸化物層である
第１６項記載のパッケージされた装置。

【００４３】（１８）前記カバーが、絶縁保護コーティ
ングである第１６項記載のパッケージされた装置。

【００４４】（１９）前記マイクロ電子装置が、マイク
ロ電子機械システムである第１６項記載のパッケージさ
れた装置。

【００４５】（２０）表面実装形基板構造を製造する方
法であって、基板材料の上面から下面へ、相互接続開口
部を形成し、その相互接続開口部が外表面を有するもの
とするステップ、前記相互接続開口部の前記外表面を覆
い、かつ、前記基板材料の前記上面および前記下面上
で、少なくとも前記相互接続開口部を囲む領域中に、誘
電体層を形成するステップ、および前記誘電体層上に、
導電体層を形成するステップからなる方法。

【００４６】（２１）前記導電体層を形成するステップ
が、ドープされた半導体層を形成することを含む第２０
項記載の方法。

【００４７】（２２）更に、前記基板材料の前記上面上
に、マイクロ電子機械システムを形成するステップを含
んでなる第２０項記載の方法。

【００４８】（２３）更に、前記基板材料を用いて、集
積回路を形成するステップを含んでなる第２０項記載の
方法。

【００４９】（２４）基板１０、ドープされた半導体層
１６および誘電体層１４を含む表面実装形基板構造が提
供される。その基板１０は、上面および下面、並びにそ
の基板１０のそれら上面および下面間に延びる相互接続
開口部１２を有する。前記ドープされた半導体層１６
が、その相互接続開口部１２内に位置する。そのドープ
された半導体層１６は、また、前記基板材料１０の前記
上面の上および前記下面の下で、その相互接続開口部１
２を取り囲む領域に位置する。前記誘電体層１４は、ド
ープされた半導体層１６および基板材料１０の間に位置
する。

【図面の簡単な説明】

本発明およびその利点をより完全に理解するために、こ
こで、以下の簡単な記述を参照するが、それは、添付の
図面および詳細な説明と関連しており、そこでは、同様
の参照番号は、同様の部分または類似の領域を表してい
る：

【図１】図１Ａ乃至１Ｇは、表面実装形基板構造および
それを形成する方法の一実施例を図示する一連の概略断
面図である。

【図２】図２は、回路基板に実装された表面実装形基板
構造の一実施例を図示する概略断面図である。

【図３】図３は、絶縁保護コーティングを有し、かつ回
路基板に実装された表面実装形基板構造の別の実施例を
図示する概略断面図である。

【符号の説明】

１０基板１２相互接続開口部１４誘電体層１６半導体層１８装置２０相互接続金属２２，２８コンタクト金属３０，３１実装材料３２，３４導線３６回路基板３８カバー４０ボンディング層４４絶縁保護コーティング

Claims

【特許請求の範囲】

【請求項１】表面実装形基板構造であって、上面および下面、並びにその上面およびその下面の間に
延びる相互接続開口部を有する基板材料、その相互接続開口部内に位置する導電体層であって、ま
た、その相互接続開口部の回りの領域において、その基
板材料の前記上面の上および前記下面の下に位置する導
電体層、および前記導電体層および前記基板材料の間に
位置する誘電体層からなる表面実装形基板構造。
【請求項２】表面実装形基板構造を製造する方法であ
って、基板材料の上面から下面へ、相互接続開口部を形成し、
その相互接続開口部が外表面を有するものとするステッ
プ、前記相互接続開口部の前記外表面を覆い、かつ、前記基
板材料の前記上面および前記下面上で、少なくとも前記
相互接続開口部を囲む領域中に、誘電体層を形成するス
テップ、および前記誘電体層上に、導電体層を形成する
ステップからなる方法。