JP4879043B2 - Ad変換回路及びマイクロコントローラ - Google Patents
Ad変換回路及びマイクロコントローラ Download PDFInfo
- Publication number
- JP4879043B2 JP4879043B2 JP2007042497A JP2007042497A JP4879043B2 JP 4879043 B2 JP4879043 B2 JP 4879043B2 JP 2007042497 A JP2007042497 A JP 2007042497A JP 2007042497 A JP2007042497 A JP 2007042497A JP 4879043 B2 JP4879043 B2 JP 4879043B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- converter
- successive approximation
- current
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 88
- 238000005070 sampling Methods 0.000 claims description 109
- 239000003990 capacitor Substances 0.000 claims description 55
- 238000010586 diagram Methods 0.000 description 22
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 15
- HODRFAVLXIFVTR-RKDXNWHRSA-N tevenel Chemical compound NS(=O)(=O)C1=CC=C([C@@H](O)[C@@H](CO)NC(=O)C(Cl)Cl)C=C1 HODRFAVLXIFVTR-RKDXNWHRSA-N 0.000 description 11
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 5
- 101000979629 Homo sapiens Nucleoside diphosphate kinase A Proteins 0.000 description 4
- 102100023252 Nucleoside diphosphate kinase A Human genes 0.000 description 4
- 238000005513 bias potential Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 101100437991 Oryza sativa subsp. japonica BURP17 gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
サンプリング動作が終了した後、逐次比較型AD変換回路1は比較判定動作を行い、デジタルデータのMSBから下位側の方向に1ビット毎に値を順次決定していく。
この式(2)の電荷と式(1)の電荷は等しいので、この条件から電荷の再分配後の出力DAOUTの電位Vxが、式(3)に示すように求まる。
上記式(3)から明らかなように、出力DAOUTの電位Vxが論理閾値電圧VTLより高いか否かをコンパレータ2(トランジスタPM1,NM1,PM2,NM2,PM3,NM3)にて判定することで、アナログ入力電位Vinがリファレンス電位Vrefを16分割した中の任意の電位(m/16)Vrefより高いか低いかを判定することができる。
つまり、上記の第一の目的を達成するために、本発明ではサンプリング期間を規定する第1のクロック信号と比較判定期間を規定する第2のクロック信号とを別々のクロック信号とする。又、MCUのクロック信号から第1及び第2のクロック信号を生成するための第1及び第2の分周回路を設ける。これに対応して、第1及び第2の分周回路の分周比を設定するためのレジスタを夫々設ける。更に、第1のクロックののサイクル数をカウントしてサンプリング期間を決定するカウンタ回路を設け、そのカウント数を設定するためのレジスタを設ける。
(付記1)
アナログ入力信号とDA変換器の出力アナログ信号との大小関係をコンパレータにより比較判定し、この比較判定に基づいて出力したデジタル信号を該DA変換器に入力し、該DA変換器の出力アナログ信号が該アナログ入力信号と等しくなるときのデジタル信号をAD変換出力とする逐次比較型AD変換回路であって、
該アナログ入力信号をサンプリングするサンプリング期間と、サンプリングしたアナログ入力信号と該DA変換器の出力アナログ信号の大小関係を該コンパレータで比較判定する比較判定期間の2つの期間に基づいて該アナログ入力信号をAD変換するAD変換器と、
該サンプリング期間を規定する第1のクロック信号のサイクル時間と、該比較判定期間を規定する第2のクロック信号のサイクル時間を独立に設定する設定手段とを備えたことを特徴とする逐次比較型AD変換回路。
(付記2)
該設定手段は、
クロック信号を分周して該第1のクロック信号を生成する第1の分周回路と、
該クロック信号を分周して該第2のクロック信号を生成して該AD変換器に供給する第2の分周回路と、
該第1のクロック信号をカウントして該サンプリング期間を設定する制御信号を該AD変換器に供給するカウンタ回路とを有することを特徴とする付記1記載の逐次比較型AD変換回路。
(付記3)
該第1及び第2の分周回路の分周比が別々に設定される第1及び第2のレジスタを更に備え、
該分周比は該第1及び第2のレジスタから該第1及び第2の分周回路に供給されることを特徴とする付記2記載の逐次比較型AD変換回路。
(付記4)
該カウンタ回路のカウント値が設定される第3のレジスタを更に備え、
該カウント値は該第3のレジスタから該カウンタ回路に供給されることを特徴とする付記2又は3記載の逐次比較型AD変換回路。
(付記5)
該コンパレータ内の電流の電流値が設定される第4のレジスタを更に備え、
該電流値は該第4のレジスタから該AD変換器に供給されることを特徴とする付記2乃至4のいずれか1項記載の逐次比較型AD変換回路。
(付記6)
該DA変換器は、容量DA変換器、抵抗DA変換器、及び容量DA変換器と抵抗DA変換器の組み合わせで構成されたDA変換器からなるグループから選択された1つの変換器であることを特徴とする付記1乃至5のいずれか1項記載の逐次比較型AD変換回路。
(付記7)
該コンパレータは、複数の差動増幅回路を有し、
該AD変換器は、各差動増幅回路の正側入力端子に比較基準電位を供給する基準電圧生成回路と、該比較基準電位を生成する抵抗分圧回路の電流の電流値が設定される第5のレジスタとを有することを特徴とする付記1乃至6のいずれか1項記載の逐次比較型AD変換回路。
(付記8)
該コンパレータは、複数のシングルエンド増幅回路を有し、
該AD変換器は、各シングルエンド増幅回路の電流の電流値を設定するカレントミラー回路を有することを特徴とする付記1乃至6のいずれか1項記載の逐次比較型AD変換回路。
(付記9)
各レジスタの値は、ソフトウェアにより設定可能であることを特徴とする付記1乃至8のいずれか1項記載の逐次比較型AD変換回路。
(付記10)
CPUと、
該クロックを生成するクロック生成回路と、
付記1乃至8のいずれか1項記載の逐次比較型AD変換回路とを備えたことを特徴とするマイクロコントローラ。
(付記11)
該CPUは、各レジスタの値をソフトウェアにより設定することを特徴とする付記9記載のマイクロコントローラ。
22 CPU
23 制御レジスタ群
24 クロック生成回路
25 逐次比較型AD変換回路
31,32 分周回路
33,34 分周比選択レジスタ
35 クロック数選択レジスタ
36 レジスタ
37 逐次比較型ADC
40 DAC
41 電流可変制御回路
42 コンパレータ
43 逐次比較制御回路
44 比較基準電圧生成回路
Claims (10)
- アナログ入力信号とDA変換器の出力アナログ信号との大小関係をコンパレータにより比較判定し、この比較判定に基づいて出力したデジタル信号を該DA変換器に入力し、該DA変換器の出力アナログ信号が該アナログ入力信号と等しくなるときのデジタル信号をAD変換出力とする逐次比較型AD変換回路であって、
該アナログ入力信号をサンプリングするサンプリング期間と、サンプリングしたアナログ入力信号と該DA変換器の出力アナログ信号の大小関係を該コンパレータで比較判定する比較判定期間の2つの期間に基づいて該アナログ入力信号をAD変換するAD変換器と、
該サンプリング期間を規定する第1のクロック信号のサイクル時間と、該比較判定期間を規定する第2のクロック信号のサイクル時間を独立に設定する設定手段とを備えたことを特徴とする逐次比較型AD変換回路。 - 該設定手段は、
クロック信号を分周して該第1のクロック信号を生成する第1の分周回路と、
該クロック信号を分周して該第2のクロック信号を生成して該AD変換器に供給する第2の分周回路と、
該第1のクロック信号をカウントして該サンプリング期間を設定する制御信号を該AD変換器に供給するカウンタ回路とを有することを特徴とする請求項1記載の逐次比較型AD変換回路。 - 該第1及び第2の分周回路の分周比が別々に設定される第1及び第2のレジスタを更に備え、
該分周比は該第1及び第2のレジスタから該第1及び第2の分周回路に供給されることを特徴とする請求項2記載の逐次比較型AD変換回路。 - 該カウンタ回路のカウント値が設定される第3のレジスタを更に備え、
該カウント値は該第3のレジスタから該カウンタ回路に供給されることを特徴とする請求項2又は3記載の逐次比較型AD変換回路。 - 該コンパレータ内の電流の電流値が設定される第4のレジスタを更に備え、
該電流値は該第4のレジスタから該AD変換器に供給されることを特徴とする請求項2乃至4のいずれか1項記載の逐次比較型AD変換回路。 - 該DA変換器は、容量DA変換器、抵抗DA変換器、及び容量DA変換器と抵抗DA変換器の組み合わせで構成されたDA変換器からなるグループから選択された1つの変換器であることを特徴とする請求項1乃至5のいずれか1項記載の逐次比較型AD変換回路。
- 該コンパレータは、複数の差動増幅回路を有し、
該AD変換器は、各差動増幅回路の正側入力端子に比較基準電位を供給する基準電圧生成回路と、該比較基準電位を生成する抵抗分圧回路の電流の電流値が設定される第5のレジスタとを有することを特徴とする請求項1乃至6のいずれか1項記載の逐次比較型AD変換回路。 - 該コンパレータは、複数のシングルエンド増幅回路を有し、
該AD変換器は、各シングルエンド増幅回路の電流の電流値を設定するカレントミラー回路を有することを特徴とする請求項1乃至6のいずれか1項記載の逐次比較型AD変換回路。 - CPUと、
該クロックを生成するクロック生成回路と、
請求項1乃至8のいずれか1項記載の逐次比較型AD変換回路とを備えたことを特徴とするマイクロコントローラ。 - 該CPUは、各レジスタの値をソフトウェアにより設定することを特徴とする請求項9記載のマイクロコントローラ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007042497A JP4879043B2 (ja) | 2007-02-22 | 2007-02-22 | Ad変換回路及びマイクロコントローラ |
US12/035,899 US7642945B2 (en) | 2007-02-22 | 2008-02-22 | AD converter circuit and microcontroller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007042497A JP4879043B2 (ja) | 2007-02-22 | 2007-02-22 | Ad変換回路及びマイクロコントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008206056A JP2008206056A (ja) | 2008-09-04 |
JP4879043B2 true JP4879043B2 (ja) | 2012-02-15 |
Family
ID=39715282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007042497A Active JP4879043B2 (ja) | 2007-02-22 | 2007-02-22 | Ad変換回路及びマイクロコントローラ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7642945B2 (ja) |
JP (1) | JP4879043B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008276132A (ja) * | 2007-05-07 | 2008-11-13 | Nec Electronics Corp | ドットクロック発生回路、半導体装置及びドットクロック発生方法 |
JP5287291B2 (ja) * | 2009-01-26 | 2013-09-11 | 富士通セミコンダクター株式会社 | 逐次比較型a/d変換器 |
JP5251702B2 (ja) * | 2009-04-24 | 2013-07-31 | ソニー株式会社 | Da変換装置、固体撮像素子、およびカメラシステム |
TW201126500A (en) * | 2010-01-28 | 2011-08-01 | Novatek Microelectronics Corp | Two-channel operational amplifier circuit |
JP5851285B2 (ja) * | 2012-03-02 | 2016-02-03 | ラピスセミコンダクタ株式会社 | Ad変換回路とマイクロコントローラ及びサンプリング時間調整方法 |
JP2013191976A (ja) * | 2012-03-13 | 2013-09-26 | Renesas Electronics Corp | 集積回路 |
US8587351B1 (en) | 2012-05-11 | 2013-11-19 | Hamilton Sundstrand Corporation | Method for synchronizing sampling to sinusoidal inputs |
JP2016225840A (ja) * | 2015-05-29 | 2016-12-28 | 株式会社東芝 | 増幅回路、ad変換器、無線通信装置、及びセンサシステム |
JP6842412B2 (ja) * | 2015-06-29 | 2021-03-17 | ソニーセミコンダクタソリューションズ株式会社 | システム、アナログデジタル変換器、および、システムの制御方法 |
JP6736506B2 (ja) * | 2017-03-14 | 2020-08-05 | 株式会社東芝 | アナログ/デジタル変換回路及び無線通信機 |
CN107415748A (zh) * | 2017-08-10 | 2017-12-01 | 江苏兴云新能源有限公司 | 交流充电设备控制导引电路 |
CN108206698A (zh) * | 2018-03-30 | 2018-06-26 | 福州大学 | 环境光传感器积分型电荷平衡式模数转换器及控制方法 |
US10715172B1 (en) * | 2019-07-02 | 2020-07-14 | Hycon Technology Corp | Analog-to-digital converter with adjustable operation frequency for noise reduction |
CN115208403B (zh) * | 2022-09-13 | 2022-12-27 | 杭州米芯微电子有限公司 | 一种逐次逼近型adc电路及adc转换器、芯片 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04220016A (ja) | 1990-12-20 | 1992-08-11 | Fujitsu Ltd | 逐次比較型adコンバータ |
JPH04290310A (ja) * | 1991-03-19 | 1992-10-14 | Fujitsu Ltd | アナログ・デジタルコンバータ |
JPH057157A (ja) * | 1991-06-26 | 1993-01-14 | Mitsubishi Electric Corp | 集積回路 |
US5469508A (en) * | 1993-10-04 | 1995-11-21 | Iowa State University Research Foundation, Inc. | Audio signal processor |
JP3268702B2 (ja) | 1994-03-18 | 2002-03-25 | 富士通株式会社 | A/d変換器 |
JPH09135170A (ja) * | 1995-11-10 | 1997-05-20 | Hitachi Ltd | A/d変換回路 |
JPH09219644A (ja) * | 1996-02-14 | 1997-08-19 | Sharp Corp | A/d変換方法およびa/d変換器 |
JP3260631B2 (ja) * | 1996-08-09 | 2002-02-25 | 日本電気株式会社 | 周期的にa/d変換を行うa/dコンバータ回路 |
US6515526B2 (en) * | 1999-04-26 | 2003-02-04 | Ando Electric Co., Ltd. | Phase fluctuation generation |
JP4234543B2 (ja) | 2003-09-09 | 2009-03-04 | 富士通マイクロエレクトロニクス株式会社 | Ad変換器 |
US7068205B1 (en) * | 2004-06-22 | 2006-06-27 | Cypress Semiconductor Corp. | Circuit, method, and apparatus for continuously variable analog to digital conversion |
JP4690105B2 (ja) * | 2005-04-26 | 2011-06-01 | パナソニック株式会社 | 逐次比較型a/dコンバータ |
-
2007
- 2007-02-22 JP JP2007042497A patent/JP4879043B2/ja active Active
-
2008
- 2008-02-22 US US12/035,899 patent/US7642945B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20080204300A1 (en) | 2008-08-28 |
US7642945B2 (en) | 2010-01-05 |
JP2008206056A (ja) | 2008-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4879043B2 (ja) | Ad変換回路及びマイクロコントローラ | |
TWI443969B (zh) | 以動態比較器為基礎的比較系統 | |
US8081097B2 (en) | Analog-to-digital converter and related calibrating comparator | |
JP4751667B2 (ja) | 逐次比較型ad変換器。 | |
JP5482158B2 (ja) | 逐次比較a/d変換器 | |
JP4705858B2 (ja) | アナログ・ディジタル変換回路 | |
US9432046B1 (en) | Successive approximation analog-to-digital converter | |
WO2014061117A1 (ja) | Ad変換器 | |
TWI394958B (zh) | 觸控面板的切換式電容追蹤裝置及其操作方法 | |
JP4234543B2 (ja) | Ad変換器 | |
KR20000028902A (ko) | 아날로그 디지털 변환기 | |
KR101258877B1 (ko) | 클럭 검출기 및 이를 이용한 바이어스 전류 조절 회로 | |
JPWO2016203522A1 (ja) | 逐次比較型a/d変換装置 | |
JP6970597B2 (ja) | ラッチドコンパレータ | |
JP2014022763A (ja) | A/d変換器、a/d変換方法 | |
JP4639162B2 (ja) | アナログ・ディジタル変換器 | |
JP3993819B2 (ja) | Ad変換器 | |
US20130229295A1 (en) | Ad (analog-to-digital) conversion circuit, micro-controller, and method of adjusting sampling time | |
CN114826269A (zh) | 模数转换电路及其操作方法 | |
JP2004260263A (ja) | Ad変換器 | |
JP7288645B2 (ja) | Ad変換器 | |
JP4460949B2 (ja) | A/d変換器およびa/d変換方法 | |
JP4941056B2 (ja) | アナログ信号処理回路および集積回路 | |
CN112583406A (zh) | 模拟数字转换器装置与模拟数字转换器电路*** | |
Louërat et al. | scalable SAR ADC |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111129 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4879043 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |