JP4878092B2 - ミュート回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ミュート回路に関し、例えばアナログ入力を必要に応じて出力させたり、出力させなかったりするミュート回路に関する。
【０００２】
【従来の技術】
ミュート回路は、入力されるアナログ信号を出力させたり、出力させなかったりするものであるが、その動作が切り換わるときに、ボツ音（異常音）やクリックノイズが発生しないようにするために、出力をなめらかに変化させる必要があった。
【０００３】
従来、この種のミュート回路としては、例えば図４に示すようなものが知られている。
このミュート回路は、図４に示すように、演算増幅器（オペアンプ）１および抵抗Ｒ１１、Ｒ１２からなる反転増幅器２と、この反転増幅器２の出力側に設けたチＳＷ１と、から構成されている。演算増幅器１の−入力端子には抵抗Ｒ１１を介してアナログ入力信号が供給され、その＋入力端子にはミュート信号が直接入力されるようになっている。
【０００４】
次に、このような構成からなるミュート回路は、消費電力の低減のために、電力の供給を停止、または電力を消費しないモード（以下、パワーダウンモードという）にしておき、必要に応じて電源を投入、またはパワーダウンを解除するような使用方法が知られているので、その場合の動作について説明する。
パワーダウン時には、演算増幅器１が動作を停止するとともに、スイッチＳＷ１が閉じて演算増幅器１の出力をアースに固定している。
【０００５】
一方、パワーダウンが解除されると、演算増幅器１が動作可能になるとともにスイッチＳＷ１が開いた状態になる。これに伴い、ミュート信号が０〔Ｖ〕からアナログコモン電圧まで立ち上がる。このため、演算増幅器１の出力は、そのアナログコモン電圧にアナログ入力信号が加算されたものとなる。
【０００６】
【発明が解決しようとする課題】
ところで、一般に、演算増幅器１は、数ｍＶ〜数１０ｍＶ程度のオフセット電圧を持っている。このため、スイッチＳＷ１を開いた状態では、演算増幅器１の出力が、そのオフセット電圧分だけ変動してノイズとなる。
このオフセット電圧を低減化またはなくすためは、演算増幅器１を構成するＭＯＳトランジスタのサイズを大きくしたり、キャリブレーション回路の追加により実現可能であるが、その演算増幅器１を構成するチップのサイズが大型化するという不都合が発生してしまう。
【０００７】
また、従来回路では、演算増幅器の−入力端子にミュート信号が０〔Ｖ〕からアナログコモン電圧Ｖｃまで入力されるので、従来回路で使用される演算増幅器は０〔Ｖ〕〜Ｖｃまでの入力レンジに対応する必要がある。
このため、ミュート動作時において、オフセット電圧に基づいて発生するノイズを低減化または無くすことができるミュート回路の出現が望まれていた。
【０００８】
そこで、本発明の目的は、ミュート動作において、オフセット電圧に基づいて発生するノイズを低減または無くすことができるミュート回路を提供することにある。
【０００９】
上記課題を解決し、本発明の目的を達成するために、請求項１〜請求項３に記載の発明は、以下のように構成した。
すなわち、請求項１に記載の発明は、アナログ入力信号を反転増幅するとともに、ミュート信号を反転増幅し、その各反転増幅された信号を加算して出力する反転加算器と、この反転加算器の出力をグランド電圧に接続自在なスイッチと、前記ミュート信号を発生するミュート信号発生部とを備え、前記ミュート信号発生部は、前記グランド電圧またはアナログコモン電圧のいずれかのレベルを選択的に持つとともに、そのレベルが、前記グランド電圧または前記アナログコモン電圧のうち、いずれか一方のレベルからいずれか他方のレベルに変化するときに、前記反転加算器の発生するオフセット電圧をキャンセルするとともに、前記反転加算器の出力をグランド電位とすべきミュート信号を発生するようになっていることを特徴とするものである。
【００１０】
請求項２に記載の発明は、請求項１に記載のミュート回路において、前記反転加算器は、演算増幅器と、この演算増幅器の−入力端子に接続されて前記アナログ入力信号を供給するための第１の抵抗と、前記演算増幅器の−入力端子に接続されて前記ミュート信号を供給するための第２の抵抗と、前記演算増幅器の−入力端子とその出力端子との間に接続される帰還用の抵抗とを備え、前記演算増幅器の＋入力端子に前記アナログコモン電圧を供給するようにしたことを特徴とするものである。
【００１１】
請求項３に記載の発明は、請求項１または請求項２に記載のミュート回路において、前記ミュート信号発生部は、前記アナログコモン電圧と前記グランド電圧とのいずれか一方を選択する選択手段と、この選択手段で前記アナログコモン電圧が選択された場合に、そのアナログコモン電圧に基づいて所定のミュート信号を発生するミュート信号発生手段と、このミュート信号発生手段の発生するミュート信号のレベルと基準レベルとを比較する比較手段と、この比較手段の比較結果に基づいて前記スイッチの開閉制御および前記選択手段の選択制御を行う制御手段と、を備えたことを特徴とするものである。
【００１２】
このように本発明では、反転加算器と、スイッチと、ミュート信号発生部と含むようにした。また、ミュート信号発生部は、グランド電圧またはアナログコモン電圧のいずれかのレベルを選択的に持つとともに、そのレベルが変化するときに（ミュート動作時）、反転加算器の発生するオフセット電圧を吸収するとともに、その反転加算器の出力をグランド電位とすべきミュート信号を発生するようにした。
【００１３】
このため、本発明によれば、ミュート動作時において、反転加算器が発生するオフセット電圧に基づいて発生するノイズを低減化または無くすことが可能となる。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明のミュート回路の実施形態の回路構成の一例を示す回路図である。
この実施形態に係るミュート回路は、図１に示すように、アナログ入力電圧Ｖｉｎを所定の利得で反転増幅するとともに、ミュート電圧Ｖｍを所定の利得で反転増幅し、これら反転増幅した両電圧の加算を行う反転加算器５と、この反転加算器５の出力をグランド電圧Ｖｓｓに接続自在なスイッチ素子６と、ミュート電圧Ｖｍを発生するミュート信号発生部７と、を少なくとも備えている。
【００１５】
反転加算器５は、演算増幅器５１と、抵抗Ｒ１〜Ｒ３からなる。すなわち、演算増幅器５１の−入力端子には、抵抗Ｒ１を介してアナログ入力電圧Ｖｉｎが入力されるとともに、抵抗Ｒ３を介してミュート信号発生部７で生成されたミュート電圧Ｖｍが入力されるようになっている。
演算増幅器５１の＋入力端子には、アナログコモン電圧Ｖｃが印加されるようになっている。演算増幅器５１の−入力端子とその出力端子との間には、帰還用の抵抗Ｒ２が接続されている。さらに、演算増幅器５１の出力端子からは出力電圧Ｖｏｕｔが取り出せるようになっている。
【００１６】
スイッチ素子６は、Ｎ型のＭＯＳトランジスタ６１からなり、そのゲートに供給される制御回路７５からの制御電圧でオンオフするようになっている。さらに、ＭＯＳトランジスタ６１は、そのソースがグランド電圧Ｖｓｓ（０Ｖ）に接続され、そのドレインが演算増幅器５１の出力端子に接続されている。
ミュート信号発生部７は、図１に示すように、ミュート電圧の発生用の電圧発生回路７１と、バッファ回路（ボルテージホロワ回路）７２と、反転増幅器７３と、コンパレータ７４と、制御回路７５とを備えている。
【００１７】
電圧発生回路７１は、スイッチＳＷ２、ＳＷ３の切り換えに基づき、アナログナログコモン電圧Ｖｃまたはグランド電圧Ｖｓｓを選択し、これによりグランド電圧Ｖｓｓからアナログコモン電圧Ｖｃに変化する電圧、またはその逆の電圧を生成出力する回路である。
さらに詳述すると、この電圧発生回路７１は、増幅器７７と、コンデンサＣ２と、抵抗Ｒ４、Ｒ５と、スイッチＳＷ２、ＳＷ３とからなる。
【００１８】
増幅器７７は、その入力側にアナログコモン電圧Ｖｃが供給されるようになっている。増幅器７７の出力側はスイッチＳＷ２の一端側に接続され、そのスイッチＳＷ２の他端側は、抵抗Ｒ４、抵抗Ｒ５、およびスイッチＳＷ３を介してグランド電位Ｖｓｓに接続されるようになっている。
抵抗Ｒ４と抵抗Ｒ５の共通接続部から出力電圧Ｖ１を取り出し、この出力電圧Ｖ１を、バッファ回路７２を構成する演算増幅器の＋入力端子に供給するようになっている。抵抗Ｒ４と抵抗Ｒ５の共通接続部は、コンデンサＣ２を介してグランド電圧Ｖｓｓに接続されている。バッファ回路７２を構成する演算増幅器は、その−入力端子と出力端子とが接続されている。
【００１９】
反転増幅器７３は、バッファ回路７２の出力電圧を所定の利得で反転増幅し、これをミュート電圧Ｖｍとして反転加算器５とコンパレータ７４にそれぞれ出力するものである。この反転増幅器７３は、演算増幅器７８と、抵抗Ｒ６、Ｒ７とから構成される。
さらに詳述すると、演算増幅器７８の−入力端子は、抵抗Ｒ６を介してバッファ回路７２を構成する演算増幅器の出力端子と接続されている。演算増幅器７８の＋入力端子には、アナログコモン電圧Ｖｃが印加されるようになっている。演算増幅器７８の−入力端子と出力端子との間に抵抗Ｒ７が接続されている。さらに、演算増幅器７８の出力端子は、反転加算器５の抵抗Ｒ３に接続されるとともに、コンパレータ７４の入力側に接続されている。
【００２０】
コンパレータ７４は、反転増幅器７３から出力されるミュート電圧Ｖｍを基準電圧Ｖｒｅｆ（例えば２．５Ｖ）と比較し、その比較結果に応じた出力電圧を制御回路７５に対して出力するものである。
制御回路７５は、コンパレータ７４からの出力電圧と外部からのパワーダウン信号ＰＤとに基づき、ＭＯＳトランジスタ６１のオンオフ制御と、スイッチＳＷ２、ＳＷ３の開閉制御とを行う回路である。スイッチＳＷ２は、スイッチＳＷ３の開閉制御信号の反転信号で制御される。
【００２１】
次に、このような構成からなる実施形態の動作例について、図１および図２を参照して説明する。
図２（Ａ）に示すように、時刻ｔ１に達する以前では、制御回路７５に供給されているパワーダウン信号ＰＤが「Ｈ」レベルにあり、このときには、各部への電力供給を制御するパワーダウン信号も図２（Ｈ）に示すように「Ｈ」レベルにある。従って、電圧発生回路７１、バッファ回路７２、反転増幅器７３、コンパレータ７４、および反転加算器５に対する電力供給は停止されてパワーダウン状態にあるので、その各部は動作停止状態にある。
【００２２】
このため、時刻ｔ１に達する以前では、反転加算器５に入力されるミュート電圧Ｖｍは図２（Ｂ）に示すようにグランド電圧Ｖｓｓ（０Ｖ）であり、コンパレータ７４の出力電圧は図２（Ｅ）に示すように不定である。また、このときには、制御回路７５から出力されるＭＯＳトランジスタ６１の制御電圧が図２（Ｆ）に示すように「Ｈ」レベルであってＭＯＳトランジスタ６１がオン状態にあるので、反転加算器５の出力電圧Ｖｏｕｔは図２（Ｇ）に示すようにグランド電圧Ｖｓｓとなる。
【００２３】
その後、時刻ｔ１で、図２（Ａ）に示すようにパワーダウン信号ＰＤが立ち下がると、この立ち下がりで図２（Ｈ）に示すように各部への電力供給を制御するパワーダウン信号が立ち下がり、パワーダウンの状態が解除される。これにより、電圧発生回路７１、バッファ回路７２、反転増幅器７３、コンパレータ７４、および反転加算器５に対する電力供給が行われてパワーアップ状態になる。
【００２４】
ところで、このときには、スイッチＳＷ２は開いた状態（オフ状態）にあるとともに、スイッチＳＷ３は閉じた状態（オン状態）にあるので（図２（Ｄ）参照）、バッファ回路７２の出力はグランド電圧Ｖｓｓとなる。このため、反転増幅器７３の出力であるミュート電圧Ｖｍは、図２（Ｂ）に示すようにグランド電圧Ｖｓｓから急激に上昇を開始する。
【００２５】
このときには、反転加算器５がパワーアップしてその際にノイズを発生するが、制御回路７５から出力されるＭＯＳトランジスタ６１の制御電圧が図２（Ｆ）に示すように「Ｈ」レベルであってＭＯＳトランジスタ６１がオン状態にあるので、そのノイズは出力電圧Ｖｏｕｔには現われない。
コンパレータ７４は、そのミュート電圧Ｖｍを基準電圧Ｖｒｅｆと比較する。そして、図２（Ｂ）に示すように、時刻ｔ２においてミュート電圧Ｖｍが基準電圧Ｖｒｅｆ（２．５Ｖ）を上回ると、コンパレータ７４の出力電圧は、図２（Ｅ）に示すように「Ｌ」レベルから「Ｈ」レベルに立ち上がる。
【００２６】
この立ち上がりで、ＭＯＳトランジスタ６１の制御電圧が、図2 （Ｆ）に示すように「Ｈ」レベルから「Ｌ」レベルに変化して、ＭＯＳトランジスタ６１はオフ状態となる。しかし、このときには、反転加算器５の出力電圧Ｖｏｕｔはグランド電圧Ｖｓｓのレベルにあるので、ノイズは出力されない。
また、時刻ｔ２では同時に、スイッチＳＷ３がオフ状態（図２（Ｄ）参照）になるとともに、スイッチＳＷ２がオン状態になるので、増幅器７７の出力電圧が抵抗Ｒ４を経由してコンデンサＣ２の充電を開始する。
【００２７】
このため、電圧発生回路７１の出力電圧Ｖ１は、抵抗Ｒ４とコンデンサＣ２により決まる時定数により、図２（Ｃ）に示すようにグランド電圧Ｖｓｓから緩やかに上昇していく。これに伴って、反転増幅器７３から出力されるミュート電圧Ｖｍは、図２（Ｂ）に示すように緩やかに下降していく。
このとき、ミュート信号発生部７は、反転加算器５の出力電圧Ｖｏｕｔをグランド電圧Ｖｓｓ（０Ｖ）のレベルにするとともに、反転加算器５の発生するオフセット電圧Ｖｏｆｆをキャンセルするために、次の（１）式で示すようなミュート電圧Ｖｍを生成出力する。
【００２８】
Ｖｍ＝Ｖｃ（１＋Ｒ３／Ｒ２）＋Ｖｏｆｆ〔（Ｒ３／Ｒ２）＋（Ｒ３／Ｒ２）＋１〕 ・・・・（１）
時刻ｔ３において、図２（Ｂ）に示すように、ミュート電圧Ｖｍが基準電圧Ｖｒｅｆを下回ると、コンパレータ７４の出力は図２（Ｅ）に示すように「Ｈ」レベルから「Ｌ」レベルに立ち下がる。
【００２９】
その後、時刻ｔ４になると、反転加算器５の出力電圧Ｖｏｕｔは、図２（Ｇ）に示すようにグランド電圧Ｖｓｓから上昇を開始する。このように、出力電圧Ｖｏｕｔの上昇が開始時刻ｔ４が、ミュート電圧Ｖｍの下降開始よりも遅れるのは、反転加算器５に供給するミュート電圧Ｖｍが（１）式からなり、このミュート電圧Ｖｍが、反転加算器５が発生するオフセット電圧を吸収（キャンセル）するからである。
【００３０】
時刻ｔ５において、電圧発生回路７１の出力電圧Ｖ１が、図２（Ｃ）に示すようにアナログコモン電圧Ｖｃまで上昇すると、これに伴い、反転増幅器７３からのミュート電圧Ｖｍが図２（Ｂ）に示すようにアナログコモン電圧Ｖｃまで下降し、反転加算器５の出力電圧Ｖｏｕｔが図２（Ｇ）に示すようにアナログコモン電圧Ｖｃまで上昇する。
【００３１】
これにより、反転加算器５の出力電圧Ｖｏｕｔは、図２（Ｇ）に示すように、アナログコモン電圧Ｖｃにアナログ入力信号Ｖｉｎが加算されたものとなる。
その後、時刻ｔ６において、図２（Ａ）に示すようにパワーダウン信号ＰＤが「Ｌ」レベルから「Ｈ」レベルに立ち上がると、このタイミングで制御回路７５は、スイッチＳＷ２をオン状態にすると同時に（図２（Ｄ）参照）、スイッチＳＷ３をオフ状態にする。
【００３２】
これより、電圧発生回路７１の出力電圧Ｖ１は、図２（Ｃ）に示すようにアナログコモン電圧Ｖｃからグランド電圧Ｖｓｓに向けて下降を開始する。これに伴い、反転増幅器７３からのミュート電圧Ｖｍは、図２（Ｂ）に示すようにアナログコモン電圧Ｖｃから上昇を開始し、反転加算器５の出力電圧Ｖｏｕｔは、図２（Ｇ）に示すようにグランド電圧Ｖｓｓに向けて下降していく。
【００３３】
このとき、ミュート信号発生部７は、上記と同様に、（１）式で示すようなミュート電圧Ｖｍを生成出力する。
そして、時刻ｔ７において、ミュート電圧Ｖｍが基準電圧Ｖｒｅｆまで上昇すると、コンパレータ７４の出力は図２（Ｅ）に示すように「Ｌ」レベルから「Ｈ」レベルに立ち上がる。この結果、制御回路から出力されるＭＯＳトランジスタ６１の制御電圧は図２（Ｆ）に示すように「Ｌ」レベルから「Ｈ」レベルに立ち上がる。
【００３４】
このときには、反転加算器５の出力電圧Ｖｏｕｔは、図２（Ｇ）に示すようにグランド電圧Ｖｓｓであるので、ＭＯＳトランジスタ６１の制御電圧が上記のように変化しても、その出力電圧Ｖｏｕｔにはノイズは現われない。また、その制御電圧の変化によりＭＯＳトランジスタ６１がオンするので、ＭＯＳトランジスタ６１で反転加算器５の出力端子は、グランド電圧Ｖｓｓに固定される。
【００３５】
さらに、ＭＯＳトランジスタ６１の制御電圧の立ち上がりで、各部への電力供給を制御するパワーダウン信号は、図２（Ｈ）に示すように「Ｌ」レベルから「Ｈ」レベルに変化する。従って、電圧発生回路７１、バッファ回路７２、反転増幅器７３、コンパレータ７４、および反転加算器５に対する電力供給は停止されてパワーダウンとなるので、その各部は動作停止状態になる。
【００３６】
このように、反転加算器５がパワーダウンするときには、それに伴うノイズが発生するが、このときには、反転加算器５の出力端子はグランド電圧Ｖｓｓに固定されているので、出力信号Ｖｏｕｔにそのノイズは現われない。
ところで、図４に示すような従来のミュート回路では、ミュート信号を調整して演算増幅器１のオフセット電圧を調整しようとしてもできない場合がある。
【００３７】
すなわち、演算増幅器１が正（プラス）のオフセット電圧を持っている場合には、ミュート信号を０〔Ｖ〕にしても、演算増幅器１の出力はその正のオフセット電圧の分だけ上昇するからである。
しかし、この実施形態では、反転加算器５を上記のように構成するとともに、ミュート動作時に、ミュート信号発生部７が、反転加算器５の持つオフセット電圧を吸収するとともに、反転加算器５の出力電圧Ｖｏｕｔをグランド電位Ｖｓｓにすべきミュート電圧Ｖｍを生成出力するようにした。
【００３８】
そこで、そのミュート電圧の求め方について、図３を参照して説明する。
図３は反転増幅器５Ａを示し、これは図１に示す反転加算器５に相当するが、演算増幅器５１の＋入力端子にグランド電圧Ｖｓｓ（０Ｖ）を供給するようになっている点が異なる。
図３の反転増幅器５Ａの出力電圧Ｖｏｕｔは、アナログ入力電圧をＶｉｎ、ミュート電圧をＶｍ、入力側に換算したオフセット電圧をＶｏｆｆとすると、次の（２）式で表される。
【００３９】
Ｖｏｕｔ＝−（Ｒ２／Ｒ１）Ｖｉｎ−（Ｒ２／Ｒ３）Ｖｍ＋Ｖｏｆｆ〔１＋（Ｒ２／Ｒ１）＋（Ｒ２／Ｒ３）〕 ・・・・（２）
ところで、反転増幅器５Ａのアナログコモン電圧をＶｃとすると、ミュート動作時には、アナログ入力電圧Ｖｉｎはアナログコモン電圧Ｖｃとなる。
ミュート動作時に、このアナログコモン電圧Ｖｃを打ち消して反転増幅器５Ａの出力電圧Ｖｏｕｔをグランド電圧Ｖｓｓ（０Ｖ）にするには、（２）式から次の（３）式で示すような電圧−Ｖｃが必要になる。
【００４０】
−Ｖｃ＝−（Ｒ２／Ｒ３）Ｖｍ＋Ｖｏｆｆ〔１＋（Ｒ２／Ｒ１）＋（Ｒ２／Ｒ３）〕 ・・・・（３）
この（３）式をミュート電圧Ｖｍについて解くと、次の（４）式となる。
Ｖｍ＝Ｖｃ（Ｒ３／Ｒ２）＋Ｖｏｆｆ〔（Ｒ３／Ｒ２）＋（Ｒ３／Ｒ１）＋１〕 ・・・・（４）
従って、ミュート動作時において、ミュート電圧Ｖｍとして（４）式の示すような電圧を反転増幅器５Ａに供給するようにすれば、反転増幅器５Ａの出力電圧Ｖｏｕｔは、オフセット電圧を吸収（キャンセル）したグランド電圧（０Ｖ）にすることができる。
【００４１】
従って、この実施形態では、（１）式によるミュート電圧Ｖｍを、上記の考え方を基づいて求めるようにした。なお、図１の反転加算器５では、演算増幅器５１の＋入力端子にアナログコモン電圧Ｖｃを供給するようにしているので、ミュート動作時において、反転加算器５に供給すべきミュート電圧Ｖｍが（１）式のようになる。
【００４２】
以上説明したように、この実施形態によれば、反転加算器５と、スイッチ素子６と、ミュート信号発生部７と含むようにした。そして、ミュート信号発生部７は、グランド電圧Ｖｓｓまたはアナログコモン電圧Ｖｃのいずれかのレベルを選択的に持つとともに、そのレベルが変化するときに、反転加算器５の発生するオフセット電圧を吸収するとともに、反転加算器５の出力電圧Ｖｏｕｔをグランド電位Ｖｓｓにすべきミュート信号Ｖｍを発生するようにした。
【００４３】
このため、この実施形態によれば、ミュート動作時において、反転加算器５が発生するオフセット電圧に基づいて発生するノイズを低減化またはなくすことができる。
また、この実施形態では、反転加算器５を使用するようにしたので、この動作点は演算増器５１の＋入力端子により決まる。従って、入力レンジは、アナログコモン電圧にのみ対応すれば良い。
【００４４】
【発明の効果】
以上述べたように、本発明によれば、ミュート動作時において、反転加算器が発生するオフセット電圧に基づいて発生するノイズを低減化または無くすことが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態の構成を示すブロック図である。
【図２】本発明の実施形態の各部の波形を示す図である。
【図３】ミュート電圧を決定のしかたを説明する図である。
【図４】従来回路の構成を示すブロック図である。
【符号の説明】
５ 反転加算器
６ スイッチ素子
７ ミュート信号発生部
５１ 演算増幅器
７１ 電圧発生回路
７２ バッファ回路
７３ 反転増幅器
７４ コンパレータ
７５ 制御回路

Claims (3)

1. アナログ入力信号を反転増幅するとともに、ミュート信号を反転増幅し、その各反転増幅された信号を加算して出力する反転加算器と、
   この反転加算器の出力をグランド電圧に接続自在なスイッチと、
   前記ミュート信号を発生するミュート信号発生部とを備え、
   前記ミュート信号発生部は、前記グランド電圧またはアナログコモン電圧のいずれかのレベルを選択的に持つとともに、そのレベルが、前記グランド電圧または前記アナログコモン電圧のうち、いずれか一方のレベルからいずれか他方のレベルに変化するときに、前記反転加算器の発生するオフセット電圧をキャンセルするとともに、前記反転加算器の出力をグランド電位とすべきミュート信号を発生するようになっていることを特徴とするミュート回路。
2. 前記反転加算器は、
   演算増幅器と、
   この演算増幅器の−入力端子に接続されて前記アナログ入力信号を供給するための第１の抵抗と、
   前記演算増幅器の−入力端子に接続されて前記ミュート信号を供給するための第２の抵抗と、
   前記演算増幅器の−入力端子とその出力端子との間に接続される帰還用の抵抗とを備え、
   前記演算増幅器の＋入力端子に前記アナログコモン電圧を供給するようにしたことを特徴とする請求項１に記載のミュート回路。
3. 前記ミュート信号発生部は、
   前記アナログコモン電圧と前記グランド電圧とのいずれか一方を選択する選択手段と、
   この選択手段で前記アナログコモン電圧が選択された場合に、そのアナログコモン電圧に基づいて所定のミュート信号を発生するミュート信号発生手段と、
   このミュート信号発生手段の発生するミュート信号のレベルと基準レベルとを比較する比較手段と、
   この比較手段の比較結果に基づいて前記スイッチの開閉制御および前記選択手段の選択制御を行う制御手段と、
   を備えたことを特徴とする請求項１または請求項２に記載のミュート回路。

Images