JP4442948B2 - 定電圧出力回路 - Google Patents
定電圧出力回路 Download PDFInfo
- Publication number
- JP4442948B2 JP4442948B2 JP10707299A JP10707299A JP4442948B2 JP 4442948 B2 JP4442948 B2 JP 4442948B2 JP 10707299 A JP10707299 A JP 10707299A JP 10707299 A JP10707299 A JP 10707299A JP 4442948 B2 JP4442948 B2 JP 4442948B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- constant voltage
- output circuit
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
- Dram (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、定電圧を出力する定電圧出力回路に関し、より詳細には、帰還回路をサンプリング動作させることによって消費電力を低減する定電圧出力回路に関する。
【０００２】
【従来の技術】
従来の定電圧出力回路として、例えば、特開平６−５９７５６号公報に開示された『定電圧出力回路』がある。この回路は、定電圧回路の定電圧出力を発振回路の電源として使用するものであって、定電圧回路の出力電圧が発振回路の発振開始電圧又は発振維持電圧と等しい変化率特性を示すようにしたものである。従って、製造工程において、各回路を構成するトランジスタの閾値電圧が変化しても、発振回路の発振開始電圧又は発振維持電圧と、定電圧回路の出力電圧との電圧差がほぼ一定となり、出力電圧の絶対値を発振開始電圧又は発振維持電圧の絶対値付近にまで下げることが可能となり、発振回路の消費電力を低減することができる。
【０００３】
また、特開平１０−２１３６８６号公報に開示された『発振回路、定電圧発生回路、半導体装置、及びこれらを具備した携帯用電子機器および時計』には、発振回路の発振用インバータを構成するトランジスタの閾値電圧や、定電圧発生回路のオペアンプの入力部と接続されたトランジスタの閾値電圧を調整することにより発振回路の消費電力を低減することが述べられている。
【０００４】
しかし、上述した特開平６−５９７５６号公報および特開平１０−２１３６８６号公報に開示された定電圧出力回路では、電力の供給対象である発振回路の消費電力は低減することができるが、定電圧出力回路自体の消費電力は依然大きいままであるという不具合があった。
【０００５】
この不具合を解決する従来の定電圧出力回路として、腕時計の発振回路等に電力を供給する定電圧出力回路であって、腕時計の発振回路等に電力を供給する出力回路と、出力回路の出力を帰還入力し、出力回路の出力を制御する制御信号を出力する帰還回路と、帰還回路を連続的にオン，オフするサンプリング回路と、を備えた定電圧出力回路が提供されている。この定電圧出力回路は、帰還回路をオン状態に保つのではなく、連続的にオン，オフするので、帰還回路で消費する電力を低減し、定電圧出力回路自体の消費電力を低減することができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の、帰還回路を連続的にオン，オフするようにした定電圧出力回路によれば、帰還回路がオフされた場合、オフされた帰還回路の影響により、制御信号を入力するための出力回路の入力端の電圧が変化するため、出力回路の出力が大きく変化し、出力電圧が大きく変化してしまうという問題点があった。
【０００７】
また、帰還回路オフの際の出力回路の出力の変化により、帰還回路のオン，オフの周期にあわせて出力電圧の絶対値が波状に変化するため、この波の山部分で、電力の供給対象である対象回路に対して必要以上に高い絶対値の電圧を供給することになり、対象回路における消費電力が増大してしまうという不具合もある。なお、出力電圧の絶対値の電圧レベルは、波状の変化を考慮にいれて、波の谷部分においても、出力電圧の絶対値が発振回路等の停止電圧の絶対値を下回ることの無いように設定しなければならない。
【０００８】
本発明は上記に鑑みてなされたものであって、定電圧出力回路自体の消費電力を低減し、かつ、出力電圧の変化を低減することを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に係る定電圧出力回路は、電力の供給対象である対象回路に電力を供給する定電圧出力回路において、前記対象回路に電力を供給する出力回路と、前記出力回路の出力を帰還入力し、前記出力回路の出力を制御する制御信号を出力する帰還回路と、前記帰還回路を連続的にオン，オフするサンプリング回路と、前記帰還回路から出力された制御信号を前記出力回路に入力するための信号線上に設けられ、前記サンプリング回路のオン，オフに基づいて前記信号線をオン，オフするスイッチと、前記スイッチと前記出力回路との間に設けられ、前記スイッチにより前記信号線がオフされた場合に、前記制御信号を入力するための前記出力回路の入力端を、前記信号線がオフされる前の信号レベルに保持する保持回路と、を具備するものである。
【００１０】
この請求項１の定電圧出力回路にあっては、サンプリング回路が帰還回路を連続的にオン，オフし、帰還回路から出力された制御信号を出力回路に入力するための信号線を、サンプリング回路のオン，オフに基づいてオン，オフし、信号線がオフされた場合に、制御信号を入力するための出力回路の入力端を、信号線がオフされる前の信号レベルに保持して、出力回路の入力端の電圧の変化が無くなる。
【００１１】
また、請求項２に係る定電圧出力回路は、請求項１に記載の定電圧出力回路において、前記帰還回路は、基準電圧を発生させる基準電圧発生回路と、前記帰還入力のための負荷回路と、前記基準電圧発生回路が発生させた基準電圧および前記帰還入力に応じた前記負荷回路の出力を入力し、前記制御信号を出力する差動回路と、を備え、前記サンプリング回路が前記差動回路をオン，オフするものである。
【００１２】
この請求項２の定電圧出力回路にあっては、サンプリング回路が差動回路を連続的にオン，オフする。
【００１３】
また、請求項３に係る定電圧出力回路は、請求項１に記載の定電圧出力回路において、前記帰還回路は、基準電圧を発生させる基準電圧発生回路と、前記帰還入力のための負荷回路と、前記基準電圧発生回路が発生させた基準電圧および前記帰還入力に応じた前記負荷回路の出力を入力し、制御信号を出力する差動回路と、を備え、前記サンプリング回路が、前記差動回路および負荷回路をオン，オフするものである。
【００１４】
この請求項３の定電圧出力回路にあっては、サンプリング回路が差動回路および負荷回路を連続的にオン，オフする。
【００１５】
また、請求項４に係る定電圧出力回路は、請求項１，２または３に記載の定電圧出力回路において、前記保持回路は位相補償用容量により構成されるものである。
【００１６】
【発明の実施の形態】
以下に本発明の実施の形態を、実施の形態１，実施の形態２の順で、添付の図面を参照して詳細に説明する。
【００１７】
実施の形態１．
実施の形態１の定電圧出力回路として、腕時計や携帯機器に用いられ、発振回路等の電源となる定電圧出力回路を例にあげ、図１〜図３を用いて説明する。図１は、実施の形態１の定電圧出力回路の構成を示すブロック図である。
【００１８】
実施の形態１の定電圧出力回路は、電力の供給対象である図示しない対象回路に電力を供給する定電圧出力回路において、図示しない対象回路に電力を供給する出力回路１０１と、出力回路１０１の出力を帰還入力し、出力回路１０１の出力を制御する制御信号を出力する帰還回路１０２と、帰還回路１０２を連続的にオン，オフするサンプリング回路１０３と、帰還回路１０２から出力された制御信号を出力回路１０１に入力するための信号線上に設けられ、サンプリング回路１０３のオン，オフに基づいて信号線をオン，オフするスイッチ１０４と、スイッチ１０４と出力回路１０１との間に設けられ、スイッチ１０４により信号線がオフされた場合に、制御信号を入力するための出力回路１０１の入力端をオフされる前の信号レベルに保持する保持回路１０５と、を備えている。
【００１９】
帰還回路１０２は、出力回路１０１の出力を帰還入力して制御信号を出力する。サンプリング回路１０３は、帰還回路１０２を連続的にオン，オフし、スイッチ１０４は、このオン，オフに基づいて信号線をオン，オフする。スイッチ１０４により、信号線がオフされた場合、保持回路１０５は、出力回路１０１の入力端をオフされる前の信号レベルに保持する。
【００２０】
図２は、実施の形態１の定電圧出力回路の構成を示す概略回路図である。実施の形態１の定電圧出力回路において、トランジスタＱＮ１３は出力回路１０１を構成し、抵抗Ｒ１およびＲ２からなる負荷回路、差動回路ＯＰ１、および基準電圧Ｖｒｅｆを発生させる定電圧源２０１は帰還回路１０２を構成し、位相補償用コンデンサＣＣは保持回路１０５を構成する。ここで、出力電圧ＶＲＥＧは、以下に示す式によって求められる。
ＶＲＥＧ＝Ｖｒｅｆ×（Ｒ１＋Ｒ２）／Ｒ１
【００２１】
図３は、実施の形態１の定電圧出力回路の構成を示す回路図である。実施の形態１の定電圧出力回路において、トランジスタＱＰ１１，定電流源３０１ならびにトランジスタＱＰ２，ＱＰ１，ＱＮ１，ＱＰ１５，ＱＰ１６，ＱＮ１１，ＱＰ１７およびＱＮ１２は差動回路ＯＰ１を構成し、トランジスタＱＰ３およびＱＮ２はスイッチ１０４を構成する。ＳＰおよびＳＰＸは、お互いが逆の論理となる信号であって、サンプリング回路１０３から出力される。
【００２２】
以上の構成において、実施の形態１の動作を説明する。図４は、実施の形態１のサンプリング回路１０３から出力される信号ＳＰおよびＳＰＸのタイミング図である。ＳＰは、帰還回路１０２をオンさせる間（イネーブル（ＥＮ）時）はハイレベルとなり，帰還回路１０２をオフさせる間（ホールド（ＨＯＬＤ）時）はローレベルとなる。ＳＰＸは、ＳＰと逆論理となる。
【００２３】
イネーブル時、ＳＰがハイレベル、ＳＰＸがローレベルとなり、トランジスタＱＰ１およびＱＮ１がオンし、トランジスタＱＰ１１およびＱＰ１５によってカレントミラー回路が構成される。トランジスタＱＰ１５には、トランジスタＱＰ１１の特性により定まる電流が流れ、トランジスタＱＰ１６を流れる電流とトランジスタＱＰ１７を流れる電流とに分岐する。
【００２４】
ここで、トランジスタＱＰ１６を流れる電流とトランジスタＱＰ１７を流れる電流とが等しい状態で差動回路ＯＰ１の動作が安定する。これらの電流が等しくなるためにはトランジスタＱＰ１６のゲート電圧とトランジスタＱＰ１７のゲート電圧とが等しくならなければならない。換言すれば、トランジスタＱＰ１７のゲート電圧を基準電圧Ｖｒｅｆと等しくしなければならない。トランジスタＱＰ１７のゲート電圧が基準電圧Ｖｒｅｆと等しくなるようにトランジスタＱＮ１３を流れる電流を制御するため、トランジスタＱＰ１６のドレイン電圧がトランジスタＱＰ３およびＱＮ２を介してトランジスタＱＮ１３のゲート端子に印加される。
【００２５】
ホールド時、ＳＰがローレベル、ＳＰＸがハイレベルとなり、トランジスタＱＰ１およびＱＮ１がオフし、代わってトランジスタＱＰ２がオンする。トランジスタＱＰ１５のゲート電圧がトランジスタＱＰ２を介してハイレベルとなり、トランジスタＱＰ１５がオフし、トランジスタＱＰ１５を流れる電流がストップする。これにより、実施の形態１の定電圧出力回路の消費電力が低減される。
【００２６】
また、トランジスタＱＰ３およびトランジスタＱＮ２がオフされ、トランジスタＱＮ１３のゲート端子と差動回路ＯＰ１とが切り離されるため、トランジスタＱＮ１３のゲート端子は、オフされた差動回路ＯＰ１の影響を受けない。トランジスタＱＮ１３のゲート端子は位相補償用コンデンサＣＣによりイネーブル時の電圧に保持され、ＱＮ１３にはイネーブル時と同じ大きさの電流が流れる。対象回路の負荷が大きく変わらない限り、ホールド時においても、イネーブル時と同様の定電圧出力を得ることができる。
【００２７】
前述した様に実施の形態１によれば、サンプリング回路１０３が差動回路ＯＰ１を連続的にオン，オフし、サンプリング回路１０３のオン，オフに基づいて、差動回路が出力する制御信号を出力回路１０１に入力する信号線をオン，オフし、この信号線がオフされた場合、制御信号を入力するための出力回路１０１の入力端を、信号線がオフされる前の信号レベルに保持して、出力回路１０１の入力端の電圧の変化が無くなるため、定電圧出力回路自体の消費電力を低減し、かつ、出力電圧の変化を低減することができる。さらに、出力電圧の変化を低減できるので、出力電圧を、電力の供給対象である対象回路の停止電圧付近まで近づけることができ、対象回路の消費電力を低減することができる。
【００２８】
また、保持回路１０５は位相補償用コンデンサにより構成されているため、定電圧出力回路に一般的に設けられている位相補償用コンデンサを用いることにより、部品点数を削減することができる。
【００２９】
実施の形態２．
実施の形態２の定電圧出力回路について図５および図６を用いて説明する。なお、実施の形態２の定電圧出力回路の構成は、実施の形態１の定電圧出力回路の構成と同様であるため、同一の部分には図２および図３と同一の符号を付してその説明を省略し、異なる部分についてのみ説明する。
【００３０】
図５は、実施の形態２の定電圧出力回路の構成を示す概略回路図である。実施の形態２の定電圧出力回路は、負荷回路として、抵抗Ｒ１およびＲ２に代えて定電流源５０１を備えている。定電流源５０１はサンプリング回路１０３と接続されており、サンプリング回路１０３は、差動回路とともに、負荷回路である定電流源５０１をオン，オフする。ここで、出力電圧ＶＲＥＧは、以下に示す式によって求められる。
ＶＲＥＧ＝Ｖｒｅｆ
【００３１】
図６は、実施の形態２の定電圧出力回路の構成を示す回路図である。実施の形態２の定電圧出力回路において、トランジスタＱＰ２２，ＱＰ２１，ＱＮ２１およびＱＰ２５は定電流源５０１を構成する。
【００３２】
以上の構成において、実施の形態２の動作を説明する。なお、実施の形態２の動作は、実施の形態１の動作と同様のため、同一の部分はその説明を省略し、異なる部分についてのみ説明する。
【００３３】
イネーブル時、ＳＰがハイレベル、ＳＰＸがローレベルとなり、トランジスタＱＰ２１およびＱＮ２１がオンし、トランジスタＱＰ１１およびＱＰ２５によってカレントミラー回路が構成される。トランジスタＱＰ２５には、トランジスタＱＰ１１の特性により定まる電流が流れる。
【００３４】
ホールド時、ＳＰがローレベル、ＳＰＸがハイレベルとなり、トランジスタＱＰ２１およびＱＮ２１がオフし、代わってトランジスタＱＰ２２がオンする。トランジスタＱＰ２５のゲート電圧がトランジスタＱＰ２２を介してハイレベルとなり、トランジスタＱＰ２５がオフし、トランジスタＱＰ２５を流れる電流がストップする。これにより、実施の形態２の定電圧出力回路の消費電力がさらに低減される。
【００３５】
前述した様に実施の形態２によれば、サンプリング回路１０３が差動回路とともに負荷回路をオン，オフするため、定電圧出力回路自体の消費電力をさらに低減することができる。
【００３６】
なお、帰還回路１０２はどの様なものであってもよく、例えば、図７および図８に示すようなものであっても良いし、サンプリング回路１０３が、さらに、基準電圧Ｖｒｅｆを発生させる回路をオン，オフさせるようにしてもよい。
【００３７】
【発明の効果】
以上説明したように、本発明の定電圧出力回路（請求項１）は、サンプリング回路が帰還回路を連続的にオン，オフし、帰還回路から出力された制御信号を出力回路に入力するための信号線を、サンプリング回路のオン，オフに基づいてオン，オフし、信号線がオフされた場合に、制御信号を入力するための出力回路の入力端を、信号線がオフされる前の信号レベルに保持して、出力回路の入力端の電圧の変化が無くなるため、定電圧出力回路自体の消費電力を低減し、かつ、出力電圧の変化を低減することができる。
【００３８】
また、本発明の定電圧出力回路（請求項２）は、サンプリング回路が差動回路を連続的にオン，オフするため、定電圧出力回路自体の消費電力を低減することができる。
【００３９】
また、本発明の定電圧出力回路（請求項３）は、サンプリング回路が差動回路を連続的にオン，オフし、加えてさらに、負荷回路を連続的にオン，オフするため、定電圧出力回路自体の消費電力をさらに低減することができる。
【００４０】
また、本発明の定電圧出力回路（請求項４）は、保持回路が位相補償用容量により構成されるものであるため、定電圧出力回路に一般的に設けられている位相補償用コンデンサを用いることにより、部品点数を削減できる。
【図面の簡単な説明】
【図１】実施の形態１の定電圧出力回路の構成を示すブロック図である。
【図２】実施の形態１の定電圧出力回路の構成を示す概略回路図である。
【図３】実施の形態１の定電圧出力回路の構成を示す回路図である。
【図４】実施の形態１のサンプリング回路から出力される信号ＳＰおよびＳＰＸのタイミング図である。
【図５】実施の形態２の定電圧出力回路の構成を示す概略回路図である。
【図６】実施の形態２の定電圧出力回路の構成を示す回路図である。
【図７】実施の形態２の定電圧出力回路の他の構成を示す概略回路図である。
【図８】実施の形態２の定電圧出力回路の他の構成を示す回路図である。
【符号の説明】
１０１ 出力回路
１０２ 帰還回路
１０３ サンプリング回路
１０４ スイッチ
１０５ 保持回路
【発明の属する技術分野】
本発明は、定電圧を出力する定電圧出力回路に関し、より詳細には、帰還回路をサンプリング動作させることによって消費電力を低減する定電圧出力回路に関する。
【０００２】
【従来の技術】
従来の定電圧出力回路として、例えば、特開平６−５９７５６号公報に開示された『定電圧出力回路』がある。この回路は、定電圧回路の定電圧出力を発振回路の電源として使用するものであって、定電圧回路の出力電圧が発振回路の発振開始電圧又は発振維持電圧と等しい変化率特性を示すようにしたものである。従って、製造工程において、各回路を構成するトランジスタの閾値電圧が変化しても、発振回路の発振開始電圧又は発振維持電圧と、定電圧回路の出力電圧との電圧差がほぼ一定となり、出力電圧の絶対値を発振開始電圧又は発振維持電圧の絶対値付近にまで下げることが可能となり、発振回路の消費電力を低減することができる。
【０００３】
また、特開平１０−２１３６８６号公報に開示された『発振回路、定電圧発生回路、半導体装置、及びこれらを具備した携帯用電子機器および時計』には、発振回路の発振用インバータを構成するトランジスタの閾値電圧や、定電圧発生回路のオペアンプの入力部と接続されたトランジスタの閾値電圧を調整することにより発振回路の消費電力を低減することが述べられている。
【０００４】
しかし、上述した特開平６−５９７５６号公報および特開平１０−２１３６８６号公報に開示された定電圧出力回路では、電力の供給対象である発振回路の消費電力は低減することができるが、定電圧出力回路自体の消費電力は依然大きいままであるという不具合があった。
【０００５】
この不具合を解決する従来の定電圧出力回路として、腕時計の発振回路等に電力を供給する定電圧出力回路であって、腕時計の発振回路等に電力を供給する出力回路と、出力回路の出力を帰還入力し、出力回路の出力を制御する制御信号を出力する帰還回路と、帰還回路を連続的にオン，オフするサンプリング回路と、を備えた定電圧出力回路が提供されている。この定電圧出力回路は、帰還回路をオン状態に保つのではなく、連続的にオン，オフするので、帰還回路で消費する電力を低減し、定電圧出力回路自体の消費電力を低減することができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の、帰還回路を連続的にオン，オフするようにした定電圧出力回路によれば、帰還回路がオフされた場合、オフされた帰還回路の影響により、制御信号を入力するための出力回路の入力端の電圧が変化するため、出力回路の出力が大きく変化し、出力電圧が大きく変化してしまうという問題点があった。
【０００７】
また、帰還回路オフの際の出力回路の出力の変化により、帰還回路のオン，オフの周期にあわせて出力電圧の絶対値が波状に変化するため、この波の山部分で、電力の供給対象である対象回路に対して必要以上に高い絶対値の電圧を供給することになり、対象回路における消費電力が増大してしまうという不具合もある。なお、出力電圧の絶対値の電圧レベルは、波状の変化を考慮にいれて、波の谷部分においても、出力電圧の絶対値が発振回路等の停止電圧の絶対値を下回ることの無いように設定しなければならない。
【０００８】
本発明は上記に鑑みてなされたものであって、定電圧出力回路自体の消費電力を低減し、かつ、出力電圧の変化を低減することを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に係る定電圧出力回路は、電力の供給対象である対象回路に電力を供給する定電圧出力回路において、前記対象回路に電力を供給する出力回路と、前記出力回路の出力を帰還入力し、前記出力回路の出力を制御する制御信号を出力する帰還回路と、前記帰還回路を連続的にオン，オフするサンプリング回路と、前記帰還回路から出力された制御信号を前記出力回路に入力するための信号線上に設けられ、前記サンプリング回路のオン，オフに基づいて前記信号線をオン，オフするスイッチと、前記スイッチと前記出力回路との間に設けられ、前記スイッチにより前記信号線がオフされた場合に、前記制御信号を入力するための前記出力回路の入力端を、前記信号線がオフされる前の信号レベルに保持する保持回路と、を具備するものである。
【００１０】
この請求項１の定電圧出力回路にあっては、サンプリング回路が帰還回路を連続的にオン，オフし、帰還回路から出力された制御信号を出力回路に入力するための信号線を、サンプリング回路のオン，オフに基づいてオン，オフし、信号線がオフされた場合に、制御信号を入力するための出力回路の入力端を、信号線がオフされる前の信号レベルに保持して、出力回路の入力端の電圧の変化が無くなる。
【００１１】
また、請求項２に係る定電圧出力回路は、請求項１に記載の定電圧出力回路において、前記帰還回路は、基準電圧を発生させる基準電圧発生回路と、前記帰還入力のための負荷回路と、前記基準電圧発生回路が発生させた基準電圧および前記帰還入力に応じた前記負荷回路の出力を入力し、前記制御信号を出力する差動回路と、を備え、前記サンプリング回路が前記差動回路をオン，オフするものである。
【００１２】
この請求項２の定電圧出力回路にあっては、サンプリング回路が差動回路を連続的にオン，オフする。
【００１３】
また、請求項３に係る定電圧出力回路は、請求項１に記載の定電圧出力回路において、前記帰還回路は、基準電圧を発生させる基準電圧発生回路と、前記帰還入力のための負荷回路と、前記基準電圧発生回路が発生させた基準電圧および前記帰還入力に応じた前記負荷回路の出力を入力し、制御信号を出力する差動回路と、を備え、前記サンプリング回路が、前記差動回路および負荷回路をオン，オフするものである。
【００１４】
この請求項３の定電圧出力回路にあっては、サンプリング回路が差動回路および負荷回路を連続的にオン，オフする。
【００１５】
また、請求項４に係る定電圧出力回路は、請求項１，２または３に記載の定電圧出力回路において、前記保持回路は位相補償用容量により構成されるものである。
【００１６】
【発明の実施の形態】
以下に本発明の実施の形態を、実施の形態１，実施の形態２の順で、添付の図面を参照して詳細に説明する。
【００１７】
実施の形態１．
実施の形態１の定電圧出力回路として、腕時計や携帯機器に用いられ、発振回路等の電源となる定電圧出力回路を例にあげ、図１〜図３を用いて説明する。図１は、実施の形態１の定電圧出力回路の構成を示すブロック図である。
【００１８】
実施の形態１の定電圧出力回路は、電力の供給対象である図示しない対象回路に電力を供給する定電圧出力回路において、図示しない対象回路に電力を供給する出力回路１０１と、出力回路１０１の出力を帰還入力し、出力回路１０１の出力を制御する制御信号を出力する帰還回路１０２と、帰還回路１０２を連続的にオン，オフするサンプリング回路１０３と、帰還回路１０２から出力された制御信号を出力回路１０１に入力するための信号線上に設けられ、サンプリング回路１０３のオン，オフに基づいて信号線をオン，オフするスイッチ１０４と、スイッチ１０４と出力回路１０１との間に設けられ、スイッチ１０４により信号線がオフされた場合に、制御信号を入力するための出力回路１０１の入力端をオフされる前の信号レベルに保持する保持回路１０５と、を備えている。
【００１９】
帰還回路１０２は、出力回路１０１の出力を帰還入力して制御信号を出力する。サンプリング回路１０３は、帰還回路１０２を連続的にオン，オフし、スイッチ１０４は、このオン，オフに基づいて信号線をオン，オフする。スイッチ１０４により、信号線がオフされた場合、保持回路１０５は、出力回路１０１の入力端をオフされる前の信号レベルに保持する。
【００２０】
図２は、実施の形態１の定電圧出力回路の構成を示す概略回路図である。実施の形態１の定電圧出力回路において、トランジスタＱＮ１３は出力回路１０１を構成し、抵抗Ｒ１およびＲ２からなる負荷回路、差動回路ＯＰ１、および基準電圧Ｖｒｅｆを発生させる定電圧源２０１は帰還回路１０２を構成し、位相補償用コンデンサＣＣは保持回路１０５を構成する。ここで、出力電圧ＶＲＥＧは、以下に示す式によって求められる。
ＶＲＥＧ＝Ｖｒｅｆ×（Ｒ１＋Ｒ２）／Ｒ１
【００２１】
図３は、実施の形態１の定電圧出力回路の構成を示す回路図である。実施の形態１の定電圧出力回路において、トランジスタＱＰ１１，定電流源３０１ならびにトランジスタＱＰ２，ＱＰ１，ＱＮ１，ＱＰ１５，ＱＰ１６，ＱＮ１１，ＱＰ１７およびＱＮ１２は差動回路ＯＰ１を構成し、トランジスタＱＰ３およびＱＮ２はスイッチ１０４を構成する。ＳＰおよびＳＰＸは、お互いが逆の論理となる信号であって、サンプリング回路１０３から出力される。
【００２２】
以上の構成において、実施の形態１の動作を説明する。図４は、実施の形態１のサンプリング回路１０３から出力される信号ＳＰおよびＳＰＸのタイミング図である。ＳＰは、帰還回路１０２をオンさせる間（イネーブル（ＥＮ）時）はハイレベルとなり，帰還回路１０２をオフさせる間（ホールド（ＨＯＬＤ）時）はローレベルとなる。ＳＰＸは、ＳＰと逆論理となる。
【００２３】
イネーブル時、ＳＰがハイレベル、ＳＰＸがローレベルとなり、トランジスタＱＰ１およびＱＮ１がオンし、トランジスタＱＰ１１およびＱＰ１５によってカレントミラー回路が構成される。トランジスタＱＰ１５には、トランジスタＱＰ１１の特性により定まる電流が流れ、トランジスタＱＰ１６を流れる電流とトランジスタＱＰ１７を流れる電流とに分岐する。
【００２４】
ここで、トランジスタＱＰ１６を流れる電流とトランジスタＱＰ１７を流れる電流とが等しい状態で差動回路ＯＰ１の動作が安定する。これらの電流が等しくなるためにはトランジスタＱＰ１６のゲート電圧とトランジスタＱＰ１７のゲート電圧とが等しくならなければならない。換言すれば、トランジスタＱＰ１７のゲート電圧を基準電圧Ｖｒｅｆと等しくしなければならない。トランジスタＱＰ１７のゲート電圧が基準電圧Ｖｒｅｆと等しくなるようにトランジスタＱＮ１３を流れる電流を制御するため、トランジスタＱＰ１６のドレイン電圧がトランジスタＱＰ３およびＱＮ２を介してトランジスタＱＮ１３のゲート端子に印加される。
【００２５】
ホールド時、ＳＰがローレベル、ＳＰＸがハイレベルとなり、トランジスタＱＰ１およびＱＮ１がオフし、代わってトランジスタＱＰ２がオンする。トランジスタＱＰ１５のゲート電圧がトランジスタＱＰ２を介してハイレベルとなり、トランジスタＱＰ１５がオフし、トランジスタＱＰ１５を流れる電流がストップする。これにより、実施の形態１の定電圧出力回路の消費電力が低減される。
【００２６】
また、トランジスタＱＰ３およびトランジスタＱＮ２がオフされ、トランジスタＱＮ１３のゲート端子と差動回路ＯＰ１とが切り離されるため、トランジスタＱＮ１３のゲート端子は、オフされた差動回路ＯＰ１の影響を受けない。トランジスタＱＮ１３のゲート端子は位相補償用コンデンサＣＣによりイネーブル時の電圧に保持され、ＱＮ１３にはイネーブル時と同じ大きさの電流が流れる。対象回路の負荷が大きく変わらない限り、ホールド時においても、イネーブル時と同様の定電圧出力を得ることができる。
【００２７】
前述した様に実施の形態１によれば、サンプリング回路１０３が差動回路ＯＰ１を連続的にオン，オフし、サンプリング回路１０３のオン，オフに基づいて、差動回路が出力する制御信号を出力回路１０１に入力する信号線をオン，オフし、この信号線がオフされた場合、制御信号を入力するための出力回路１０１の入力端を、信号線がオフされる前の信号レベルに保持して、出力回路１０１の入力端の電圧の変化が無くなるため、定電圧出力回路自体の消費電力を低減し、かつ、出力電圧の変化を低減することができる。さらに、出力電圧の変化を低減できるので、出力電圧を、電力の供給対象である対象回路の停止電圧付近まで近づけることができ、対象回路の消費電力を低減することができる。
【００２８】
また、保持回路１０５は位相補償用コンデンサにより構成されているため、定電圧出力回路に一般的に設けられている位相補償用コンデンサを用いることにより、部品点数を削減することができる。
【００２９】
実施の形態２．
実施の形態２の定電圧出力回路について図５および図６を用いて説明する。なお、実施の形態２の定電圧出力回路の構成は、実施の形態１の定電圧出力回路の構成と同様であるため、同一の部分には図２および図３と同一の符号を付してその説明を省略し、異なる部分についてのみ説明する。
【００３０】
図５は、実施の形態２の定電圧出力回路の構成を示す概略回路図である。実施の形態２の定電圧出力回路は、負荷回路として、抵抗Ｒ１およびＲ２に代えて定電流源５０１を備えている。定電流源５０１はサンプリング回路１０３と接続されており、サンプリング回路１０３は、差動回路とともに、負荷回路である定電流源５０１をオン，オフする。ここで、出力電圧ＶＲＥＧは、以下に示す式によって求められる。
ＶＲＥＧ＝Ｖｒｅｆ
【００３１】
図６は、実施の形態２の定電圧出力回路の構成を示す回路図である。実施の形態２の定電圧出力回路において、トランジスタＱＰ２２，ＱＰ２１，ＱＮ２１およびＱＰ２５は定電流源５０１を構成する。
【００３２】
以上の構成において、実施の形態２の動作を説明する。なお、実施の形態２の動作は、実施の形態１の動作と同様のため、同一の部分はその説明を省略し、異なる部分についてのみ説明する。
【００３３】
イネーブル時、ＳＰがハイレベル、ＳＰＸがローレベルとなり、トランジスタＱＰ２１およびＱＮ２１がオンし、トランジスタＱＰ１１およびＱＰ２５によってカレントミラー回路が構成される。トランジスタＱＰ２５には、トランジスタＱＰ１１の特性により定まる電流が流れる。
【００３４】
ホールド時、ＳＰがローレベル、ＳＰＸがハイレベルとなり、トランジスタＱＰ２１およびＱＮ２１がオフし、代わってトランジスタＱＰ２２がオンする。トランジスタＱＰ２５のゲート電圧がトランジスタＱＰ２２を介してハイレベルとなり、トランジスタＱＰ２５がオフし、トランジスタＱＰ２５を流れる電流がストップする。これにより、実施の形態２の定電圧出力回路の消費電力がさらに低減される。
【００３５】
前述した様に実施の形態２によれば、サンプリング回路１０３が差動回路とともに負荷回路をオン，オフするため、定電圧出力回路自体の消費電力をさらに低減することができる。
【００３６】
なお、帰還回路１０２はどの様なものであってもよく、例えば、図７および図８に示すようなものであっても良いし、サンプリング回路１０３が、さらに、基準電圧Ｖｒｅｆを発生させる回路をオン，オフさせるようにしてもよい。
【００３７】
【発明の効果】
以上説明したように、本発明の定電圧出力回路（請求項１）は、サンプリング回路が帰還回路を連続的にオン，オフし、帰還回路から出力された制御信号を出力回路に入力するための信号線を、サンプリング回路のオン，オフに基づいてオン，オフし、信号線がオフされた場合に、制御信号を入力するための出力回路の入力端を、信号線がオフされる前の信号レベルに保持して、出力回路の入力端の電圧の変化が無くなるため、定電圧出力回路自体の消費電力を低減し、かつ、出力電圧の変化を低減することができる。
【００３８】
また、本発明の定電圧出力回路（請求項２）は、サンプリング回路が差動回路を連続的にオン，オフするため、定電圧出力回路自体の消費電力を低減することができる。
【００３９】
また、本発明の定電圧出力回路（請求項３）は、サンプリング回路が差動回路を連続的にオン，オフし、加えてさらに、負荷回路を連続的にオン，オフするため、定電圧出力回路自体の消費電力をさらに低減することができる。
【００４０】
また、本発明の定電圧出力回路（請求項４）は、保持回路が位相補償用容量により構成されるものであるため、定電圧出力回路に一般的に設けられている位相補償用コンデンサを用いることにより、部品点数を削減できる。
【図面の簡単な説明】
【図１】実施の形態１の定電圧出力回路の構成を示すブロック図である。
【図２】実施の形態１の定電圧出力回路の構成を示す概略回路図である。
【図３】実施の形態１の定電圧出力回路の構成を示す回路図である。
【図４】実施の形態１のサンプリング回路から出力される信号ＳＰおよびＳＰＸのタイミング図である。
【図５】実施の形態２の定電圧出力回路の構成を示す概略回路図である。
【図６】実施の形態２の定電圧出力回路の構成を示す回路図である。
【図７】実施の形態２の定電圧出力回路の他の構成を示す概略回路図である。
【図８】実施の形態２の定電圧出力回路の他の構成を示す回路図である。
【符号の説明】
１０１ 出力回路
１０２ 帰還回路
１０３ サンプリング回路
１０４ スイッチ
１０５ 保持回路
Claims (4)
- 出力端子に一定の電圧を供給する定電圧出力回路において、
前記出力端子に接続された出力回路と、
前記出力回路の出力を帰還入力し、前記出力回路の出力を制御する制御信号を、信号線を介して前記出力回路の入力端子に出力する帰還回路と、
前記帰還回路を連続的にオン、オフするサンプリング回路と、
前記帰還回路と前記出力回路の入力端子の間に設けられ、前記サンプリング回路のオン、オフに基づいて前記信号線をオン、オフするスイッチと、
前記出力端子と前記出力回路の入力端子の間に設けられた保持回路と、
を備え、
前記保持回路が、前記スイッチにより前記信号線がオフされた場合に、前記出力回路の入力端子を前記信号線がオフされる前の信号レベルに保持することによって、前記帰還回路がオフしても前記出力端子に一定の電圧が供給されることを特徴とする定電圧出力回路。 - 前記帰還回路は、
基準電圧を発生させる基準電圧発生回路と、
前記帰還入力のための負荷回路と、
前記基準電圧と前記帰還入力に応じた前記負荷回路の出力を入力し、前記制御信号を出力する差動回路と、を備え、
前記サンプリング回路は、前記差動回路をオン、オフすることを特徴とする請求項１に記載の定電圧出力回路。 - 前記帰還回路は、
基準電圧を発生させる基準電圧発生回路と、
前記帰還入力のための負荷回路と、
前記基準電圧と前記帰還入力に応じた前記負荷回路の出力を入力し、前記制御信号を出力する差動回路と、を備え、
前記サンプリング回路は、前記差動回路および負荷回路をオン、オフすることを特徴とする請求項１に記載の定電圧出力回路。 - 前記保持回路は位相補償用容量により構成されることを特徴とする請求項１から３のいずれかに記載の定電圧出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10707299A JP4442948B2 (ja) | 1999-04-14 | 1999-04-14 | 定電圧出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10707299A JP4442948B2 (ja) | 1999-04-14 | 1999-04-14 | 定電圧出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000298523A JP2000298523A (ja) | 2000-10-24 |
| JP4442948B2 true JP4442948B2 (ja) | 2010-03-31 |
Family
ID=14449783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10707299A Expired - Fee Related JP4442948B2 (ja) | 1999-04-14 | 1999-04-14 | 定電圧出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4442948B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6054755B2 (ja) * | 2013-01-23 | 2016-12-27 | エスアイアイ・セミコンダクタ株式会社 | 定電圧回路及びアナログ電子時計 |
| JP6163310B2 (ja) | 2013-02-05 | 2017-07-12 | エスアイアイ・セミコンダクタ株式会社 | 定電圧回路及びアナログ電子時計 |
| JP6385176B2 (ja) | 2014-07-16 | 2018-09-05 | エイブリック株式会社 | アナログ電子時計 |
| JP6846248B2 (ja) * | 2017-03-24 | 2021-03-24 | エイブリック株式会社 | 定電圧出力回路 |
| CN114740932B (zh) * | 2022-04-22 | 2024-03-15 | 宁波视睿迪光电有限公司 | 一种输出电源稳压反馈*** |
-
1999
- 1999-04-14 JP JP10707299A patent/JP4442948B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000298523A (ja) | 2000-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5840164B2 (ja) | 統合アプリケーション用のｌｄｏレギュレータ | |
| US7683730B2 (en) | Differential crystal oscillator circuit with peak regulation | |
| TW200625801A (en) | Power supply driver circuit | |
| CN107342685B (zh) | Dcdc转换器 | |
| KR20070049073A (ko) | 레귤레이터 회로 | |
| JP5038710B2 (ja) | レベル変換回路 | |
| JP4442948B2 (ja) | 定電圧出力回路 | |
| CN117595853A (zh) | 一种高低功耗切换防止下冲的ldo电路 | |
| US8358175B2 (en) | Oscillator architecture having fast response time with low current consumption and method for operating the oscillator architecture | |
| JP2007323114A (ja) | レギュレータ回路 | |
| JP4878092B2 (ja) | ミュート回路 | |
| JP2001016084A (ja) | リセット回路 | |
| JP2009123172A (ja) | 定電圧回路 | |
| KR100225213B1 (ko) | 반도체 장치 및 이 반도체 장치의 클럭 신호 제어방법(control of clock signal in semiconductor device) | |
| US6940329B2 (en) | Hysteresis circuit used in comparator | |
| JP4627932B2 (ja) | 電圧降圧回路 | |
| JP4477448B2 (ja) | レベルシフト回路を具えたホールセンサ | |
| JP2010113654A (ja) | 半導体集積回路 | |
| JP4347661B2 (ja) | スイッチングレギュレータ | |
| KR100807592B1 (ko) | 반도체기억장치의 안정된 전압을 공급하기 위한 전압 다운컨버터 | |
| CN108205352A (zh) | 具有改进的性能的稳压器装置和相关联的方法 | |
| KR100488584B1 (ko) | 파워 온 리셋회로 | |
| JP3822502B2 (ja) | カレントモードインバータ | |
| JP3098480B2 (ja) | 電源回路 | |
| JP4523119B2 (ja) | レギュレータ回路およびこれを用いた回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091110 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100112 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4442948 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |