JP4876612B2 - 絶縁伝熱構造体及びパワーモジュール用基板 - Google Patents
絶縁伝熱構造体及びパワーモジュール用基板 Download PDFInfo
- Publication number
- JP4876612B2 JP4876612B2 JP2006036713A JP2006036713A JP4876612B2 JP 4876612 B2 JP4876612 B2 JP 4876612B2 JP 2006036713 A JP2006036713 A JP 2006036713A JP 2006036713 A JP2006036713 A JP 2006036713A JP 4876612 B2 JP4876612 B2 JP 4876612B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- high thermal
- thermal conductor
- heat
- transfer structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3732—Diamonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
なお、本発明において、投影面積とは高熱伝導体層と絶縁体層との界面で切断した面のうち、絶縁性高熱伝導硬質粒子の占める面積を示している。ここで、投影面積の測定方法は、絶縁伝熱構造体の高熱伝導体層を塩化第二鉄などを用いたエッチングにより除去した後、表面をSEM(走査型電子顕微鏡)や光学顕微鏡などにより撮影し、撮影した画像の面積に対する絶縁性高熱伝導硬質粒子の占める面積を画像処理などによって求めることによって行っている。
ここで、回路上に半導体チップを搭載すると、この半導体チップで発生した熱を、半導体チップが搭載された一方の高熱伝導体層から他方の高熱伝導体層に伝導する。
この発明によれば、絶縁性高熱伝導硬質粒子が切頭八面体形状を有するダイヤモンド粒子を含有することで、ダイヤモンド粒子の(100)面または(111)面が高熱伝導体層と対向するように配置されやすくなる。これにより、ダイヤモンド粒子が高熱伝導体層に対して十分に突き出させることができる。したがって、一方の高熱伝導体層から他方の高熱伝導体層への熱伝導がより効率よく行われる。また、低熱膨張係数でかつ熱伝導率の高いダイヤモンドを用いることで、絶縁体層と一方の高熱伝導体層とを合わせた熱膨張係数を小さくでき、かつ絶縁体層の両側に配置された高熱伝導体層間で良好に熱を伝達することができる。
この発明によれば、絶縁性高熱伝導硬質粒子の粒径を50μm以上とすることで、高熱伝導体層間の耐電圧特性の劣化を防止して高熱伝導体層間の絶縁性を維持することができる。また、絶縁性高熱伝導硬質粒子の粒径を500μm以下とすることで、絶縁性高熱伝導硬質粒子のコストを低減し、絶縁伝熱構造体の製造コストが増大することを防止すると共に、接合層が厚くなることで全体の熱膨張率が増大し、高熱伝導体層の上面にハンダ層を介して半導体チップなどを搭載したときにハンダ層にクラックが発生することを抑制する。
なお、絶縁性高熱伝導硬質粒子の粒径は、100μm以上300μm以下であることがより好ましい。このようにすることで、より高熱伝導体層間の耐電圧特性の劣化を防止すると共に、絶縁伝熱構造体の製造コストの増大を防止することやハンダ層にクラックが発生することができる。
この発明によれば、Al、Cu、AgまたはAuの熱伝導率が高いことから、発熱体の熱が良好に伝達されることになる。また、Alは、歪み量に対する変形応力が小さく、熱サイクルによる熱硬化が少ないことから、信頼性が向上する。
この発明によれば、回路上に半導体チップを搭載して、この半導体チップで発生した熱を、半導体チップが搭載された一方の高熱伝導体層から他方の高熱伝導体層に伝導する。
この発明によれば、高熱伝導体層の1つに半導体チップを搭載して、他の高熱伝導体層とこの半導体チップの電極をワイヤなどで接続し、電子回路として使用することができる。
この発明によれば、分割形成された高熱伝導体層の厚みを適宜変更することで、過渡熱を抑制することができる。
この発明によれば、ニッケルメッキ層によってハンダとの良好な接合性が得られるので、高い放熱性を維持することができる。したがって、製品寿命が向上する。
この発明によれば、放熱体によって効率よく放熱することができる。
この発明によれば、端子構造を介して他の電子回路などと接続される。
この発明によれば、半導体チップの生じる熱が絶縁伝熱構造体を介して放熱され、使用時に熱サイクルが生じたとしても、高熱伝導体層と絶縁体層との間に剥離や亀裂が生じない。
この発明によれば、上述と同様に、高熱伝導体層と絶縁体層との間に剥離や亀裂が生じない。また、半導体チップの生じる熱が伝導されたときに、より効率よく放熱することができる。
この発明によれば、絶縁伝熱構造体をヒートシンクに対して付勢することで、絶縁伝熱構造体とヒートシンクとの接触が良好となるので、半導体チップに生じる熱をより効率よく伝達させることができる。
この発明によれば、絶縁伝熱構造体をヒートシンクに対して付勢することで、絶縁伝熱構造体とヒートシンクとの接触が良好となるので、半導体チップに生じる熱をより効率よく伝達させることができる。
本実施形態による絶縁伝熱構造体1は、図1に示すように、絶縁体層2と、絶縁体層2の両側に配置される高熱伝導体層3、4とを備えている。
なお、本明細書において、絶縁伝熱構造体1を構成する絶縁体層2及び高熱伝導体層3、4の積層方向のうち高熱伝導体層3側(図1に示す上側)を上方とし、高熱伝導体層4側(図1に示す下側)を下方とする。
ここで、本明細書において、投影面積とは高熱伝導体層3、4と絶縁体層2との界面で切断した面のうち、ダイヤモンド粒子6の占める面積を示している。また、投影面積の測定方法は、絶縁伝熱構造体1の高熱伝導体層3、4を塩化第二鉄などを用いたエッチングにより除去した後、表面をSEMや光学顕微鏡などにより撮影し、撮影した画像の面積に対するダイヤモンド粒子6の占める面積を画像処理などによって求めることによって行っている。
次に、絶縁体層2の両側にAl(99.99%)製の薄板からなる高熱伝導体層3、4を配置し、この状態でプレスなどにより矢印方向から両高熱伝導体層3、4を、例えば180℃に加熱した熱間圧延することで、両高熱伝導体層3、4の間に接合層5を介在させた状態で一体に接合する。
このとき、ダイヤモンド粒子6が切頭八面体形状を有しているため、この切頭八面体のダイヤモンドの平面である(100)面または(111)面が高熱伝導体層3、4と対向するようになる。そして、この状態で高熱伝導体層3、4内に突き出させる。
以上のようにして、図4に示すように、絶縁体層2の両側に高熱伝導体層3、4を積層した状態で配置した絶縁伝熱構造体1が製造される。
また、ダイヤモンド粒子6の表面をCuメッキまたはNiメッキで被覆し、ダイヤモンド粒子6と高熱伝導体層3、4との接合性を高めてもよい。
ここで、ダイヤモンド粒子6が切頭八面体形状を有することで、平面となっている(100)面または(111)面が、突き出す際に高熱伝導体層3、4と対向しやすくなる。これにより、ダイヤモンド粒子6が高熱伝導体層3、4に対して十分に突き出しやすくなる。
第2の実施形態におけるパワーモジュール用基板10は、絶縁体層2の上面側に一方の高熱伝導体層3a、3bであるAlなどからなる回路層が分割して配置され、絶縁体層2の下面側に他方の高熱伝導体層4であるAlなどからなる薄板が配置されている。そして、これらを加熱、加圧することにより両高熱伝導体層3a、3b、4を絶縁体層2の接合層5を介して一体的に接合し、絶縁体層2のダイヤモンド粒子6の一部を両高熱伝導体層3a、3b、4内に突き出させた構成とされている。
第3の実施形態におけるパワーモジュール用基板15は、高熱伝導体層3a、3b及び高熱伝導体層4の表面がニッケルメッキ層(以下、Niメッキ層と省略する)16で被覆されている。
第4の実施形態におけるパワーモジュール用基板20は、一方の高熱伝導体層3a、3bとして互いに厚さの異なるCu製のヒートブロックが配置され、他方の高熱伝導体層4としてAlなどからなる薄板が配置されている。
第4の実施形態におけるパワーモジュール用基板25は、上述した第3の実施形態と同様に、高熱伝導体層3a、3b及び高熱伝導体層4の表面がNiメッキ層16で被覆されている。
第6の実施形態におけるパワーモジュール用基板30は、一方の高熱伝導体層3としてCu製の回路層が配置され、他方の高熱伝導体層4としてAl製のヒートブロックが配置されている。そして、高熱伝導体層3である回路層の表面にハンダ層31を介して半導体チップ32が実装されている。
第7の実施形態におけるパワーモジュール用基板35は、一方の高熱伝導体層3としてCu製の回路層が配置され、他方の高熱伝導体層4としてAl製のヒートシンクが配置されている。
第8の実施形態におけるパワーモジュール用基板40は、一方の高熱伝導体層3a、3bの表面をNiメッキ層16で被覆したCu製の回路層が配置され、他方の高熱伝導体層4としてAl製のヒートシンクが配置されている。
第9の実施形態におけるパワーモジュール用基板45は、一方の高熱伝導体層3a、3bとして表面をNiメッキ層16で被覆したCu製の回路層及びCu製の端子部材が配置され、他方の高熱伝導体層4として表面がNiメッキ層16で被覆されたAlなどからなる薄板が配置されている。
第10の実施形態におけるパワーモジュール用基板50は、一方の高熱伝導体層3a、3bとして表面をNiメッキ層16で被覆したCu製のヒートブロックが配置され、他方の高熱伝導体層4として表面をNiメッキ層16で被覆したAlなどからなる薄板が配置されている。
高熱伝導体層3aの表面には、ハンダ層31を介して半導体チップ32が実装されており、半導体チップ32の表面と高熱伝導体層3bの表面とをAlワイヤ51で接続されている。また、高熱伝導体層4の下面に放熱板52が接合されている。
第11の実施形態におけるパワーモジュール用基板55は、放熱板52の下面に熱伝導グリース層(図示略)を介在させた状態でネジ56を用いてヒートシンク57が取り付けられている。
第12の実施形態におけるパワーモジュール用基板60は、上フランジ部61a及び下フランジ部61bを備える付勢部材61を有している。この付勢部材61は、上フランジ部61aを高熱伝導体層3a、3bの外縁部に当接させ、下フランジ部61bをヒートシンク57に当接させて高熱伝導体層4の下面に熱伝導グリース層(図示略)を介在させた状態でネジ62を用いてヒートシンク57に取り付けられている。
すべて切頭八面体形状を有する粒径250μmのダイヤモンド粒子を用い、絶縁伝熱構造体を製造した。ダイヤモンド粒子は、高熱伝導体層内に突き出ている。ここで、高熱伝導体層と絶縁体層との界面におけるダイヤモンド粒子の投影面積が、高熱伝導体層と絶縁体層との界面の面積の47.9%となっており、ダイヤモンド粒子と高熱伝導体層との接触面積が76.5%となっている。
このように構成された絶縁伝熱構造体を用いて、レーザフラッシュ法(JIS R−1611準拠)により熱伝導率の測定を行った。この結果、絶縁伝熱構造体の熱伝導率が150Wであることを確認した。以上より、ダイヤモンド粒子と高熱伝導体層との接触面積が十分であるため、良好な熱伝導率を有することがよくわかる。
例えば、接合層は、絶縁抵抗が1010Ω・cm以上、融点が450〜600℃であればよく、ポリイミド製の両面粘着テープに限らず、アクリル熱圧着テープやエポキシやポリイミド、PBI(ポリベンズイミダゾール)、PEEK(ポリエーテルエーテルケトン)、PAI(ポリアミドイミド)、各種の熱硬化性樹脂を用いてもよい。
ここで、接合層としてエポキシ樹脂層を用いる場合には、絶縁性高熱伝導硬質粒子の両側に高熱伝導体層を配置した後に、両高熱伝導体層にアンダーフィル法などによって溶融樹脂を充填して硬化させることによって製造する。
また、絶縁性高熱伝導硬質粒子として用いられる材料は、絶縁抵抗が接合層と同様に1010Ω・cm以上、熱伝導率が50W/mK以上であると共に硬度が高熱伝導体層よりも高いものであればよく、ダイヤモンドに限らず、SiC、Si3N4、AlN、BNなどを用いてもよい。ここで、上述と同様に、熱伝導率がAl2O3より高い150W/mK以上であることが好ましく、絶縁性高熱伝導硬質粒子の硬度が高熱伝導体層の硬さの10倍以上(例えば、高熱伝導体層3、4をHv50〜100の純金属で構成した場合にはHv500〜1000の硬さ)よりも高いことが好ましい。
2 絶縁体層
3、4 高熱伝導体層
5 接合層
6 ダイヤモンド粒子(絶縁性高熱伝導硬質粒子)
10、15、20、25、30、35、40、45、50、55、60 パワーモジュール用基板
16 Niメッキ層(ニッケルメッキ層)
32 半導体チップ
52 放熱板
57 ヒートシンク
61 付勢部材
Claims (13)
- 絶縁体層と、該絶縁体層の両側に配置され、熱伝導率が150W/mK以上である高熱伝導体層とを備え、
前記絶縁体層が、前記高熱伝導体層よりも熱伝導率が低いポリイミドからなる接合層と、前記接合層よりも熱伝導率が高く、熱伝導率が150W/mK以上とされ、かつ前記高熱伝導体層よりも硬度が高い前記高熱伝導体層に突き出されているダイヤモンド粒子からなる絶縁性高熱伝導硬質粒子とを有する絶縁伝熱構造体において、
前記高熱伝導体層と前記絶縁体層との界面における前記絶縁性高熱伝導硬質粒子の投影面積が、前記界面の面積の20%以上60%以下であり、
前記高熱伝導体層の一方に、半導体チップを搭載するための回路が形成されていることを特徴とする絶縁伝熱構造体。 - 前記絶縁性高熱伝導硬質粒子のうち、70質量%以上が切頭八面体形状を有するダイヤモンド粒子によって構成されていることを特徴とする請求項1に記載の絶縁伝熱構造体。
- 前記絶縁性高熱伝導硬質粒子の粒径が、50μm以上500μm以下であることを特徴とする請求項1または2に記載の絶縁伝熱構造体。
- 前記高熱伝導体層が、Al、Cu、AgまたはAuによって形成されていることを特徴とする請求項1から3のいずれか1項に記載の絶縁伝熱構造体。
- 前記回路が形成された高熱伝導体層が、前記絶縁体層の一面に分割して形成されていることを特徴とする請求項1に記載の絶縁伝熱構造体
- 前記分割して形成された高熱伝導体層のうちの1つの厚みが、前記分割して形成された高熱伝導体層のうちの他の少なくとも1つの厚みと異なることを特徴とする請求項5に記載の絶縁伝熱構造体。
- 前記回路が形成された高熱伝導体層の表面が、ニッケルメッキ層によって被覆されていることを特徴とする請求項1から6のいずれか1項に記載の絶縁伝熱構造体。
- 他方の前記高熱伝導体層が、放熱体であることを特徴とする請求項1から7のいずれか1項に記載の絶縁伝熱構造体。
- 前記一方の高熱伝導体層の少なくとも一部に、他の電子回路と接続される端子構造が形成されていることを特徴とする請求項1から8のいずれか1項に記載の絶縁伝熱構造体。
- 請求項1から9のいずれか1項に記載の絶縁伝熱構造体の前記回路が形成された一方の高熱伝導体層の上面に半導体チップが設けられたことを特徴とするパワーモジュール用基板。
- 他方の前記高熱伝導体層の下面に放熱板が接合されていることを特徴とする請求項10に記載のパワーモジュール用基板。
- 当該パワーモジュール用基板の下面にヒートシンクが設けられていることを特徴とする請求項10または11に記載のパワーモジュール用基板。
- 前記絶縁伝熱構造体を前記ヒートシンクに対して付勢させる付勢部材を備えることを特徴とする請求項12に記載のパワーモジュール用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006036713A JP4876612B2 (ja) | 2005-02-22 | 2006-02-14 | 絶縁伝熱構造体及びパワーモジュール用基板 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005045258 | 2005-02-22 | ||
JP2005045258 | 2005-02-22 | ||
JP2006036713A JP4876612B2 (ja) | 2005-02-22 | 2006-02-14 | 絶縁伝熱構造体及びパワーモジュール用基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006270062A JP2006270062A (ja) | 2006-10-05 |
JP4876612B2 true JP4876612B2 (ja) | 2012-02-15 |
Family
ID=37205624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006036713A Active JP4876612B2 (ja) | 2005-02-22 | 2006-02-14 | 絶縁伝熱構造体及びパワーモジュール用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4876612B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5877056B2 (ja) * | 2011-12-22 | 2016-03-02 | 日本シイエムケイ株式会社 | パワーモジュール用絶縁放熱基板とその製造方法 |
US10074589B2 (en) * | 2016-04-14 | 2018-09-11 | Hamilton Sundstrand Corporation | Embedding diamond and other ceramic media into metal substrates to form thermal interface materials |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE68923778T2 (de) * | 1988-12-01 | 1996-04-11 | Akzo Nobel Nv | Halbleitermodul. |
JP3180677B2 (ja) * | 1996-08-22 | 2001-06-25 | 三菱マテリアル株式会社 | ヒートシンク付セラミック回路基板 |
JP2000082774A (ja) * | 1998-06-30 | 2000-03-21 | Sumitomo Electric Ind Ltd | パワ―モジュ―ル用基板およびその基板を用いたパワ―モジュ―ル |
JP4597279B2 (ja) * | 1998-07-31 | 2010-12-15 | 弘治 大石橋 | 熱良導複合材料 |
-
2006
- 2006-02-14 JP JP2006036713A patent/JP4876612B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006270062A (ja) | 2006-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010109132A (ja) | 熱電モジュールを備えたパッケージおよびその製造方法 | |
JP2007251076A (ja) | パワー半導体モジュール | |
JP4407521B2 (ja) | 絶縁伝熱構造体及びパワーモジュール用基板 | |
JP2006269966A (ja) | 配線基板およびその製造方法 | |
JP6337954B2 (ja) | 絶縁基板及び半導体装置 | |
JP2004022973A (ja) | セラミック回路基板および半導体モジュール | |
JP2004356625A (ja) | 半導体装置及びその製造方法 | |
JP4407509B2 (ja) | 絶縁伝熱構造体及びパワーモジュール用基板 | |
JP4797676B2 (ja) | 絶縁伝熱構造体及びパワーモジュール用基板並びに絶縁伝熱構造体の製造方法 | |
JP4876612B2 (ja) | 絶縁伝熱構造体及びパワーモジュール用基板 | |
JP7135364B2 (ja) | 絶縁回路基板、及び、絶縁回路基板の製造方法 | |
JP6881304B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2014143342A (ja) | 半導体モジュール及びその製造方法 | |
JP4635977B2 (ja) | 放熱性配線基板 | |
JP2004096034A (ja) | モジュール構造体の製造方法並びに回路基板の固定方法及び回路基板 | |
JP2006269572A (ja) | 熱電変換モジュール、回路基板及び熱電変換モジュールの製造方法 | |
JP4667154B2 (ja) | 配線基板、電気素子装置並びに複合基板 | |
JP6983119B2 (ja) | 放熱板、半導体パッケージおよび半導体装置 | |
JP4395747B2 (ja) | 絶縁回路基板およびパワーモジュール構造体 | |
JP2003068954A (ja) | 半導体素子収納用パッケージ | |
JP7087446B2 (ja) | 放熱板付絶縁回路基板、及び、放熱板付絶縁回路基板の製造方法 | |
JP2006013420A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP7363613B2 (ja) | ヒートシンク一体型絶縁回路基板 | |
WO2023171019A1 (ja) | ヒートシンク一体型絶縁回路基板、および、電子デバイス | |
JP6825411B2 (ja) | 絶縁回路基板、絶縁回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080321 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4876612 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |