JP4868275B2 - 高周波スイッチ回路 - Google Patents
高周波スイッチ回路 Download PDFInfo
- Publication number
- JP4868275B2 JP4868275B2 JP2005250435A JP2005250435A JP4868275B2 JP 4868275 B2 JP4868275 B2 JP 4868275B2 JP 2005250435 A JP2005250435 A JP 2005250435A JP 2005250435 A JP2005250435 A JP 2005250435A JP 4868275 B2 JP4868275 B2 JP 4868275B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- field effect
- effect transistor
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
- Transceivers (AREA)
Description
ディプレッション型電界効果トランジスタをもちいてSP3T(単極3投)型高周波スイッチ回路を構成した従来の例を図3に示す。制御端子L1からL3のいずれか一つの端子をHigh(3V)とし、残りの制御端子をLow(0V)とすることにより、高周波共通端子RFCと、第1から第3までの高周波入出力端子RF1〜RF3のいずれかを接続する。
また、ディプレッション型電界効果トランジスタを用いて電源を用いずに高周波スイッチ回路を構成するには、例えば特許文献1のような構成が提案されている。
また、特許文献1記載の高周波スイッチ回路は、電源端子は不要であるが、SPST(単極単投)型高周波スイッチ回路の制御に差動の制御信号が必要とされ、制御端子が2つ必要となっている。図4に示した従来の構成と同様な回路構成でもってSP3T型高周波スイッチ回路を実現するには、3個のSPST型高周波スイッチ回路が必要であり、したがっての制御端子数は6個にも昇ってしまう。
また本発明において、第6から第8の電界効果トランジスタを備え、前記第6の電界効果トランジスタはドレイン端子が容量を介して第1高周波入出力端子に接続され、ソース端子が容量を介して接地され、ゲート端子が第1制御端子に接続され、前記第7の電界効果トランジスタはドレイン端子が容量を介して第3高周波入出力端子に接続され、ソース端子が容量を介して接地され、ゲート端子が第2制御端子に接続され、前記第8の電界効果トランジスタはドレイン端子が容量を介して第2高周波入出力端子に接続され、ソース端子が容量を介して接地され、ゲート端子が接地され、また、第6及び第7の電界効果トランジスタのドレインは抵抗を介してノード1に接続され、第8の電界効果トランジスタのドレイン端子は抵抗を介して第2制御端子に接続する構成としてもよい。
第1状態 (第1制御端子=High(3V)、第2制御端子=High(3V))
この場合ノード1、ノード3は第1及び第2制御端子からの電流により3Vとなる。ノード2は、電界効果トランジスタ2及び電界効果トランジスタ3のショットキー接合部を通して電流が流れるため、(3V−ショットキー順方向電圧)となる。ショットキーの順方向電圧は小さいのでHigh電圧と見なしてよい。ここでそれぞれ1から4の電界効果トランジスタのドレイン端子とソース端子間の電位差は、仮に電界効果トランジスタがオフ状態であったとしても漏れ電流により同電位となる。
したがって電界効果トランジスタ1から4のソース−ゲート端子間電圧は、−3V,0V,0V、−3Vとなり、ピンチオフ電圧が−1.3Vであるのでドレイン−ソース端子間はオフ、オン、オン、オフとなる。高周波の経路としては高周波共通端子と第2高周波入出力端子が接続される。
この場合ノード1、ノード3は第1及び第2制御端子からの電流により、それぞれ3V、0Vとなる。ノード2は電界効果トランジスタ2のショットキー接合を通して電流が流れこむが、電界効果トランジスタ3のショットキー接合は逆方向電圧となるので、電流は流れ出さない。したがってHigh電圧となる。電界効果トランジスタ1から4のソース−ゲート端子間電圧は、−3V,0V,−3V、0Vとなり、電界効果トランジスタ1から4のドレイン−ソース端子間はオフ、オン、オフ、オンとなる。高周波経路は、高周波共通端子と第3高周波入出力端子となる。
この場合ノード1、ノード3は第1及び第2制御端子からの電流により、それぞれ0V、3Vとなる。ノード2は電界効果トランジスタ3のショットキー接合を通して電流が流れこむが、電界効果トランジスタ2のショットキー接合は逆方向電圧となるので、電流は流れ出さない。したがってHigh電圧となる。電界効果トランジスタ1から4のソース−ゲート端子間電圧は、0V,−3V,0V、−3Vとなり、電界効果トランジスタ1から4のドレイン−ソース端子間はオン、オフ、オン、オフとなる。高周波経路は、高周波共通端子と第1高周波入出力端子となる。
ゲート端子に比較的大きな抵抗を直列に接続することにより、いずれかの端子に過大な電圧がかかったとしても、ゲート端子に流れる電流は抵抗によって制限される。従って電界効果トランジスタに発生する熱が抵抗を接続しない場合と比較し抑制され、電界効果トランジスタの破壊防止に有効となる。
この時、電界効果トランジスタ8はオフ状態であり、高周波共通端子と第2高周波入出力端子間の高周波経路への影響は無視できる。電界効果トランジスタ6,7はオン状態となり、第1高周波入出力端子及び第3高周波入出力端子は高周波において接地状態となり、高周波経路からの高周波の漏れ電流をグランドに逃がすため、第1及び第3高周波入出力端子のアイソレーションを高めることができる。
L1:第1制御端子
L2:第2制御端子
L3:第3制御端子
11,11a:差動制御信号端子
RF1:第1高周波入出力端子
RF2:第2高周波入出力端子
RF3:第3高周波入出力端子
RFC:高周波共通端子
21:抵抗
24:容量
n1:ノード1
n2:ノード2
n3:ノード3
VDD:電源端子
Claims (5)
- 第1から第4のディプレッション型ショットキー接合の電界効果トランジスタと、複数の容量と、複数の抵抗と、一つの高周波共通端子と、第1から第3の高周波入出力端子と、第1及び第2の制御端子を備え、前記第1の電界効果トランジスタのソース端子には前記第1高周波入出力端子が接続されており、前記第2の電界効果トランジスタのソース端子はノード1に接続されており、前記第3の電界効果トランジスタのドレイン端子は前記ノード1に接続されており、前記第3の電界効果トランジスタのソース端子には前記第2高周波入出力端子が接続されており、前記第4の電界効果トランジスタのソース端子には前記第3高周波入出力端子が接続されており、前記高周波共通端子が前記第1又は第2の電界効果トランジスタのドレイン端子に接続されており、前記第1の電界効果トランジスタのドレイン端子と前記第2の電界効果トランジスタのドレイン端子が容量を介して接続されており、前記第4の電界効果トランジスタのドレイン端子が容量を介して前記ノード1に接続されており、前記第1の電界効果トランジスタのソース又はドレイン端子が抵抗を介して前記第1制御端子に接続されており、前記第1の電界効果トランジスタのゲート端子が接地されており、前記第2の電界効果トランジスタのゲート端子が前記第1制御端子に接続されており、前記第3の電界効果トランジスタのゲート端子は前記第2制御端子に接続されており、前記第4の電界効果トランジスタのソース又はドレイン端子が抵抗を介して前記第2制御端子に接続されており、前記第4の電界効果トランジスタのゲート端子が接地されており、電源端子が配置されず前記第1及び第2制御端子の電位のみにより第1から第4の電界効果トランジスタのオンとオフが切り替えられることを特徴とするSP3T(単極3投)型の高周波スイッチ回路。
- 第1から第4のディプレッション型ショットキー接合の電界効果トランジスタと、複数の容量と、複数の抵抗と、一つの高周波共通端子と、第1から第3の高周波入出力端子と、第1及び第2の制御端子を備え、前記第1の電界効果トランジスタのソース端子には前記第1高周波入出力端子が接続されており、前記第2の電界効果トランジスタのソース端子はノード1に接続されており、前記第3の電界効果トランジスタのドレイン端子は前記ノード1に接続されており、前記第3の電界効果トランジスタのソース端子には前記第2高周波入出力端子が接続されており、前記第4の電界効果トランジスタのソース端子には前記第3高周波入出力端子が接続されており、前記高周波共通端子が前記第1又は第2の電界効果トランジスタのドレイン端子に接続されており、前記第1の電界効果トランジスタのドレイン端子と前記第2の電界効果トランジスタのドレイン端子が容量を介して接続されており、前記第4の電界効果トランジスタのドレイン端子が容量を介して前記ノード1に接続されており、前記第1の電界効果トランジスタのソース又はドレイン端子が抵抗を介して前記第1制御端子に接続されており、前記第1の電界効果トランジスタのゲート端子が接地されており、前記第2の電界効果トランジスタのゲート端子が前記第1制御端子に接続されており、前記第3の電界効果トランジスタのゲート端子は前記第2制御端子に接続されており、前記第4の電界効果トランジスタのソース又はドレイン端子が抵抗を介して前記第2制御端子に接続されており、前記第4の電界効果トランジスタのゲート端子が接地されており、
前記ノード1または前記第2高周波入出力端子または前記第3高周波入出力端子の少なくとも一つに容量を介して第5の電界効果トランジスタのドレイン端子を接続し、前記第5の電界効果トランジスタのソース端子を容量を介して接地し、前記第5の電界効果トランジスタのゲート端子を接地し、前記第5の電界効果トランジスタのソース端子又はドレイン端子を抵抗を介して前記第1制御端子に接続したことを特徴とするSP3T(単極3投)型の高周波スイッチ回路。 - 請求項2に記載の高周波スイッチ回路であって、
第6から第8の電界効果トランジスタを備え、
前記第6の電界効果トランジスタはドレイン端子が容量を介して第1高周波入出力端子に接続され、ソース端子が容量を介して接地され、ゲート端子が第1制御端子に接続され、
前記第7の電界効果トランジスタはドレイン端子が容量を介して第3高周波入出力端子に接続され、ソース端子が容量を介して接地され、ゲート端子が第2制御端子に接続され、
前記第8の電界効果トランジスタはドレイン端子が容量を介して第2高周波入出力端子に接続され、ソース端子が容量を介して接地され、ゲート端子が接地され、
また、第6及び第7の電界効果トランジスタのドレインは抵抗を介してノード1に接続され、第8の電界効果トランジスタのドレイン端子は抵抗を介して第2制御端子に接続されていることを特徴とする高周波スイッチ回路。 - 請求項1から3のいずれかに記載の高周波スイッチ回路であって、前記電界効果トランジスタの少なくとも1つの電界効果トランジスタのソース端子とドレイン端子を抵抗を介して接続したことを特徴とする高周波スイッチ回路。
- 請求項1から4のいずれかに記載の高周波スイッチ回路であって、前記電界効果トランジスタの少なくとも1つの電界効果トランジスタのゲート端子に直列に抵抗を挿入したことを特徴とする高周波スイッチ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005250435A JP4868275B2 (ja) | 2005-08-31 | 2005-08-31 | 高周波スイッチ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005250435A JP4868275B2 (ja) | 2005-08-31 | 2005-08-31 | 高周波スイッチ回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007067751A JP2007067751A (ja) | 2007-03-15 |
JP2007067751A5 JP2007067751A5 (ja) | 2009-02-26 |
JP4868275B2 true JP4868275B2 (ja) | 2012-02-01 |
Family
ID=37929436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005250435A Expired - Fee Related JP4868275B2 (ja) | 2005-08-31 | 2005-08-31 | 高周波スイッチ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4868275B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101680927B1 (ko) | 2009-11-20 | 2016-11-29 | 히타치 긴조쿠 가부시키가이샤 | 고주파 회로, 고주파 회로 부품 및 통신 장치 |
CN103684509B (zh) * | 2012-09-14 | 2015-06-24 | 宣昶股份有限公司 | 用于天线的切换电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3288209B2 (ja) * | 1994-12-16 | 2002-06-04 | 松下電器産業株式会社 | 半導体集積回路 |
JP2964975B2 (ja) * | 1997-02-26 | 1999-10-18 | 日本電気株式会社 | 高周波スイッチ回路 |
JP2002261593A (ja) * | 2001-02-27 | 2002-09-13 | Sanyo Electric Co Ltd | 化合物半導体スイッチ回路装置 |
JP2003309130A (ja) * | 2002-04-17 | 2003-10-31 | Sanyo Electric Co Ltd | 半導体スイッチ回路装置 |
JP2005005857A (ja) * | 2003-06-10 | 2005-01-06 | Sanyo Electric Co Ltd | スイッチ回路装置 |
JP4000103B2 (ja) * | 2003-10-09 | 2007-10-31 | 三菱電機株式会社 | 高周波スイッチ装置及び高周波スイッチ構造 |
-
2005
- 2005-08-31 JP JP2005250435A patent/JP4868275B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007067751A (ja) | 2007-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101752544B1 (ko) | 무선 주파수 집적 회로에 대한 시스템 및 방법 | |
US9520628B2 (en) | Transistor switches with single-polarity control voltage | |
US7893749B2 (en) | High frequency switch circuit having reduced input power distortion | |
JP2008017416A (ja) | 高周波スイッチ装置 | |
JP5677930B2 (ja) | 半導体スイッチ及び無線機器 | |
JP2018050129A (ja) | 受信回路、無線通信モジュール、無線通信装置 | |
JP2010220200A (ja) | 導通切替回路、導通切替回路ブロック、及び導通切替回路の動作方法 | |
KR101301213B1 (ko) | 고주파 대역 스위칭용 에스피디티 스위치 | |
JP2007259112A (ja) | 高周波スイッチ回路および半導体装置 | |
JP2007096609A (ja) | 半導体スイッチ回路装置 | |
JP4870644B2 (ja) | ミリメートル波帯域制御回路用高隔離度スイッチ素子 | |
US10340704B2 (en) | Switch device with a wide bandwidth | |
JP2007531402A (ja) | 低静止電流ラジオ周波数スイッチデコーダ | |
JP4868275B2 (ja) | 高周波スイッチ回路 | |
JP2007243410A (ja) | 高周波用スイッチ回路及びこれを用いた半導体装置 | |
KR101616597B1 (ko) | 고주파 스위치 | |
JP3891443B2 (ja) | 高周波スイッチ回路及び半導体装置 | |
US7254371B2 (en) | Multi-port multi-band RF switch | |
JP2006121187A (ja) | 半導体切替回路 | |
JP3989916B2 (ja) | スイッチマトリックス | |
JP6835005B2 (ja) | フロントエンド回路 | |
JP2007214825A (ja) | 半導体スイッチ集積回路 | |
JP6845688B2 (ja) | スイッチデバイス及びスイッチ回路 | |
JP4538016B2 (ja) | 高周波スイッチ装置および半導体装置 | |
JP5192900B2 (ja) | スイッチ半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111021 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111103 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4868275 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |