JP4859073B2

JP4859073B2 - 液晶駆動装置

Info

Publication number: JP4859073B2
Application number: JP2009163534A
Authority: JP
Inventors: 泰幸工藤; 亮仁赤井; 一夫大門; 一成黒川; 淳裕比嘉
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2009-07-10
Filing date: 2009-07-10
Publication date: 2012-01-18
Anticipated expiration: 2021-06-07
Also published as: JP2009282533A

Description

本発明は、マトリクス型液晶表示装置の駆動回路における、低消費電力化技術に関する。

複数のドレイン電極とゲート電極、および液晶層の対向側にあるコモン電極のそれぞれに対し、所定の電圧を印加して表示を実現する、アクティブマトリクス型液晶表示装置がある。この液晶表示装置において、ドレイン電極へは、表示データに応じたレベルの階調電圧を印加する。そして、階調電圧を生成して出力するドレイン駆動回路の構成としては、図１２に示すように、階調電圧生成回路と、データラッチ回路で格納された１ライン分の表示データに基づき、階調電圧群（Ｖ０〜Ｖ６３）の中から個々に１つを選択する階調電圧選択回路とを備えた構成が知られている。また、階調電圧生成回路の構成としては、図１３に示すように、入力される基準電圧群（Ｖｒｅｆ０〜Ｖｒｅｆ７）をボルテージフォロア回路で受け、この回路の出力をダラー抵抗で分割することで階調電圧群を生成する構成が知られている。

図１３で示した階調電圧生成回路の出力は、後述する交流化動作等のタイミングで、液晶を含む容量成分が一斉に充放電する。この充放電に伴う急激な電流変化に対し、位相を補償するため、一般的にボルテージフォロア回路の出力には０．１〜１０μＦの安定化容量が接続される。このように安定化容量はその値が大きく、階調電圧生成回路をＩＣ化しても、安定化容量はＩＣの外部に設ける必要があるため、部品点数が多くなるという課題があった。本発明の第１の目的は、安定化容量を必要としないボルテージフォロア回路を提供し、部品点数を削減することにある。

次に、液晶表示装置においては、焼き付きに似た画質劣化を防止するため、液晶印加電圧の極性を一定の周期で反転する、いわゆる交流化動作と呼ばれる動作が必要である。この際、例えば正極性、負極性において階調電圧群の各レベルを異ならせる、いわゆる非対象駆動と呼ばれる方法により、コモン電圧の振幅低減、フリッカ等の画質劣化防止等の効果がある。この非対称駆動を、図１３で示した階調電圧生成回路で実現するには、基準電圧のレベルを正極性、負極性で異ならせれば良い。ところが、基準電圧のレベルを周期的に変えると、安定化容量が充放電するため消費電力が増加する。本発明の第２の目的は、非対称駆動時における安定化容量の充放電電流を抑制し、消費電力の増加を回避することにある。

さらに、液晶表示装置においては、生成する階調電圧群のレベル数に比べ、入力表示データの持つ色数が少ない場合が想定される。この際、不必要な階調電圧もラダー抵抗で生成しているため、結果としてラダー抵抗には無駄な定常電流が流れる。本発明の第３の目的は、表示色数に合わせてラダー抵抗に流れる定常電流の無駄を無くし、消費電力の増加を回避することにある。

上記課題を解決するにあたり、始めに本発明の第１の目的である、安定化容量を必要としないボルテージフォロア回路ついて考える。まず、一般的なボルテージフォロア回路において仮に安定化容量を外した場合、一番問題となるのは、位相余裕が小さくなり発振し易くなることである。これを回避するには、ボルテージフォロア回路の出力と負荷との間に抵抗を入れると効果的である。しかしながら、抵抗成分を挿入すると、時定数が大きくなるため、電圧変動からの復帰時間が長くなる副作用が生じる。そこで、これらの課題を解決するボルテージフォロア回路を考案した。本発明のボルテージフォロア回路は、差動回路、第１と第２のバッファ回路、抵抗、２個の位相補償容量を備える。この回路構成の特徴は、第１と第２のバッファ回路の出力が、互いに抵抗を介して接続されているのと同時に、第１のバッファ回路の出力が差動回路の入力にフィードバックされ、第２のバッファ回路の出力が、ボルテージフォロア回路としての出力となっている点である。このように、ボルテージフォロア回路の出力と差動回路のフィードバック点との間に抵抗を設けることで、位相余裕が大きくでき、出力動作が安定する。同時に、第２のバッファ回路の出力で直接負荷を駆動できるため、時定数を小さくでき、電圧変動からの復帰時間を短くすることが可能である。

次に、本発明の第２の目的である、非対称駆動時における安定化容量の充放電抑制は、上記した安定化容量を使用しない回路構成を用いることで実現可能である。従って、ここでは従来の安定化容量付きボルージフォロア回路に対し、充放電を抑制する手段を述べる。考え方としては、非対称駆動においても安定化容量に印加される電位が常に一定となればよい。そこで、正極性用、負極性用のボルテージフォロア回路を用意し、これらを切り替えて使用することにした。

最後に、本発明の第３の目的である、ラダー抵抗に流れる定常電流の無駄を無くす手段については、不必要な階調電圧を生成する部分のラダー抵抗を切り離す、あるいは高抵抗なものに切り替えるスイッチを設けることにした。この構成により、表示データの持つ色数に合わせ、ラダー抵抗に流れる定常電流を最適化できるため、消費電力の増加を回避することが可能である。

本発明のドレイン駆動回路によれば、外部の安定化容量の使用個数を削減、あるいは不要にできるため、低コスト化を図ることが可能である。また、外部の安定化容量を設けた場合にも、安定化容量自体が充放電しない回路構成であるため、低消費電力化が図れる。さらには、入力表示データの持つ色数に合わせて必要な定常電流を制御できるため、より一層の低消費電力化が図れる。

図１は、本発明第１の実施の形態に係る、ボルテージフォロア回路の構成を示すブロック図である。図２は、本発明第１の実施の形態に係る、ボルテージフォロア回路の構成を示す回路図である。図３は、本発明第１の実施の形態に係る、ボルテージフォロア回路の構成を示す回路図である。図４は、本発明第１の実施の形態に係る、階調電圧生成回路の構成を示す回路図である。図５は、本発明第１の実施の形態に係る、ドレイン駆動回路の構成を示すブロック図である。図６は、本発明第１の実施の形態に係る、ドレイン駆動回路の動作説明図である。図７は、本発明第１の実施の形態に係る、ドレイン駆動回路の動作を示すタイミングチャートである。図８は、本発明第２の実施の形態に係る、階調電圧生成回路の構成を示す回路図である。図９は、本発明第２の実施の形態に係る、階調電圧生成回路の構成を示す回路図である。図１０は、本発明第２の実施の形態に係る、階調電圧生成回路の構成を示す回路図である。図１１は、本発明第３の実施の形態に係る、階調電圧生成回路の構成を示す回路図である。図１２は、従来のドレイン駆動回路の構成を示すブロック図である。図１３は、従来の階調電圧生成回路の構成を示す回路図である。

図１は本発明のボルテージフォロア回路の基本構成である。本発明のボルテージフォロア回路１０１は、差動回路１０２、第１と第２のバッファ回路１０３,１０４、抵抗１０５、２個の位相補償容量１０６，１０７を備える。この回路構成の特徴は、第１と第２のバッファ回１０３,１０４路の出力が、互いに抵抗１０５を介して接続されているのと同時に、第１のバッファ回路１０３の出力が差動回路１０２の入力にフィードバックされ、第２のバッファ回路１０４の出力が、ボルテージフォロア回路１０１としての出力となっている点である。このように、ボルテージフォロア回路１０１の出力と差動回路１０２のフィードバック点との間に抵抗１０５を設けることで、位相余裕が大きくでき、出力動作が安定する。同時に、第２のバッファ回路１０４の出力で直接負荷を駆動できるため、時定数を小さくでき、電圧変動からの復帰時間を短くすることが可能である。

以下、本発明第１の実施の形態を、図２〜９を用いて説明する。本発明第１の実施の形態は、上述した安定化容量を必要としないボルテージフォロア回路の実施例であり、図２と図３にその回路構成を示す。図２において、２０１はボルテージフォロア回路、２０２〜２１１はＭＯＳトランジスタ、２１２は抵抗、は２１３〜２１４は位相補償容量であり、先に示した図１に対応させると、差動段回路はＭＯＳトランジスタ２０２〜２０５で構成された部分、第１のバッファ回路はＭＯＳトランジスタ２０６で構成された部分、第２のバッファ回路はＭＯＳトランジスタ２０７〜２１１で構成された部分に相当する。なお、差動回路、バッファ回路の構成は、広く用いられているＡＢ級アンプの構成と同様であることから、動作等の詳細は省略する。特徴は、先に述べたように、第１と第２のバッファ回路の出力が、互いに抵抗を介して接続されているのと同時に、第１のバッファ回路の出力が差動回路の入力にフィードバックされ、第２のバッファ回路の出力が、ボルテージフォロア回路としての出力となっている点である。

図３に示すボルテージフォロア回路３０１は、図２で示したボルテージフォロア回路２０１に対し、ＭＯＳトランジスタのＰチャンネルとＮチャンネル、および電源電圧の接続を入れ替えたものである。ここで、出力可能な電圧レベルの範囲について考えると、ボルテージフォロア回路２０１はＧＮＤに近い側、ボルテージフォロア回路３０１は電源電圧であるＶＤＤに近い側が出力範囲となる。したがって、出力する階調電圧のレベルに応じて双方を使い分けることが望ましい。また、従来のいわゆるＡ級アンプをベースとした安定化容量付きボルテージフォロア回路は、本発明のボルテージフォロア回路に比べて出力範囲が広い。そこで、ＶＤＤ、ＧＮＤにより近いレベルの階調電圧に限っては、従来の安定化容量付きボルテージフォロア回路を用いても良い。

この考え方に基づいた、６４種類の階調電圧を生成する回路構成の一例を示す。図４は階調電圧生成回路４０１の構成を示す図であり、４０２〜４０３および４０８〜４０９は従来のＡ級アンプをベースとした安定化容量付きボルテージフォロア回路、４０４〜４０５は前述した本発明のボルテージフォロア回路３０１、４０６〜４０７は本発明のボルテージフォロア回路２０１である。図４から判るように、ボルテージフォロア回路４０２〜４０９は、この順で出力する電圧レベルが低くなる様、配置されている。４１０はラダー抵抗であり、これは図１３で示したラダー抵抗と同じく、ボルテージフォロア回路の出力を分圧して階調電圧を生成するためのものである。なお、本発明の階調電圧生成回路４０１においては、基準電圧であるＶｒｅｆを外部から入力するのではなく、２レベルの基準電圧（ＶＨ、ＶＬ）を入力し、これをラダー抵抗４１１で分圧することで、Ｖｒｅｆを生成することにした。これにより、外部との配線本数を少なくすることができる。以上述べた回路構成により、階調電圧生成回路４０１は６４種類の階調電圧を生成することが可能である。

次に、階調電圧生成回路４０１を含むドレイン駆動回路の構成と動作を、いわゆるコモン反転駆動を実施する場合を例にとり説明する。図５はドレイン駆動回路５０１のブロック図であり、５０２はデータラッチ回路、５０３はデータ反転回路、５０４は階調電圧回路である。まず、ドレイン駆動回路５０１は外部の液晶コントローラから、１走査期間を示すＣＬ１、有効表示データの転送期間を示すＥＮ、交流化の極性を示すＭ、表示データの転送クロックを示すＣＬ２、表示データを示すＤＡＴＡの各信号が入力される。なお、本実施例において、ＤＡＴＡは１画素につき各６ビットの階調情報を持つものとする。まず、ドレイン駆動部回路５０１において、データラッチ回路５０２は、ＥＮがハイ（＝１）の期間におけるＤＡＴＡを、ＣＬ２を取り込みクロックとして１ライン分格納し、格納した表示データをＣＬ１に同期して一斉にＬＤとして出力する動作を繰り返す。データ反転回路５０３はＬＤとＭを入力し、Ｍがロー（＝０）の時はＬＤをそのまま、Ｍがハイ（＝１）の場合はＬＤを反転し、ＰＤとして出力する。階調電圧選択回路５０４は、ＰＤの値に応じ、入力される階調電圧Ｖ０〜Ｖ６３の中からひとつを選択し、ＶＤとして出力する。この動作の一例を図６に示す。次に、ドレイン駆動回路５０１の動作をまとめたタイミングチャートを図７に示す。図７から判るように、表示データに応じた電圧レベルをＣＬ１に応じて出力しており、一般的なコモン反転駆動の駆動波形を実現している。

ここで、ドレイン駆動回路５０１をＩＣ化し、実際の特性を測定した。まず、出力範囲に関しては、本発明のボルテージフォロア回路４０４〜４０５は、（ＶＤＤ−０．６Ｖ）以下、本発明のボルテージフォロア回路４０６〜４０７では、（ＧＮＤ＋０．８Ｖ）以上であった。また、駆動回路の先に１２０×１６０画素、２インチのＴＦＴ液晶を接続し、フレーム周波数６０Ｈｚでコモン反転駆動を実施した結果、全ての階調電圧に発振等の不具合はなく、良好な表示を得た。

以上のことから、本発明のボルテージフォロア回路は、安定化容量が無くても良好な特性を得ることができるため、従来のドレイン駆動回路と比べ、安定化容量の部品点数を削減することが可能である。なお、本発明の階調電圧生成回路４０１では、従来の安定化容量付きボルテージフォロア回路を組み合わせたが、この構成に限られた訳ではない。例えば、ＶＤＤとＧＮＤの近傍を使わないのであれば、本発明のボルテージフォロア回路２０１、３０１のみで構成することも可能である。

次に、本発明第２の実施の形態を、図８〜１０を用いて説明する。本発明第２の実施の形態は、非対称駆動時における安定化容量の充放電抑制を実現する、階調電圧生成回路の構成を示したものである。考え方は、先に述べたように、正極性用、負極性用のボルテージフォロア回路を用意し、これらを切り替えて使用するものであり、本実施の形態においては、図４で示した本発明第１の実施の形態に係わる階調電圧生成回路４０１をベースに、これを改良していくことにする。

まず、図８において、８０１と８０２は正極性用、負極性用の階調電圧を切換えるスイッチ、８０３は正極性用の階調電圧を生成するラダー抵抗、８０４は負極性用の階調電圧を生成するラダー抵抗であり、その他の構成要素は、図４で示した階調電圧生成回路４０１の構成要素と同じである。この回路構成の特徴は、ラダー抵抗と安定化容量付きのボルテージフォロア回路が、正極性用と負極性用の２種類用意され、これを交流化信号で切り替えるスイッチを設けた点にある。ここで、安定化容量付きのボルテージフォロア回路に関しては、この回路の出力をスイッチで切り替える構成とした。例えば、スイッチ８０１は、交流化信号がロー（＝０）の期間では、正極性用ラダー抵抗８０３で生成された基準電圧を選択し、交流化信号がハイ（＝１）の期間では、負極用ラダー抵抗８０４で生成された基準電圧を選択する。この構成により、ボルテージフォロアの出力は変動しなくなり、安定化容量の充放電を回避することができる。一方、安定容量を必要としない、本発明のボルテージフォロア回路に関しては、アンプ入力の前段にスイッチ８０２を設ける構成とした。この理由は、アンプ入力の後段にスイッチを設ける構成に比べてアンプの使用個数を削減できるためである。なお、スイッチ８０２の動作は、先のスイッチ８０１と同じであるため、ここでは省略する。

次に、本発明第２の実施の形態に関わる階調電圧生成回路の、その他の構成を図９を用いて説明する。図９において、９０１は２個の安定化容量とボルテージフォロア回路との接続を、選択的に切り替えるスイッチであり、９０２は正極性用と負極性用のラダー抵抗で生成された基準電圧を、選択するスイッチである。図９から判るように、この回路構成では、安定化容量のみを正極性用、負極性用別に用意すると共に、ボルテージフォロア回路との接続を選択的に切り替えるスイッチを設けた。これにより、図８で示した回路と比べ、ボルテージフォロア回路が１基準電圧当り１個で済むため、回路規模を小さくすることができる。

次に、本発明第２の実施の形態に関わる階調電圧生成回路の、その他の構成を図１０を用いて説明する。図１０において、１００１は正極性用の抵抗、１００２は負極正用の抵抗であり、１００３は基準電圧を生成するラダー抵抗と、上記の抵抗との接続を選択的に切り替えるスイッチである。図１０で示した回路構成の目的は、基準電圧を生成するラダー抵抗を１本化することであり、抵抗１００１と抵抗１００２の値を異なる値とすれば、正極性、負極性において異なるレベルの階調電圧を発生することが可能である。なお、この構成はラダー抵抗の上側と下側に設けた方が、調整の自由度が高くなるので望ましい。

以上述べた、本発明第２の実施の形態に係る階調電圧生成回路は、いわゆる非対象駆動を行った場合にも、ボルテージフォロア回路に接続される安定化容量の充放電を回避することが可能である。したがって、より低消費電力なドレイン駆動回路を提供することができる。

以下、本発明第３の実施の形態について、図１１を用いて説明する。本発明第３の実施の形態では、ラダー抵抗に流れる定常電流の無駄を無くすことを目的に、表示データの持つ色数に合わせ、ラダー抵抗に流れる定常電流を最適化する方法について述べる。なお、本実施の形態では、表示データの持つ色数情報が６ビットと１ビットの場合があり、どちらの状態であるかについては、外部の液晶コントローラから情報が与えられるものとする。また、表示データの持つ色数情報が６ビットの場合は、６４種類の階調電圧（Ｖ０〜Ｖ６３）全てを使用するものとし、１ビットの場合は、両端の階調電圧（Ｖ０とＶ６３）のみを使用するものとする。

図１１は、図９で示した階調電圧生成回路をベースとした、本発明第３の実施の形態の階調電圧生成回路であり、１１０１は６ビット用抵抗、１１０２は１ビット用抵抗、１１０３は階調電圧を生成するラダー抵抗と、上記の抵抗との接続を、色数情報に応じて切り替えるスイッチである。スイッチ１１０３は、例えば色数情報がハイ（＝１）ならば６ビット表示モードと認識して６ビット用抵抗１１０１を選択し、ロー（＝０）ならば１ビット表示モードと認識して１ビット用抵抗１１０２を選択する。ここで、１ビット表示用抵抗の値は、６ビット用抵抗１１０１に比べて充分に大きくなるように予め定め、この抵抗を選択した時には、ラダー抵抗に流れる電流が低減するようにした。これは、先に述べたように、色数が１ビットの表示モード時は、両端の階調電圧（Ｖ０とＶ６３）のみを使用するため、その他の階調電圧のレベルが変動しても、表示に影響しないことを利用したものである。

以上説明したように、本発明第３の実施の形態に係る階調電圧生成回路は、色数の情報に応じて、階調電圧生成用ラダー抵抗に流れる電流値を制御することが可能である。したがって、より低消費電力なドレイン駆動回路を提供することができる。なお、本発明第３の実施の形態では、６ビット用抵抗と１ビット用抵抗の２種類を用意したが、これに限られる訳ではなく、例えば１ビットの表示モード時は、Ｖ０とＶ６３をラダー抵抗から完全に切り離しても良い。

なお、本発明第１〜第３の実施の形態においては、コモン反転駆動を例に説明したが、これに限られる訳ではなく、その他の駆動方式として知られているドット反転駆動、列毎反転駆動に対しても、同様な考え方で適用可能である。

１０１，２０１，３０１…ボルテージフォロア回路
１０２…差動回路
１０３，１０４…バッファ回路
１０５…抵抗
１０６，１０７…位相補償容量
４０１…階調電圧生成回路
４１０…ラダー抵抗
５０１…ドレイン駆動回路
５０２…データラッチ回路
５０３…データ反転回路
５０４…階調電圧選択回路
８０１…スイッチ
８０２…スイッチ
８０３…正極性用ラダー抵抗
８０４…負極性用ラダー抵抗
９０１…スイッチ
９０２…スイッチ
１００１…正極性用抵抗
１００２…負極正用抵抗
１００３…スイッチ
１１０１…６ビット用抵抗
１１０２…１ビット用抵抗
１１０３…スイッチ

Claims

複数のドレイン電極とゲート電極、および液晶層の対向側にあるコモン電極のそれぞれに対し、所定の電圧を印加して表示を実現する、アクティブマトリクス型液晶パネルに対し、該ドレイン電極へ表示データに応じた電圧レベルの階調電圧を印加する液晶駆動装置であって、
入力される電源電圧から複数レベルの基準電圧を生成する第１のラダー抵抗と、該基準電圧を安定化するボルテージフォロア回路と、該基準電圧から前記階調電圧を生成する第２のラダー抵抗を含み、
第２のラダー抵抗は、外部から入力される色数情報に応じ、その抵抗値を変化させる
液晶駆動装置。
請求項１の液晶駆動装置において、
第２のラダー抵抗の抵抗値は、色数が少ない場合において、より高抵抗になる
液晶駆動装置。