JP4857609B2 - カレントミラー回路を備えた半導体装置 - Google Patents
カレントミラー回路を備えた半導体装置 Download PDFInfo
- Publication number
- JP4857609B2 JP4857609B2 JP2005157507A JP2005157507A JP4857609B2 JP 4857609 B2 JP4857609 B2 JP 4857609B2 JP 2005157507 A JP2005157507 A JP 2005157507A JP 2005157507 A JP2005157507 A JP 2005157507A JP 4857609 B2 JP4857609 B2 JP 4857609B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor group
- current mirror
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 239000000758 substrate Substances 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004880 explosion Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
- H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Description
本発明の第1実施形態が適用されたカレントミラー回路を有する半導体装置について説明する。図1(a)は、本実施形態の半導体装置に備えられたカレントミラー回路100の回路模式図であり、図1(b)は、図1(a)に示したカレントミラー回路100のレイアウトを示した上面模式図である。
上記実施形態では、半導体装置がどのような基板をベースとして製造されたものであるかについて説明していないが、単一のシリコン基板だけでなく、SOI基板など、様々な半導体基板をベースとして上記半導体装置を製造することが可能である。なお、SOI基板をベースとする場合には、各トランジスタA1〜Ak、B1〜Bm、C1〜Cnの周囲を絶縁膜で囲むことで、各トランジスタA1〜Ak、B1〜Bm、C1〜Cnの素子分離を行うことが可能となる。しかしながら、このような構成とすると、特に熱伝導が悪くなることから、半導体装置内で温度勾配が生じ易くなる。したがって、このような場合に、特に本発明を適用すると有効である。
Claims (4)
- 複数の入力トランジスタ(A1〜Ak)が備えられた入力トランジスタ群(A)と複数の出力トランジスタ(B1〜Bm、C1〜Cn)が備えられた出力トランジスタ群(B、C)とを有するカレントミラー回路を備えた半導体装置であって、
前記入力トランジスタ群(A)と前記出力トランジスタ群(B、C)は、半導体基板上において、前記複数の入力トランジスタ(A1〜Ak)と前記複数の出力トランジスタ(B1〜Bm、C1〜Cn)を1纏めとしたものを1セットとして、該セットが繰り返しパターンとして複数セット形成されたレイアウトとされ、
前記出力トランジスタ群(B、C)は、複数の出力トランジスタ(B1〜Bm)で構成された第1出力トランジスタ群(B)と複数の出力トランジスタ(C1〜Cn)で構成された第2出力トランジスタ群(C)とを有し、前記複数の入力トランジスタ(A1〜Ak)と前記第1出力トランジスタ群(B)を構成する複数の出力トランジスタ(B1〜Bm)および前記第2出力トランジスタ群(C)を構成する複数の出力トランジスタ(C1〜Cn)は同数(k=m=n)であり、
前記1セットは、前記複数の入力トランジスタ(A1〜Ak)の1つに加え、前記第1出力トランジスタ群(B)における複数の出力トランジスタ(B1〜Bk)の1つと、前記第2出力トランジスタ群(C)における複数の出力トランジスタ(C1〜Ck)の1つとを有した構成となっており、前記複数の入力トランジスタ(A1〜Ak)と、前記第1出力トランジスタ群(B)における複数の出力トランジスタ(B1〜Bk)と、前記第2出力トランジスタ群(C)における複数の出力トランジスタ(C1〜Ck)とが、その順番に交互に並べられて配置されていることを特徴とするカレントミラー回路を備えた半導体装置。 - 前記半導体基板はSOI基板で構成され、前記入力トランジスタ群(A)を構成する前記複数の入力トランジスタ(A1〜Ak)と前記出力トランジスタ群(B)を構成する前記複数の出力トランジスタ(B1〜Bm、C1〜Cn)は、それらの外周が1つ1つ絶縁膜で囲まれることで素子分離されていることを特徴とする請求項1に記載のカレントミラー回路を備えた半導体装置。
- 前記半導体基板に発熱素子(20)が備えられていることを特徴とする請求項1または2に記載のカレントミラー回路を備えた半導体装置。
- 前記カレントミラー回路がスクイブドライバー回路に適用されていることを特徴とする請求項1ないし3のいずれか1つに記載のカレントミラー回路を備えた半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005157507A JP4857609B2 (ja) | 2005-05-30 | 2005-05-30 | カレントミラー回路を備えた半導体装置 |
US11/442,399 US20060267147A1 (en) | 2005-05-30 | 2006-05-30 | Semiconductor device having current mirror circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005157507A JP4857609B2 (ja) | 2005-05-30 | 2005-05-30 | カレントミラー回路を備えた半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006332528A JP2006332528A (ja) | 2006-12-07 |
JP4857609B2 true JP4857609B2 (ja) | 2012-01-18 |
Family
ID=37462303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005157507A Expired - Fee Related JP4857609B2 (ja) | 2005-05-30 | 2005-05-30 | カレントミラー回路を備えた半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060267147A1 (ja) |
JP (1) | JP4857609B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9252140B2 (en) * | 2012-03-22 | 2016-02-02 | Infineon Technologies Ag | Semiconductor chip and semiconductor arrangement |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5422784A (en) * | 1977-07-22 | 1979-02-20 | Hitachi Ltd | Semiconductor integrated circuit device for output |
JPS6437857A (en) * | 1987-08-03 | 1989-02-08 | Nec Corp | Semiconductor integrated circuit device |
JPH02250369A (ja) * | 1989-03-24 | 1990-10-08 | Hitachi Ltd | 半導体装置 |
US6965142B2 (en) * | 1995-03-07 | 2005-11-15 | Impinj, Inc. | Floating-gate semiconductor structures |
JP3445041B2 (ja) * | 1995-11-13 | 2003-09-08 | 三菱電機株式会社 | 半導体集積回路 |
JP3523521B2 (ja) * | 1998-04-09 | 2004-04-26 | 松下電器産業株式会社 | Mosトランジスタ対装置 |
JP3179424B2 (ja) * | 1998-11-20 | 2001-06-25 | 日本電気アイシーマイコンシステム株式会社 | 回路素子レイアウト方法及び半導体装置 |
JP2001160588A (ja) * | 1999-12-03 | 2001-06-12 | Hitachi Ltd | 半導体装置 |
US6285615B1 (en) * | 2000-06-09 | 2001-09-04 | Sandisk Corporation | Multiple output current mirror with improved accuracy |
US7307294B2 (en) * | 2002-12-03 | 2007-12-11 | Sanyo Electric Co., Ltd. | Circuit layout structure |
-
2005
- 2005-05-30 JP JP2005157507A patent/JP4857609B2/ja not_active Expired - Fee Related
-
2006
- 2006-05-30 US US11/442,399 patent/US20060267147A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2006332528A (ja) | 2006-12-07 |
US20060267147A1 (en) | 2006-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6762474B1 (en) | Method and apparatus for temperature compensation of read-only memory | |
US8188580B2 (en) | Semiconductor device, semiconductor element, and substrate | |
JP2019009345A (ja) | 半導体装置 | |
JP4857609B2 (ja) | カレントミラー回路を備えた半導体装置 | |
KR960009161A (ko) | 반도체 집적회로 | |
JP3539373B2 (ja) | 半導体装置 | |
JP2010197285A (ja) | 湿度センサ | |
US9230720B2 (en) | Electrically trimmable resistor device and trimming method thereof | |
JP2002064223A (ja) | 半導体発光素子の駆動回路 | |
KR100699845B1 (ko) | 액티브 영역의 면적을 감소시킨 반도체 메모리 장치 | |
JPS62156850A (ja) | 半導体装置 | |
US8299579B2 (en) | Method for generating a signal representative of the current delivered to a load by a power device and relative power device | |
KR102516688B1 (ko) | 표시장치 | |
JP4978160B2 (ja) | 半導体集積回路装置 | |
JP2006013300A (ja) | 半導体装置 | |
JPS6350858B2 (ja) | ||
JP2907096B2 (ja) | 混成集積回路およびその抵抗トリミング方法 | |
JP2015044312A (ja) | 液体吐出ヘッド用基板、液体吐出ヘッド、および、記録装置。 | |
JP2000294732A (ja) | 半導体装置 | |
Vadla | Design and testing of power cross strap circuit | |
JP5117817B2 (ja) | マルチレベル電圧発生器、データドライバ、及び液晶表示装置 | |
JPH03218635A (ja) | 均一温度の電力トランジスタ | |
JP2556143B2 (ja) | モ−タ駆動用集積回路装置 | |
JP2624280B2 (ja) | Iil素子 | |
JP2006191197A (ja) | Da変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111017 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4857609 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |