JP4853845B2 - 半導体装置の作製方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本明細書で開示する発明は、結晶質半導体膜を用いた薄膜トランジスタ（以下、ＴＦＴと記す）による能動回路を設けた半導体装置およびその作製方法に関する。特に本発明は、画像表示領域とその駆動回路とを同一基板上に設けた液晶表示装置に代表される電気光学装置、および電気光学装置を搭載した電子機器に好適に利用できる。尚、本明細書における半導体装置とは、半導体特性を利用することで機能する装置全般を指し、上記電気光学装置およびその電気光学装置を搭載した電子機器をその範疇に含んでいる。
【０００２】
【従来の技術】
従来より薄膜状の半導体を用いたＴＦＴが知られている。薄膜状の半導体は、非晶質半導体からなるものと、結晶質半導体からなるものの２つに大別される。
【０００３】
非晶質半導体は作製温度が低く、気相法で比較的容易に作製することが可能で量産性に富むため、最も一般的に用いられており、主にアクティブマトリクス型液晶表示装置のアクティブマトリクス回路を構成するために利用されている。しかし、非晶質珪素膜を用いたＴＦＴは動作速度が遅いため、Ｐチャネル型のＴＦＴが実用化できないという問題がある。このため、非晶質半導体よりも導電性等の物性が優れている、結晶質半導体からなるＴＦＴの作製方法の確立が強く求められている。
【０００４】
結晶質半導体としては、多結晶半導体、微結晶半導体等が知られている。これら結晶質半導体を得る方法としては、
（１）成膜時に結晶質を有する膜を直接成膜する。
（２）非晶質半導体膜を成膜しておき、レーザー光を照射することによって結晶性を付与する。
（３）非晶質半導体膜を成膜しておき、熱処理によって結晶性を付与する。
といった方法が知られている。
【０００５】
しかしながら、（１）の方法では、良好な半導体物性を有する膜を均一に成膜することが難しく、成膜温度も６００℃以上と高温なため、安価なガラス基板が使用できないという問題があった。
【０００６】
（２）の方法は、４００℃以下の温度でも高品質な結晶質半導体が得られることが知られており、一般的にはエキシマレーザー光の照射による方法が行なわれている。しかしながら、レーザー光の照射面積が小さく、レーザー発振装置の安定性も充分でないため、耐熱性の低い安価なガラス基板が使用できるものの、大面積基板上の非晶質珪素を処理するためにはスループットや均一性において問題を有している。
【０００７】
（３）の方法では、大面積に対応できる利点はあるが、固相結晶化現象を利用するため、結晶粒径のばらつきも大きく、６００〜９００℃以上の高温で数十時間にわたる熱処理が必要である。このため、スループットの問題に加え、（１）と同様に安価なガラス基板が使用できないという問題がある。
【０００８】
このような問題を解決するための１つの手段として、本出願人の発明である所定の金属元素を用いて結晶化を促進させる方法（特開平８−７８３２９号公報）がある。これは、非晶質半導体膜にＮｉに代表される金属元素を添加し、その後に熱処理により結晶質半導体膜を得る方法である。この方法によると、６００℃以下かつ短時間で結晶質半導体膜を得ることができるので、安価なガラス基板を利用することができる。しかし、結晶質半導体膜中にＮｉ元素が残留するので、それによって作製されるＴＦＴは、特性のばらつき、信頼性の低下といった問題があった。
【０００９】
残留Ｎｉ元素の除去に関しては、本出願人によりゲッタリング処理による方法（特開平１０−２１４７８６号公報）が開示されているが、選択的にＮｉ元素を添加するためのマスク形成工程と、ゲッタリング元素を選択的に添加するためのマスク形成工程が必要とされ、熱処理も結晶化工程とゲッタリング工程とで２回行なう必要があること、などの工程増加の問題があり、生産性やコストを悪化させていた。
【００１０】
また、本出願人によりゲッタリング処理による方法（特開平１１−９７３５２号公報）が開示されているが、選択的にＮｉ元素を添加するためのマスク形成工程と、ゲッタリング元素を選択的に添加するためのマスク形成工程とが必要であった。加えて、耐熱性の高い無機膜をマスクとして用いていた。
【００１１】
【発明が解決しようとする課題】
本発明では、珪素の結晶化を助長する金属元素を利用して得られる結晶質半導体を用いて作製されるＴＦＴにおいて、工程数の増加を極力抑え、ＴＦＴ特性に当該金属元素の悪影響が及ぶことを抑制する技術を提供することを課題とする。
【００１２】
【課題を解決するための手段】
本明細書で開示する発明の一つは、結晶化は結晶化を助長する金属元素により行ない、結晶化された領域に隣接された領域で前記金属元素のゲッタリングを行なわせることを特徴とする半導体装置の作製方法である。
【００１３】
他の発明の構成は、結晶化は結晶化を助長する金属元素により行ない、結晶化された領域に隣接された領域で前記金属元素のゲッタリングを行ない、結晶化とゲッタリングとを同一の熱処理工程で行わすことを特徴とする半導体装置の作製方法である。
【００１４】
さらに他の発明の構成は、結晶化は結晶化を助長する金属元素により行ない、結晶化された領域に隣接された領域で前記金属元素のゲッタリングが行なわれ、ゲッタリング元素は非晶質半導体に選択的に添加され、結晶化を助長する金属元素はゲッタリング元素が添加された領域（以下、ゲッタリング領域という）を含む非晶質半導体全体に添加されることを特徴とする半導体装置の作製方法である。
【００１５】
上記３つの発明の構成において、結晶化を助長する金属元素として、Ｎｉを用いることが最も好ましい。一般に金属元素として、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ、Ｇｅ、Ｐｂ、Ｉｎから選ばれた一種または複数種類のものを用いることができる。
【００１６】
上記３つの発明の構成において、ゲッタリング元素としてはＰ（リン）を用いることが最も好ましかった。ゲッタリング元素としては、Ｐ、Ａｓ、Ｓｂ、Ｎを挙げることができる。この意味でゲッタリング元素には、長周期型周期表における１５族元素から選ばれたものを用いることができる。本明細書で開示する発明は、当該金属元素としてニッケル（Ｎｉ）を選択し、ゲッタリング元素として燐（Ｐ）を選択した場合に最も高い効果を得ることができる。
【００１７】
結晶化を助長するための金属元素の添加やゲッタリング元素の添加方法は、イオン注入法、溶液を用いた拡散法、固体を用いた拡散法、スパッタ法やＣＶＤ法で成膜した膜から拡散させる方法、プラズマ処理法、ガス吸着法等の方法を用いることができる。またこれらの方法を組み合わせて利用することもできる。
【００１８】
【発明の実施の形態】
本発明の実施の形態について、アクティブマトリクス型液晶表示装置を例にとり、以下に示す実施形態において詳細な説明を行うこととする。
【００１９】
[実施形態１]
図１〜図５を用いて本発明の実施形態を説明する。ここでは表示領域の画素ＴＦＴと、表示領域の周辺に設けられる駆動回路のＴＦＴを同一基板上に作製する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、制御回路ではシフトレジスタ回路、バッファ回路などの基本回路であるＣＭＯＳ回路と、サンプリング回路を形成するｎチャネル型ＴＦＴとを図示することにする。
【００２０】
図１に本実施形態の作製工程を示す。まず、コーニング１７３７ガラス基板１０１（歪点６６７℃）上に２０〜１５０ｎｍ（好ましくは３０〜８０ｎｍ）の厚さで非晶質珪素膜１０２を成膜する。
【００２１】
本実施形態では非晶質半導体膜として非晶質珪素膜をプラズマＣＶＤ法で５５ｎｍの厚さに成膜したが、非晶質珪素半導体以外にも非晶質珪素ゲルマニウム膜などの化合物半導体膜も使用できる。
【００２２】
非晶質半導体膜の成膜の際に、ガラス基板と非晶質半導体膜の間に絶縁膜を入れても良い。特に前記絶縁膜と非晶質半導体膜とを大気解放せずに連続的に形成することで、その表面が汚染されることを防ぐことが可能になり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【００２３】
非晶質半導体膜の成膜方法としては、プラズマＣＶＤ法以外に減圧ＣＶＤ法やスパッタ法などの公知の方法を用いることができる。
【００２４】
また、本実施形態では基板１０１としてコーニング１７３７ガラスを使用したが、最終的な目的、用途に合わせて他の基板材料も使用できる事は言うまでもない。（図1（Ａ））
【００２５】
非晶質珪素膜を成膜した後、ゲッタリング元素を選択的に添加するためのマスクとして、フォトレジストによりレジストマスク１０３を形成し、ゲッタリング元素を選択的に添加することで、ゲッタリング領域を形成する。マスクの材料としては、例えば酸化珪素膜など、ゲッタリング元素の添加を遮れるものならどのような材料でも構わないが、本実施形態では工程を簡略化するためフォトレジストを用いた。
【００２６】
ゲッタリング元素としては、燐（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、窒素（Ｎ）を挙げることができる。この意味でゲッタリング元素には、長周期型周期表の１５族の元素から選ばれたものを用いることができる。本実施形態では、ゲッタリング元素として燐を用いた。具体的には、フォスフィン（ＰＨ₃）を質量分離しないでプラズマ励起したイオンドープ法で添加した。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【００２７】
非晶質珪素膜１０２のうちレジストマスクで保護されていない領域に１×１０¹⁹〜１×１０²¹atoms/cm³の濃度で燐（Ｐ）を添加し、燐元素添加領域１０４ａ〜１０４ｂを得た。レジストマスクで保護された領域には燐は添加されないため、選択的に燐元素添加領域（ゲッタリング領域）１０４ａ〜１０４ｂを作ることが出来た。燐元素の添加終了後、レジストマスク１０３を除去した。（図1（Ｂ））
【００２８】
その後、非晶質珪素膜１０２の結晶化を助長するための触媒元素としてのＮｉを含有した溶液をスピンコート法により塗布し、Ｎｉ含有層１０５を形成した。Ｎｉは非晶質珪素膜１０２の結晶化を助長するための金属元素触媒元素としてのうちのひとつであるが、Ｎｉ以外にも金属元素として、Ｆｅ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ、Ｇｅ、Ｐｂ、Ｉｎから選ばれた一種または複数種類のものを用いることができる。
【００２９】
本発明ではＮｉ含有層１０５を形成する際にスピンコート法を用いているが、触媒元素を含む薄膜をスパッタ法や蒸着法といった気相法を用いて成膜する手段をとっても良い。（図1（Ｃ））
【００３０】
次に熱処理（５００℃〜７００℃、２〜２４時間、好ましくは５５０℃〜６００℃、４時間〜１２時間）を施す。ここでは、５５０℃、１２時間の熱処理を施した。この熱処理工程では、まず燐が添加されていない領域がＮｉの触媒作用により結晶化され、結晶質珪素１０７ａ〜１０７ｃを得ることが出来ると同時、または直後にＮｉは燐元素添加領域１０４ａ〜１０４ｂで燐と結合し、固定化された。
【００３１】
燐は８００℃以下ではほとんど拡散せず、また燐とＮｉの結合は強固であるため、最終的にＮｉ含有領域層１０７に存在していたＮｉは、ほぼ全てがリン元素添加領域１０４ａ〜１０４ｂに固定化される。
【００３２】
本実施形態における熱処理は、抵抗加熱式ヒーターを備えた加熱炉にて行なったが、例えば赤外光の照射による熱処理でも構わない。
【００３３】
以上のようにして、Ｎｉの触媒作用による結晶化と、結晶化終了後のＮｉのゲッタリングを１回の熱処理で行なうことができた。（図1（Ｄ））
【００３４】
また、この熱処理において通常の結晶成長とは異なる結晶成長が観察される。（図１５（Ａ）、図１５（Ｂ））
【００３５】
非晶質珪素膜の表面全面にＮｉが保持されているにも関わらず、リン元素添加領域の存在により、リン元素添加領域の端部から基板面と平行な方向に結晶成長している針状の結晶が図１５（Ａ）および図１５（Ｂ）で観察できる。こうして形成される領域の結晶は非常に大きく、この領域をＴＦＴのソース領域またはドレイン領域となるよう配置すると低抵抗化が図れるとともに活性化しやすくなるため有用である。
【００３６】
なお、図１５（Ａ）は、５７５℃、１２時間のアニ−ルを行った後、ＦＰＭ処理を６０分行った後の光学顕微鏡写真である。また、図１５（Ｂ）は、５５０℃、１２時間のアニ−ルを行った後、ＦＰＭ処理を６０分行った後の光学顕微鏡写真である。
【００３７】
また、非晶質珪素膜は含有水素量にもよるが、好ましくは４００〜５００℃で１時間程度の熱処理を行い、水素を十分に脱離させてから結晶化させることが望ましい。その場合、含有水素量を５atom％以下とすることが好ましい。
【００３８】
そして、結晶質珪素１０７ａ〜１０７ｃを島状にパターニングして、島状半導体層１０８〜１１１を形成する。（図１（Ｃ））
【００３９】
その後、プラズマＣＶＤ法またはスパッタ法により５０〜１００ｎｍの厚さの酸化珪素膜によるマスク層１１２を形成する。（図２（Ａ））
【００４０】
そしてレジストマスク１１３を設け、ｎチャネル型ＴＦＴを形成する島状半導体層１０９〜１１１の全面にしきい値電圧を制御する目的で１×１０¹⁶〜５×１０¹⁷atoms／cm³程度の濃度でｐ型を付与する不純物元素としてボロン（Ｂ）を添加した。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質珪素膜を成膜するときに同時に添加しておくこともできる。
【００４１】
ここでのボロン（Ｂ）添加は必ずしも必要でないが、この工程（チャネルドープ工程という）でボロン（Ｂ）を添加した半導体層１１４〜１１６はｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために形成することが好ましかった。なお、本明細書中では上記濃度範囲でｐ型不純物元素を含む半導体層１１４〜１１６をチャネルドープ半導体層と呼ぶ。（図２（Ｂ））
【００４２】
駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体層１１４、１１６に選択的に添加する。そのため、あらかじめレジストマスク１１７ａ〜１１７ｄを形成した。ｎ型を付与する不純物元素としては、燐（Ｐ）や砒素（Ａｓ）を用いれば良く、ここでは燐（Ｐ）を添加すべく、フォスフィン（ＰＨ₃）を用いたイオンドープ法を適用した。形成された不純物領域１１７、１１８の燐（Ｐ）濃度は２×１０¹⁶〜５×１０¹⁹atoms／cm³の範囲とすれば良い。本明細書中では、ここで形成された不純物領域１１８〜１２０に含まれるｎ型を付与する不純物元素の濃度を（ｎ^-）と表す。また、不純物領域１２０は、画素マトリクス回路の保持容量を形成するための半導体層であり、この領域にも同じ濃度で燐（Ｐ）を添加した。（図２（Ｃ））
【００４３】
次に、マスク層１１２をフッ酸などにより除去して、図２（Ｂ）と図２（Ｃ）で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で５００〜６００℃で１〜４時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行っても良い。本実施形態では、レーザー活性化の方法を用い、ＫｒＦエキシマレーザー光（波長２４８ｎｍ）を用い、線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ²として線状ビームのオーバーラップ割合を８０〜９８％として走査して、島状半導体層が形成された基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。（図２（Ｄ））
【００４４】
そして、ゲート絶縁膜１２１をプラズマＣＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの厚さで珪素を含む絶縁膜で形成する。珪素を含む絶縁膜としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜を用いることができる。窒化酸化膜は、珪素、窒素及び酸素を所定の量で含む絶縁膜であり、ＳｉＯｘＮｙで表される絶縁膜である。窒化酸化膜はＳｉＨ₄、Ｎ₂Ｏ及びＮＨ₃を原料ガスとして作製することが可能であり、含有する窒素濃度が２５atomic%以上５０atomic%未満とすると良い。本実施形態では、１２０ｎｍの厚さで窒化酸化珪素膜を形成した。ゲート絶縁膜には、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００４５】
次に、ゲート電極を形成するために第１の導電層を成膜する。この第１の導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造としても良い。本実施形態では、導電性の窒化物金属膜から成る導電層（Ａ）１２２と金属膜から成る導電層（Ｂ）１２３とを積層させた。導電層（Ｂ）１２３はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）１２２は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）で形成する。また、導電層（Ａ）１２２は代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（Ｂ）は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては３０ｐｐｍ以下とすると良かった。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができた。
【００４６】
導電層（Ａ）１２２は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）１２３は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施形態では、導電層（Ａ）１２２に３０ｎｍの厚さの窒化タンタル膜を、導電層（Ｂ）１２３には３５０ｎｍのＴａ膜を用い、いずれもスパッタ法で形成した。このスパッタ法による成膜では、スパッタ用のガスのＡｒに適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。尚、図示しないが、導電層（Ａ）１２２の下に２〜２０ｎｍ程度の厚さでＰ（燐）をドープした珪素膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）または導電層（Ｂ）が微量に含有するアルカリ金属元素がゲート絶縁膜１２０に拡散するのを防ぐことができる。（図３（Ａ））
【００４７】
次に、レジストマスク１２４ａ〜１２４ｅを形成し、導電層（Ａ）１２２と導電層（Ｂ）１２３とを一括でエッチングしてゲート電極１２５〜１２８と容量配線１２９を形成する。ゲート電極１２５〜１２８と容量配線１２９は、導電層（Ａ）から成る１２５ａ〜１２８ａと、導電層（Ｂ）から成る１２５ｂ〜１２８ｂとが一体として形成されている。この時、駆動回路に形成するゲート電極１２６、１２７は不純物領域１１８、１１９の一部と、ゲート絶縁膜１２１を介して重なるように形成する。（図３（Ｂ））
【００４８】
次いで、駆動回路のｐチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、ｐ型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極１２５をマスクとして、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴが形成される領域はレジストマスク１３０で被覆しておく。そして、ジボラン（Ｂ₂Ｈ₆）を用いたイオンドープ法で不純物領域１３１を形成した。この領域のボロン（Ｂ）濃度は３×１０²⁰〜３×１０²¹atoms／cm³となるようにする。本明細書中では、ここで形成された不純物領域１３１に含まれるｐ型を付与する不純物元素の濃度を（ｐ⁺⁺）と表す。（図３（Ｃ））
【００４９】
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク１３２ａ〜１３２ｃを形成し、ｎ型を付与する不純物元素が添加して不純物領域１３３〜１３７を形成した。これは、フォスフィン（ＰＨ₃）を用いたイオンドープ法で行い、この領域の燐（Ｐ）濃度を１×１０¹⁹〜１×１０²¹atoms／cm³とした。本明細書中では、ここで形成された不純物領域１３３〜１３７に含まれるｎ型を付与する不純物元素の濃度を（ｎ⁺）と表す。（図３（Ｄ））
【００５０】
不純物領域１３３〜１３７には、既に前工程で添加された燐（Ｐ）またはボロン（Ｂ）が含まれているが、それに比して十分に高い濃度でＰ（燐）が添加されるので、前工程で添加された燐（Ｐ）またはボロン（Ｂ）の影響は考えなくても良い。また、不純物領域１３８に添加された燐（Ｐ）濃度は図３（Ｃ）で添加されたボロン（Ｂ）濃度の１／２〜１／３なのでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはなかった。
【００５１】
そして、画素マトリクス回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するためのｎ型を付与する不純物添加の工程を行った。ここではゲート電極１２８をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加した。添加する燐（Ｐ）の濃度は１×１０¹⁶〜５×１０¹⁸atoms／cm³であり、図２（Ｃ）および図３（Ｃ）と図３（Ｄ）で添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域１３８、１３９のみが形成される。本明細書中では、この不純物領域１３８、１３９に含まれるｎ型を付与する不純物元素の濃度を（ｎ^--）と表す。（図４（Ａ））
【００５２】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜８００℃、代表的には５００〜６００℃で行うものであり、本実施形態では５５０℃で４時間の熱処理を行った。また、基板１０１に石英基板のような耐熱性を有するものを使用した場合には、８００℃で１時間の熱処理としても良く、不純物元素の活性化と、該不純物元素が添加された不純物領域とチャネル形成領域との接合を良好に形成することができた。
【００５３】
この熱処理において、ゲート電極１２５〜１２８と容量配線１２９形成をする金属膜１２５ｂ〜１２９ｂは、表面から５〜８０ｎｍの厚さで導電層（Ｃ）１２５ｃ〜１２９ｃが形成される。例えば、導電層（Ｂ）１２５ｂ〜１２９ｂがタングステン（Ｗ）の場合には窒化タングステン（ＷＮ）が形成され、タンタル（Ｔａ）の場合には窒化タンタル（ＴａＮ）を形成することができる。また、導電層（Ｃ）１２５ｃ〜１２９ｃは、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極１２５〜１２８と容量配線１２９を晒しても同様に形成することができる。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。（図４（Ｂ））
【００５４】
図６（Ａ）および図７（Ａ）はここまでの工程におけるＴＦＴの上面図であり、Ａ−Ａ'断面およびＣ−Ｃ'断面は図４（Ｂ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図８（Ａ）および図９（Ａ）の断面図に対応している。図６および図７の上面図はゲート絶縁膜を省略しているが、ここまでの工程で少なくとも島状半導体層１０８〜１１１上にゲート電極１２５〜１２８と容量配線１２９が図に示すように形成されている。
【００５５】
活性化および水素化の工程が終了したら、ゲート配線とする第２の導電膜を形成する。この第２の導電膜は低抵抗材料であるアルミニウム（Ａｌ）や銅（Ｃｕ）を主成分とする導電層（Ｄ）と、にチタン（Ｔｉ）やタンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）から成る導電層（Ｅ）とで形成すると良い。本実施形態では、チタン（Ｔｉ）を０．１〜２重量％含むアルミニウム（Ａｌ）膜を導電層（Ｄ）１４０とし、チタン（Ｔｉ）膜を導電層（Ｅ）１４１として形成した。導電層（Ｄ）１４０は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良く、導電層（Ｅ）１４１は５０〜２００（好ましくは１００〜１５０ｎｍ）で形成すれば良い。（図４（Ｃ））
【００５６】
そして、ゲート電極に接続するゲート配線を形成するために導電層（Ｅ）１４１と導電層（Ｄ）１４０とをエッチング処理して、ゲート配線１４２、１４３と容量配線１４４を形成た。エッチング処理は最初にＳｉＣｌ₄とＣｌ₂とＢＣｌ₃との混合ガスを用いたドライエッチング法で導電層（Ｅ）の表面から導電層（Ｄ）の途中まで除去し、その後燐酸系のエッチング溶液によるウエットエッチングで導電層（Ｄ）を除去することにより、下地との選択加工性を保ってゲート配線を形成することができた。
【００５７】
図６（Ｂ）および図７（Ｂ）はこの状態の上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は図４（Ｄ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図８（Ｂ）および図９（Ｂ）のＢ−Ｂ'およびＤ−Ｄ'に対応している。図６（Ｂ）および図７（Ｂ）において、ゲート配線１４２、１４３の一部は、ゲート電極１２５、１２６、１２８の一部と重なり電気的に接触している。この様子はＢ−Ｂ'断面およびＤ−Ｄ'断面に対応した図８（Ｂ）および図９（Ｂ）の断面構造図からも明らかで、第１の導電層を形成する導電層（Ｃ）と第２の導電層を形成する導電層（Ｄ）とが電気的に接触している。
【００５８】
第１の層間絶縁膜１４５は５００〜１５００ｎｍの厚さで酸化珪素膜または酸化窒化珪素膜で形成され、その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線１４６〜１４９と、ドレイン配線１５０〜１５３を形成する。図示していないが、本実施形態ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。
【００５９】
次に、パッシベーション膜１５４として、窒化珪素膜、酸化珪素膜、または窒化酸化珪素膜を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成する。この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜１５４に開口部を形成しておいても良い。（図５（Ａ））
【００６０】
図６（Ｃ）および図７（Ｃ）のはこの状態の上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は図５（Ａ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図８（Ｃ）および図９（Ｃ）のＢ−Ｂ'およびＤ−Ｄ'に対応している。図６（Ｃ）と図７（Ｃ）では第１の層間絶縁膜を省略して示すが、島状半導体層１０８、１０９、１１１の図示されていないソースおよびドレイン領域にソース配線１４６、１４７、１４９とドレイン配線１５０、１５１、１５３が第１の層間絶縁膜に形成されたコンタクトホールを介して接続している。
【００６１】
その後、有機樹脂からなる第２の層間絶縁膜１５５を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。そして、第２の層間絶縁膜１５５にドレイン配線１５３に達するコンタクトホールを形成し、画素電極１５６、１５７を形成する。画素電極は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。本実施形態では透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成した。（図５（Ｂ））
【００６２】
こうして同一基板上に、駆動回路のＴＦＴと表示領域の画素ＴＦＴとを有した基板を完成させることができた。駆動回路にはｐチャネル型ＴＦＴ２０１、第１のｎチャネル型ＴＦＴ２０２、第２のｎチャネル型ＴＦＴ２０３、表示領域には画素ＴＦＴ２０４、保持容量２０５が形成した。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００６３】
駆動回路のｐチャネル型ＴＦＴ２０１には、島状半導体層１０８にチャネル形成領域２０６、ソース領域２０７ａ、２０７ｂ、ドレイン領域２０８ａ，２０８ｂを有している。第１のｎチャネル型ＴＦＴ２０２には、島状半導体層１０９にチャネル形成領域２０９、ゲート電極１２６と重なるＬＤＤ領域２１０（以降、このようなＬＤＤ領域をＬovと記す）、ソース領域２１１、ドレイン領域２１２を有している。このＬov領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．０〜１．５μｍとした。第２のｎチャネル型ＴＦＴ２０３には、島状半導体層１１０にチャネル形成領域２１３、ＬＤＤ領域２１４，２１５、ソース領域２１６、ドレイン領域２１７を有している。このＬＤＤ領域はＬov領域とゲート電極１２７と重ならないＬＤＤ領域（以降、このようなＬＤＤ領域をＬoffと記す）とが形成され、このＬoff領域のチャネル長方向の長さは０．３〜２．０μｍ、好ましくは０．５〜１．５μｍである。画素ＴＦＴ２０４には、島状半導体層１１１にチャネル形成領域２１８、２１９、Ｌoff領域２２０〜２２３、ソースまたはドレイン領域２２４〜２２６を有している。Ｌoff領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．５〜２．５μｍである。さらに、容量配線１２９、１４４と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ２０４のドレイン領域２２６に接続し、ｎ型を付与する不純物元素が添加された半導体層２２７とから保持容量２０５が形成されている。図５（Ｂ）では画素ＴＦＴ２０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００６４】
本実施形態では、ＴＦＴの形式としてトップゲート型の場合の例を示した。しかし、ゲート電極が活性層の下側（基板側）にあるボトムゲート型のＴＦＴにも本発明は利用することができる。さらにゲート電極を耐熱性を有する導電性材料で形成することによりＬＤＤ領域やソース領域およびドレイン領域の活性化を容易とし、ゲート配線低抵抗材料で形成することにより、配線抵抗を十分低減できる。従って、表示領域（画面サイズ）が４インチクラス以上の表示装置に適用することが可能になる。
【００６５】
[実施形態２]
本実施形態では、実施形態１における結晶化とゲッタリングの熱処理を同一の熱処理工程中に２段階に分けて行なう例である。なお、図面および符号は実施形態１と兼ねる。
【００６６】
まず、実施形態１と同様に、基板１０１上に非晶質珪素膜１０２を５５ｎｍの厚さに成膜した。
【００６７】
次にレジストマスク１０３を形成し、ゲッタリング元素として燐（Ｐ）を選択的に添加した。実施形態１と同様に、フォスフィン（ＰＨ₃）を質量分離しないでプラズマ励起したイオンドープ法で１×１０¹⁹〜１×１０²¹atoms/cm³の濃度で添加した。
【００６８】
レジストマスク１０３を除去した後、非晶質珪素膜１０２の結晶化を助長するための触媒元素としてのＮｉを含有した溶液をスピンコート法により塗布し、Ｎｉ含有層１０５を形成した。
【００６９】
次に加熱炉にて５５０℃４時間の熱処理を行ない、Ｎｉの触媒作用により非晶質珪素膜１０２を結晶化させ、結晶質珪素１０７ａ〜１０７ｃを得た。その後、電気炉から取り出すことなく６００℃４時間の熱処理を行ない、Ｎｉのゲッタリング処理を行なった。
【００７０】
一般に熱処理温度は基板材料の歪点以下で行なわれ、また、処理温度が歪点に近づくほど基板に変形を起こさせることが知られている。本実施ではコーニング１７３７ガラス基板（歪点６６７℃）を使用したが、本実施形態程度の処理温度であれば、基板の変形をほとんど起こさせることなく、処理時間を短縮することが可能であった。
【００７１】
このように、結晶化とゲッタリングの処理温度を段階的に変化させることにより、実質的に２回の熱処理が行なわれてはいるが、同一の熱処理工程において行なわれたため、結果的に実施形態１よりも短時間で行なうことができた。
【００７２】
処理温度を段階的に変化させるにあたっては、複数回変化させても良いし、段階的ではなく、連続的に変化させても良い。
【００７３】
その後の工程は実施形態１や他の公知の方法に従ってＴＦＴを作製する。
【００７４】
[実施形態３]
本実施形態では、アクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図１０に示すように、実施形態１で作製した図５（Ｂ）の状態のアクティブマトリクス基板に対し、配向膜６０１を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の対向基板６０２には、遮光膜６０３、透明導電膜６０４および配向膜６０５を形成した。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。そして、画素マトリクス回路と、ＣＭＯＳ回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料６０６を注入し、封止剤（図示せず）によって完全に封止した。液晶材料には公知の液晶材料を用いれば良い。このようにして図１０に示すアクティブマトリクス型液晶表示装置が完成した。
【００７５】
次にこのアクティブマトリクス型液晶表示装置の構成を、図１１の斜視図および図１２の上面図を用いて説明する。尚、図１１と図１２は、図１〜図５と図１０の断面構造図と対応付けるため、共通の符号を用いている。また、図１２で示すＥ―Ｅ’に沿った断面構造は、図５（Ｂ）に示す画素マトリクス回路の断面図に対応している。
【００７６】
図１１においてアクティブマトリクス基板は、ガラス基板１０１上に形成された、表示領域３０６と、走査信号駆動回路３０４と、画像信号駆動回路３０５で構成される。表示領域には画素ＴＦＴ２０４が設けられ、周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路３０４と、画像信号駆動回路３０５はそれぞれゲート配線１２８とソース配線１４９で画素ＴＦＴ２０４に接続している。また、ＦＰＣ７３１が外部入力端子７３４に接続され、入力配線３０２、３０３でそれぞれの駆動回路に接続している。
【００７７】
図１２は表示領域３０６のほぼ一画素分を示す上面図である。ゲート配線１４３は、図示されていないゲート絶縁膜を介してその下の半導体層１１１と交差している。図示はしていないが、半導体層には、ソース領域、ドレイン領域、ｎ^--領域でなるＬoff領域が形成されている。また、１６１はソース配線１４９とソース領域２２４とのコンタクト部、１６２はドレイン配線１５３とドレイン領域２２６とのコンタクト部、１６３はドレイン配線１５３と画素電極１５６のコンタクト部である。保持容量２０５は、画素ＴＦＴ２０４のドレイン領域２２６から延在する半導体層２２７とゲート絶縁膜を介して容量配線１２９、１４４が重なる領域で形成されている。
【００７８】
なお、本実施形態のアクティブマトリクス型液晶表示装置は、実施形態１で説明した構造と照らし合わせて説明したが、実施形態２の構成とも自由に組み合わせてアクティブマトリクス型液晶表示装置を作製することができる。
【００７９】
[実施形態４]
本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置並びにＥＬ型表示装置は様々な電気光学装置に用いることができる。そして、そのような電気光学装置を表示装置として組み込んだ電子機器全てに本発明を適用することがでできる。電子機器としては、パーソナルコンピュータ、デジタルカメラ、ビデオカメラ、携帯情報端末（モバイルコンピュータ、携帯電話、電子書籍など）、ナビゲーションシステムなどが上げられる。
【００８０】
図１３（Ａ）はパーソナルコンピュータであり、マイクロプロセッサやメモリーなどを備えた本体２００１、画像入力部２００２、表示装置２００３、キーボード２００４で構成される。本発明は表示装置２００３やその他の信号処理回路を形成することができる。
【００８１】
図１３（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本発明は表示装置２１０２やその他の信号制御回路に適用することができる。
【００８２】
図１３（Ｃ）はテレビゲームまたはビデオゲームなどの電子遊技機器であり、ＣＰＵ等の電子回路２３０８、記録媒体２３０４などが搭載された本体２３０１、コントローラ２３０５、表示装置２３０３、本体２３０１に組み込まれた表示装置２３０２で構成される。表示装置２３０３と本体２３０１に組み込まれた表示装置２３０２とは、同じ情報を表示しても良いし、前者を主表示装置とし、後者を副表示装置として記録媒体２３０４の情報を表示したり、機器の動作状態を表示したり、或いはタッチセンサーの機能を付加して操作盤とすることもできる。また、本体２３０１とコントローラ２３０５と表示装置２３０３とは、相互に信号を伝達するために有線通信としても良いし、センサ部２３０６、２３０７を設けて無線通信または光通信としても良い。本発明は、表示装置２３０２、２３０３に適用することができる。表示装置２３０３は従来のＣＲＴを用いることもできる。
【００８３】
図１３（Ｄ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示装置２４０２、スピーカー部２４０３、記録媒体２４０４、操作スイッチ２４０５で構成される。尚、記録媒体にはＤＶＤ（Digital Versatile Disc）やコンパクトディスク（ＣＤ）などを用い、音楽プログラムの再生や映像表示、ビデオゲーム（またはテレビゲーム）やインターネットを介した情報表示などを行うことができる。本発明は表示装置２４０２やその他の信号制御回路に好適に利用することができる。
【００８４】
図１３（Ｅ）はデジタルカメラであり、本体２５０１、表示装置２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本発明は表示装置２５０２やその他の信号制御回路に適用することができる。
【００８５】
図１４（Ａ）はフロント型プロジェクターであり、光源光学系および表示装置２６０１、スクリーン２６０２で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。図１４（Ｂ）はリア型プロジェクターであり、本体２７０１、光源光学系および表示装置２７０２、ミラー２７０３、スクリーン２７０４で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【００８６】
なお、図１４（Ｃ）に、図１４（Ａ）および図１４（Ｂ）における光源光学系および表示装置２６０１、２７０２の構造の一例を示す。光源光学系および表示装置２６０１、２７０２は光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、ビームスプリッター２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は複数の光学レンズで構成される。図１４（Ｃ）では液晶表示装置２８０８を三つ使用する三板式の例を示したが、このような方式に限定されず、単板式の光学系で構成しても良い。また、図１４（Ｃ）中で矢印で示した光路には適宣光学レンズや偏光機能を有するフィルムや位相を調節するためのフィルムや、ＩＲフィルムなどを設けても良い。また、図１４（Ｄ）は図１４（Ｃ）における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１はリフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。尚、図１４（Ｄ）に示した光源光学系は一例であって図示した構成に限定されるものではない。
【００８７】
また、ここでは図示しなかったが、本発明はその他にも、ナビゲーションシステムやイメージセンサの読み取り回路などに適用することも可能である。このように本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。
【００８８】
このように、本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施形態の電子機器は実施形態１〜３のどのような組み合わせから成る構成を用いても実現することができる。
【発明の効果】
本明細書で開示する発明では、
（１）非晶質半導体膜にゲッタリング領域を選択的に形成する。
（２）ゲッタリング領域も含めた非晶質半導体膜全体に結晶化を助長する金属元素を添加する。
（３）当該金属元素による非晶質半導体の結晶化と、当該金属元素のゲッタリングを同一の熱処理工程で行なう。
（３）上記ゲッタリング領域を除去し、当該金属元素により結晶化した領域を活性層として用いる。
という構成を基本的に採用する。
【００８９】
こうすることで、半導体膜の結晶化を助長する金属元素を利用して得られる結晶質半導体膜を用いて作製されるＴＦＴにおいて、その特性に当該金属元素の悪影響が及ぶことを抑制することができる。
【００９０】
また、本明細書で開示する発明は、上記効果を得ることが簡略化された作製工程において得られるという特徴を有している。
【図面の簡単な説明】
【図１】 画素ＴＦＴ、保持容量、駆動回路のＴＦＴの作製工程を示す断面図。
【図２】 画素ＴＦＴ、保持容量、駆動回路のＴＦＴの作製工程を示す断面図。
【図３】 画素ＴＦＴ、保持容量、駆動回路のＴＦＴの作製工程を示す断面図。
【図４】 画素ＴＦＴ、保持容量、駆動回路のＴＦＴの作製工程を示す断面図。
【図５】 画素ＴＦＴ、保持容量、駆動回路のＴＦＴの作製工程を示す断面図。
【図６】 画素ＴＦＴ、保持容量、駆動回路のＴＦＴの作製工程を示す上面図。
【図７】 画素ＴＦＴ、保持容量、駆動回路のＴＦＴの作製工程を示す上面図。
【図８】 駆動回路のＴＦＴの作製工程を示す上面図。
【図９】 画素ＴＦＴの作製工程を示す上面図。
【図１０】 液晶表示装置の構造を示す断面図。
【図１１】 液晶表示装置の構造を示す斜視図。
【図１２】 表示領域の画素を示す上面図
【図１３】 電子機器の一例を示す図。
【図１４】 電子機器の一例を示す図。
【図１５】 光学顕微鏡による結晶成長の写真図。
【符号の説明】
１０１ 基板
１０２ 非晶質珪素膜
１０３ａ〜１０３ｃ レジストマスク
１０４ａ〜１０４ｂ 燐元素添加領域（ゲッタリング領域）
１０５ Ｎｉ含有層
１０６ Ｎｉの動き
１０７ａ〜１０７ｃ 結晶質珪素
１０８〜１１１ 島状半導体層
１１２ マスク層
１１３ レジストマスク
１１４から１１６ チャネルドープ半導体層
１１７ａ〜１１７ｄ レジストマスク
１１８〜１２０ n-型不純物領域
１２１ ゲート絶縁膜
１２２ 導電層（Ａ）
１２３ 導電層（Ｂ）
１２４ａ〜１２４ｅ レジストマスク
１２５〜１２８ ゲート電極
１２９ 容量配線
１２５ｃ〜１２９ｃ 導電層（Ｃ）
１３０ レジストマスク
１３１ Ｐ＋＋不純物領域
１３２ａ〜１３２ｃ レジストマスク
１３３〜１３７ ｎ＋不純物領域
１３８〜１３９ ｎ--不純物領域
１４０ 導電層（Ｄ）
１４１ 導電層（Ｅ）
１４２〜１４３ ゲート配線
１４４ 容量配線
１４５ 第１の層間絶縁膜
１４６〜１４９ ソース配線
１５０〜１５３ ドレイン配線
１５４ パッシベーション膜
１５５ 第２の層間絶縁膜
１５６〜１５７ 画素電極

Claims (5)

1. 非晶質半導体膜上にマスクを形成し、
   次いで、前記非晶質半導体膜中に前記マスクを用いて選択的に１５族元素を添加することでゲッタリング領域を形成し、
   次いで、前記マスクを除去した後、前記非晶質半導体膜上の全面に結晶化を助長する金属元素を添加し、
   次いで、同一の熱処理工程中に、第１の熱処理により前記非晶質半導体膜を結晶化させて結晶質半導体膜を形成した後、前記第１の熱処理の温度に対して温度を高く変化させた第２の熱処理により前記金属元素のゲッタリングを行なうことを特徴とする半導体装置の作製方法。
2. 非晶質半導体膜上にマスクを形成し、
   次いで、前記非晶質半導体膜中に前記マスクを用いて選択的に１５族元素を添加することでゲッタリング領域を形成し、
   次いで、前記マスクを除去した後、前記非晶質半導体膜上の全面に結晶化を助長する金属元素を添加し、
   次いで、同一の熱処理工程中に、第１の熱処理により前記非晶質半導体膜を結晶化させて結晶質半導体膜を形成した後、前記第１の熱処理の温度に対して温度を高く変化させた第２の熱処理により前記金属元素のゲッタリングを行ない、
   前記ゲッタリングの後、前記結晶質半導体膜をパターニングし、
   前記パターニングされた結晶質半導体膜上にゲート絶縁膜を形成し、
   前記ゲート絶縁膜を介して、前記パターニングされた結晶質半導体膜上にゲート電極を形成することを特徴とする半導体装置の作製方法。
3. 請求項１または請求項２において、
   前記マスクは、フォトレジストにより形成されることを特徴とする半導体装置の作製方法。
4. 請求項１乃至請求項３のいずれか一項において、
   前記金属元素として、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ、Ｇｅ、Ｐｂ、Ｉｎから選ばれた一種または複数種類を用いることを特徴とする半導体装置の作製方法。
5. 請求項１乃至請求項３のいずれか一項において、
   前記金属元素として、Ｎｉを用いることを特徴とする半導体装置の作製方法。

Images