JP2001085329A

JP2001085329A - 半導体装置の作製方法

Info

Publication number: JP2001085329A
Application number: JP26286299A
Authority: JP
Inventors: Osamu Nakamura; 理中村; Hideto Onuma; 英人大沼
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1999-09-17
Filing date: 1999-09-17
Publication date: 2001-03-30
Anticipated expiration: 2019-09-17
Also published as: JP4853845B2

Abstract

(57)【要約】【課題】珪素の結晶化を助長する金属元素を利用して
得られる結晶質半導体を用いて作製されるＴＦＴにおい
て、工程数の増加を極力抑え、ＴＦＴ特性に当該金属元
素の悪影響が及ぶことを抑制する技術を提供することを
課題とする。【解決手段】結晶化は結晶化を助長する金属元素１０５
により行ない、結晶化された領域に隣接された領域１０
４ｂで前記金属元素のゲッタリングを行ない、結晶化と
ゲッタリングとを同一の熱処理工程（図１（Ｄ））で行
わす。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本明細書で開示する発明は、
結晶質半導体膜を用いた薄膜トランジスタ（以下、ＴＦ
Ｔと記す）による能動回路を設けた半導体装置およびそ
の作製方法に関する。特に本発明は、画像表示領域とそ
の駆動回路とを同一基板上に設けた液晶表示装置に代表
される電気光学装置、および電気光学装置を搭載した電
子機器に好適に利用できる。尚、本明細書における半導
体装置とは、半導体特性を利用することで機能する装置
全般を指し、上記電気光学装置およびその電気光学装置
を搭載した電子機器をその範疇に含んでいる。

【０００２】

【従来の技術】従来より薄膜状の半導体を用いたＴＦＴ
が知られている。薄膜状の半導体は、非晶質半導体から
なるものと、結晶質半導体からなるものの２つに大別さ
れる。

【０００３】非晶質半導体は作製温度が低く、気相法で
比較的容易に作製することが可能で量産性に富むため、
最も一般的に用いられており、主にアクティブマトリク
ス型液晶表示装置のアクティブマトリクス回路を構成す
るために利用されている。しかし、非晶質珪素膜を用い
たＴＦＴは動作速度が遅いため、Ｐチャネル型のＴＦＴ
が実用化できないという問題がある。このため、非晶質
半導体よりも導電性等の物性が優れている、結晶質半導
体からなるＴＦＴの作製方法の確立が強く求められてい
る。

【０００４】結晶質半導体としては、多結晶半導体、微
結晶半導体等が知られている。これら結晶質半導体を得
る方法としては、（１）成膜時に結晶質を有する膜を直接成膜する。（２）非晶質半導体膜を成膜しておき、レーザー光を照
射することによって結晶性を付与する。（３）非晶質半導体膜を成膜しておき、熱処理によって
結晶性を付与する。といった方法が知られている。

【０００５】しかしながら、（１）の方法では、良好な
半導体物性を有する膜を均一に成膜することが難しく、
成膜温度も６００℃以上と高温なため、安価なガラス基
板が使用できないという問題があった。

【０００６】（２）の方法は、４００℃以下の温度でも
高品質な結晶質半導体が得られることが知られており、
一般的にはエキシマレーザー光の照射による方法が行な
われている。しかしながら、レーザー光の照射面積が小
さく、レーザー発振装置の安定性も充分でないため、耐
熱性の低い安価なガラス基板が使用できるものの、大面
積基板上の非晶質珪素を処理するためにはスループット
や均一性において問題を有している。

【０００７】（３）の方法では、大面積に対応できる利
点はあるが、固相結晶化現象を利用するため、結晶粒径
のばらつきも大きく、６００〜９００℃以上の高温で数
十時間にわたる熱処理が必要である。このため、スルー
プットの問題に加え、（１）と同様に安価なガラス基板
が使用できないという問題がある。

【０００８】このような問題を解決するための１つの手
段として、本出願人の発明である所定の金属元素を用い
て結晶化を促進させる方法（特開平８−７８３２９号公
報）がある。これは、非晶質半導体膜にＮｉに代表され
る金属元素を添加し、その後に熱処理により結晶質半導
体膜を得る方法である。この方法によると、６００℃以
下かつ短時間で結晶質半導体膜を得ることができるの
で、安価なガラス基板を利用することができる。しか
し、結晶質半導体膜中にＮｉ元素が残留するので、それ
によって作製されるＴＦＴは、特性のばらつき、信頼性
の低下といった問題があった。

【０００９】残留Ｎｉ元素の除去に関しては、本出願人
によりゲッタリング処理による方法（特開平１０−２１
４７８６号公報）が開示されているが、選択的にＮｉ元
素を添加するためのマスク形成工程と、ゲッタリング元
素を選択的に添加するためのマスク形成工程が必要とさ
れ、熱処理も結晶化工程とゲッタリング工程とで２回行
なう必要があること、などの工程増加の問題があり、生
産性やコストを悪化させていた。

【００１０】また、本出願人によりゲッタリング処理に
よる方法（特開平１１−９７３５２号公報）が開示され
ているが、選択的にＮｉ元素を添加するためのマスク形
成工程と、ゲッタリング元素を選択的に添加するための
マスク形成工程とが必要であった。加えて、耐熱性の高
い無機膜をマスクとして用いていた。

【００１１】

【発明が解決しようとする課題】本発明では、珪素の結
晶化を助長する金属元素を利用して得られる結晶質半導
体を用いて作製されるＴＦＴにおいて、工程数の増加を
極力抑え、ＴＦＴ特性に当該金属元素の悪影響が及ぶこ
とを抑制する技術を提供することを課題とする。

【００１２】

【課題を解決するための手段】本明細書で開示する発明
の一つは、結晶化は結晶化を助長する金属元素により行
ない、結晶化された領域に隣接された領域で前記金属元
素のゲッタリングを行なわせることを特徴とする半導体
装置の作製方法である。

【００１３】他の発明の構成は、結晶化は結晶化を助長
する金属元素により行ない、結晶化された領域に隣接さ
れた領域で前記金属元素のゲッタリングを行ない、結晶
化とゲッタリングとを同一の熱処理工程で行わすことを
特徴とする半導体装置の作製方法である。

【００１４】さらに他の発明の構成は、結晶化は結晶化
を助長する金属元素により行ない、結晶化された領域に
隣接された領域で前記金属元素のゲッタリングが行なわ
れ、ゲッタリング元素は非晶質半導体に選択的に添加さ
れ、結晶化を助長する金属元素はゲッタリング元素が添
加された領域（以下、ゲッタリング領域という）を含む
非晶質半導体全体に添加されることを特徴とする半導体
装置の作製方法である。

【００１５】上記３つの発明の構成において、結晶化を
助長する金属元素として、Ｎｉを用いることが最も好ま
しい。一般に金属元素として、Ｆｅ、Ｃｏ、Ｎｉ、Ｒ
ｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ、Ｇ
ｅ、Ｐｂ、Ｉｎから選ばれた一種または複数種類のもの
を用いることができる。

【００１６】上記３つの発明の構成において、ゲッタリ
ング元素としてはＰ（リン）を用いることが最も好まし
かった。ゲッタリング元素としては、Ｐ、Ａｓ、Ｓｂ、
Ｎを挙げることができる。この意味でゲッタリング元素
には、長周期型周期表における１５族元素から選ばれた
ものを用いることができる。本明細書で開示する発明
は、当該金属元素としてニッケル（Ｎｉ）を選択し、ゲ
ッタリング元素として燐（Ｐ）を選択した場合に最も高
い効果を得ることができる。

【００１７】結晶化を助長するための金属元素の添加や
ゲッタリング元素の添加方法は、イオン注入法、溶液を
用いた拡散法、固体を用いた拡散法、スパッタ法やＣＶ
Ｄ法で成膜した膜から拡散させる方法、プラズマ処理
法、ガス吸着法等の方法を用いることができる。またこ
れらの方法を組み合わせて利用することもできる。

【００１８】

【発明の実施の形態】本発明の実施の形態について、ア
クティブマトリクス型液晶表示装置を例にとり、以下に
示す実施形態において詳細な説明を行うこととする。

【００１９】[実施形態１]図１〜図５を用いて本発明の
実施形態を説明する。ここでは表示領域の画素ＴＦＴ
と、表示領域の周辺に設けられる駆動回路のＴＦＴを同
一基板上に作製する方法について工程に従って詳細に説
明する。但し、説明を簡単にするために、制御回路では
シフトレジスタ回路、バッファ回路などの基本回路であ
るＣＭＯＳ回路と、サンプリング回路を形成するｎチャ
ネル型ＴＦＴとを図示することにする。

【００２０】図１に本実施形態の作製工程を示す。ま
ず、コーニング１７３７ガラス基板１０１（歪点６６７
℃）上に２０〜１５０ｎｍ（好ましくは３０〜８０ｎ
ｍ）の厚さで非晶質珪素膜１０２を成膜する。

【００２１】本実施形態では非晶質半導体膜として非晶
質珪素膜をプラズマＣＶＤ法で５５ｎｍの厚さに成膜し
たが、非晶質珪素半導体以外にも非晶質珪素ゲルマニウ
ム膜などの化合物半導体膜も使用できる。

【００２２】非晶質半導体膜の成膜の際に、ガラス基板
と非晶質半導体膜の間に絶縁膜を入れても良い。特に前
記絶縁膜と非晶質半導体膜とを大気解放せずに連続的に
形成することで、その表面が汚染されることを防ぐこと
が可能になり、作製するＴＦＴの特性バラツキやしきい
値電圧の変動を低減させることができる。

【００２３】非晶質半導体膜の成膜方法としては、プラ
ズマＣＶＤ法以外に減圧ＣＶＤ法やスパッタ法などの公
知の方法を用いることができる。

【００２４】また、本実施形態では基板１０１としてコ
ーニング１７３７ガラスを使用したが、最終的な目的、
用途に合わせて他の基板材料も使用できる事は言うまで
もない。（図1（Ａ））

【００２５】非晶質珪素膜を成膜した後、ゲッタリング
元素を選択的に添加するためのマスクとして、フォトレ
ジストによりレジストマスク１０３を形成し、ゲッタリ
ング元素を選択的に添加することで、ゲッタリング領域
を形成する。マスクの材料としては、例えば酸化珪素膜
など、ゲッタリング元素の添加を遮れるものならどのよ
うな材料でも構わないが、本実施形態では工程を簡略化
するためフォトレジストを用いた。

【００２６】ゲッタリング元素としては、燐（Ｐ）、砒
素（Ａｓ）、アンチモン（Ｓｂ）、窒素（Ｎ）を挙げる
ことができる。この意味でゲッタリング元素には、長周
期型周期表の１５族の元素から選ばれたものを用いるこ
とができる。本実施形態では、ゲッタリング元素として
燐を用いた。具体的には、フォスフィン（ＰＨ₃）を質
量分離しないでプラズマ励起したイオンドープ法で添加
した。勿論、質量分離を行うイオンインプランテーショ
ン法を用いても良い。

【００２７】非晶質珪素膜１０２のうちレジストマスク
で保護されていない領域に１×１０ ¹⁹〜１×１０²¹atom
s/cm³の濃度で燐（Ｐ）を添加し、燐元素添加領域１０
４ａ〜１０４ｂを得た。レジストマスクで保護された領
域には燐は添加されないため、選択的に燐元素添加領域
（ゲッタリング領域）１０４ａ〜１０４ｂを作ることが
出来た。燐元素の添加終了後、レジストマスク１０３を
除去した。（図1（Ｂ））

【００２８】その後、非晶質珪素膜１０２の結晶化を助
長するための触媒元素としてのＮｉを含有した溶液をス
ピンコート法により塗布し、Ｎｉ含有層１０５を形成し
た。Ｎｉは非晶質珪素膜１０２の結晶化を助長するため
の金属元素触媒元素としてのうちのひとつであるが、Ｎ
ｉ以外にも金属元素として、Ｆｅ、Ｃｏ、Ｒｕ、Ｒｈ、
Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ、Ｇｅ、Ｐｂ、Ｉ
ｎから選ばれた一種または複数種類のものを用いること
ができる。

【００２９】本発明ではＮｉ含有層１０５を形成する際
にスピンコート法を用いているが、触媒元素を含む薄膜
をスパッタ法や蒸着法といった気相法を用いて成膜する
手段をとっても良い。（図1（Ｃ））

【００３０】次に熱処理（５００℃〜７００℃、２〜２
４時間、好ましくは５５０℃〜６００℃、４時間〜１２
時間）を施す。ここでは、５５０℃、１２時間の熱処理
を施した。この熱処理工程では、まず燐が添加されてい
ない領域がＮｉの触媒作用により結晶化され、結晶質珪
素１０７ａ〜１０７ｃを得ることが出来ると同時、また
は直後にＮｉは燐元素添加領域１０４ａ〜１０４ｂで燐
と結合し、固定化された。

【００３１】燐は８００℃以下ではほとんど拡散せず、
また燐とＮｉの結合は強固であるため、最終的にＮｉ含
有領域層１０７に存在していたＮｉは、ほぼ全てがリン
元素添加領域１０４ａ〜１０４ｂに固定化される。

【００３２】本実施形態における熱処理は、抵抗加熱式
ヒーターを備えた加熱炉にて行なったが、例えば赤外光
の照射による熱処理でも構わない。

【００３３】以上のようにして、Ｎｉの触媒作用による
結晶化と、結晶化終了後のＮｉのゲッタリングを１回の
熱処理で行なうことができた。（図1（Ｄ））

【００３４】また、この熱処理において通常の結晶成長
とは異なる結晶成長が観察される。（図１５（Ａ）、図
１５（Ｂ））

【００３５】非晶質珪素膜の表面全面にＮｉが保持され
ているにも関わらず、リン元素添加領域の存在により、
リン元素添加領域の端部から基板面と平行な方向に結晶
成長している針状の結晶が図１５（Ａ）および図１５
（Ｂ）で観察できる。こうして形成される領域の結晶は
非常に大きく、この領域をＴＦＴのソース領域またはド
レイン領域となるよう配置すると低抵抗化が図れるとと
もに活性化しやすくなるため有用である。

【００３６】なお、図１５（Ａ）は、５７５℃、１２時
間のアニ−ルを行った後、ＦＰＭ処理を６０分行った後
の光学顕微鏡写真である。また、図１５（Ｂ）は、５５
０℃、１２時間のアニ−ルを行った後、ＦＰＭ処理を６
０分行った後の光学顕微鏡写真である。

【００３７】また、非晶質珪素膜は含有水素量にもよる
が、好ましくは４００〜５００℃で１時間程度の熱処理
を行い、水素を十分に脱離させてから結晶化させること
が望ましい。その場合、含有水素量を５atom％以下とす
ることが好ましい。

【００３８】そして、結晶質珪素１０７ａ〜１０７ｃを
島状にパターニングして、島状半導体層１０８〜１１１
を形成する。（図１（Ｃ））

【００３９】その後、プラズマＣＶＤ法またはスパッタ
法により５０〜１００ｎｍの厚さの酸化珪素膜によるマ
スク層１１２を形成する。（図２（Ａ））

【００４０】そしてレジストマスク１１３を設け、ｎチ
ャネル型ＴＦＴを形成する島状半導体層１０９〜１１１
の全面にしきい値電圧を制御する目的で１×１０¹⁶〜５
×１０¹⁷atoms／cm³程度の濃度でｐ型を付与する不純物
元素としてボロン（Ｂ）を添加した。ボロン（Ｂ）の添
加はイオンドープ法で実施しても良いし、非晶質珪素膜
を成膜するときに同時に添加しておくこともできる。

【００４１】ここでのボロン（Ｂ）添加は必ずしも必要
でないが、この工程（チャネルドープ工程という）でボ
ロン（Ｂ）を添加した半導体層１１４〜１１６はｎチャ
ネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるた
めに形成することが好ましかった。なお、本明細書中で
は上記濃度範囲でｐ型不純物元素を含む半導体層１１４
〜１１６をチャネルドープ半導体層と呼ぶ。（図２
（Ｂ））

【００４２】駆動回路のｎチャネル型ＴＦＴのＬＤＤ領
域を形成するために、ｎ型を付与する不純物元素を島状
半導体層１１４、１１６に選択的に添加する。そのた
め、あらかじめレジストマスク１１７ａ〜１１７ｄを形
成した。ｎ型を付与する不純物元素としては、燐（Ｐ）
や砒素（Ａｓ）を用いれば良く、ここでは燐（Ｐ）を添
加すべく、フォスフィン（ＰＨ₃）を用いたイオンドー
プ法を適用した。形成された不純物領域１１７、１１８
の燐（Ｐ）濃度は２×１０¹⁶〜５×１０¹⁹atoms／cm³の
範囲とすれば良い。本明細書中では、ここで形成された
不純物領域１１８〜１２０に含まれるｎ型を付与する不
純物元素の濃度を（ｎ^-）と表す。また、不純物領域１
２０は、画素マトリクス回路の保持容量を形成するため
の半導体層であり、この領域にも同じ濃度で燐（Ｐ）を
添加した。（図２（Ｃ））

【００４３】次に、マスク層１１２をフッ酸などにより
除去して、図２（Ｂ）と図２（Ｃ）で添加した不純物元
素を活性化させる工程を行う。活性化は、窒素雰囲気中
で５００〜６００℃で１〜４時間の熱処理や、レーザー
活性化の方法により行うことができる。また、両者を併
用して行っても良い。本実施形態では、レーザー活性化
の方法を用い、ＫｒＦエキシマレーザー光（波長２４８
ｎｍ）を用い、線状ビームを形成して、発振周波数５〜
５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ²
として線状ビームのオーバーラップ割合を８０〜９８％
として走査して、島状半導体層が形成された基板全面を
処理した。尚、レーザー光の照射条件には何ら限定され
る事項はなく、実施者が適宣決定すれば良い。（図２
（Ｄ））

【００４４】そして、ゲート絶縁膜１２１をプラズマＣ
ＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの厚
さで珪素を含む絶縁膜で形成する。珪素を含む絶縁膜と
しては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜を用
いることができる。窒化酸化膜は、珪素、窒素及び酸素
を所定の量で含む絶縁膜であり、ＳｉＯｘＮｙで表され
る絶縁膜である。窒化酸化膜はＳｉＨ₄、Ｎ₂Ｏ及びＮＨ
₃を原料ガスとして作製することが可能であり、含有す
る窒素濃度が２５atomic%以上５０atomic%未満とすると
良い。本実施形態では、１２０ｎｍの厚さで窒化酸化珪
素膜を形成した。ゲート絶縁膜には、他の珪素を含む絶
縁膜を単層または積層構造として用いても良い。

【００４５】次に、ゲート電極を形成するために第１の
導電層を成膜する。この第１の導電層は単層で形成して
も良いが、必要に応じて二層あるいは三層といった積層
構造としても良い。本実施形態では、導電性の窒化物金
属膜から成る導電層（Ａ）１２２と金属膜から成る導電
層（Ｂ）１２３とを積層させた。導電層（Ｂ）１２３は
タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍ
ｏ）、タングステン（Ｗ）から選ばれた元素、または前
記元素を主成分とする合金か、前記元素を組み合わせた
合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金
膜）で形成すれば良く、導電層（Ａ）１２２は窒化タン
タル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタ
ン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）で形成す
る。また、導電層（Ａ）１２２は代替材料として、タン
グステンシリサイド、チタンシリサイド、モリブデンシ
リサイドを適用しても良い。導電層（Ｂ）は低抵抗化を
図るために含有する不純物濃度を低減させると良く、特
に酸素濃度に関しては３０ｐｐｍ以下とすると良かっ
た。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐ
ｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現
することができた。

【００４６】導電層（Ａ）１２２は１０〜５０ｎｍ（好
ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）１２３は
２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）
とすれば良い。本実施形態では、導電層（Ａ）１２２に
３０ｎｍの厚さの窒化タンタル膜を、導電層（Ｂ）１２
３には３５０ｎｍのＴａ膜を用い、いずれもスパッタ法
で形成した。このスパッタ法による成膜では、スパッタ
用のガスのＡｒに適量のＸｅやＫｒを加えておくと、形
成する膜の内部応力を緩和して膜の剥離を防止すること
ができる。尚、図示しないが、導電層（Ａ）１２２の下
に２〜２０ｎｍ程度の厚さでＰ（燐）をドープした珪素
膜を形成しておくことは有効である。これにより、その
上に形成される導電膜の密着性向上と酸化防止を図ると
同時に、導電層（Ａ）または導電層（Ｂ）が微量に含有
するアルカリ金属元素がゲート絶縁膜１２０に拡散する
のを防ぐことができる。（図３（Ａ））

【００４７】次に、レジストマスク１２４ａ〜１２４ｅ
を形成し、導電層（Ａ）１２２と導電層（Ｂ）１２３と
を一括でエッチングしてゲート電極１２５〜１２８と容
量配線１２９を形成する。ゲート電極１２５〜１２８と
容量配線１２９は、導電層（Ａ）から成る１２５ａ〜１
２８ａと、導電層（Ｂ）から成る１２５ｂ〜１２８ｂと
が一体として形成されている。この時、駆動回路に形成
するゲート電極１２６、１２７は不純物領域１１８、１
１９の一部と、ゲート絶縁膜１２１を介して重なるよう
に形成する。（図３（Ｂ））

【００４８】次いで、駆動回路のｐチャネル型ＴＦＴの
ソース領域およびドレイン領域を形成するために、ｐ型
を付与する不純物元素を添加する工程を行う。ここで
は、ゲート電極１２５をマスクとして、自己整合的に不
純物領域を形成する。このとき、ｎチャネル型ＴＦＴが
形成される領域はレジストマスク１３０で被覆してお
く。そして、ジボラン（Ｂ₂Ｈ₆）を用いたイオンドープ
法で不純物領域１３１を形成した。この領域のボロン
（Ｂ）濃度は３×１０²⁰〜３×１０²¹atoms／cm³となる
ようにする。本明細書中では、ここで形成された不純物
領域１３１に含まれるｐ型を付与する不純物元素の濃度
を（ｐ⁺⁺）と表す。（図３（Ｃ））

【００４９】次に、ｎチャネル型ＴＦＴにおいて、ソー
ス領域またはドレイン領域として機能する不純物領域の
形成を行った。レジストのマスク１３２ａ〜１３２ｃを
形成し、ｎ型を付与する不純物元素が添加して不純物領
域１３３〜１３７を形成した。これは、フォスフィン
（ＰＨ₃）を用いたイオンドープ法で行い、この領域の
燐（Ｐ）濃度を１×１０¹⁹〜１×１０²¹atoms／cm³とし
た。本明細書中では、ここで形成された不純物領域１３
３〜１３７に含まれるｎ型を付与する不純物元素の濃度
を（ｎ⁺）と表す。（図３（Ｄ））

【００５０】不純物領域１３３〜１３７には、既に前工
程で添加された燐（Ｐ）またはボロン（Ｂ）が含まれて
いるが、それに比して十分に高い濃度でＰ（燐）が添加
されるので、前工程で添加された燐（Ｐ）またはボロン
（Ｂ）の影響は考えなくても良い。また、不純物領域１
３８に添加された燐（Ｐ）濃度は図３（Ｃ）で添加され
たボロン（Ｂ）濃度の１／２〜１／３なのでｐ型の導電
性が確保され、ＴＦＴの特性に何ら影響を与えることは
なかった。

【００５１】そして、画素マトリクス回路のｎチャネル
型ＴＦＴのＬＤＤ領域を形成するためのｎ型を付与する
不純物添加の工程を行った。ここではゲート電極１２８
をマスクとして自己整合的にｎ型を付与する不純物元素
をイオンドープ法で添加した。添加する燐（Ｐ）の濃度
は１×１０¹⁶〜５×１０¹⁸atoms／cm³であり、図２
（Ｃ）および図３（Ｃ）と図３（Ｄ）で添加する不純物
元素の濃度よりも低濃度で添加することで、実質的には
不純物領域１３８、１３９のみが形成される。本明細書
中では、この不純物領域１３８、１３９に含まれるｎ型
を付与する不純物元素の濃度を（ｎ^--）と表す。（図４
（Ａ））

【００５２】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化するために熱
処理工程を行う。この工程はファーネスアニール法、レ
ーザーアニール法、またはラピッドサーマルアニール法
（ＲＴＡ法）で行うことができる。ここではファーネス
アニール法で活性化工程を行った。熱処理は酸素濃度が
１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲
気中で４００〜８００℃、代表的には５００〜６００℃
で行うものであり、本実施形態では５５０℃で４時間の
熱処理を行った。また、基板１０１に石英基板のような
耐熱性を有するものを使用した場合には、８００℃で１
時間の熱処理としても良く、不純物元素の活性化と、該
不純物元素が添加された不純物領域とチャネル形成領域
との接合を良好に形成することができた。

【００５３】この熱処理において、ゲート電極１２５〜
１２８と容量配線１２９形成をする金属膜１２５ｂ〜１
２９ｂは、表面から５〜８０ｎｍの厚さで導電層（Ｃ）
１２５ｃ〜１２９ｃが形成される。例えば、導電層
（Ｂ）１２５ｂ〜１２９ｂがタングステン（Ｗ）の場合
には窒化タングステン（ＷＮ）が形成され、タンタル
（Ｔａ）の場合には窒化タンタル（ＴａＮ）を形成する
ことができる。また、導電層（Ｃ）１２５ｃ〜１２９ｃ
は、窒素またはアンモニアなどを用いた窒素を含むプラ
ズマ雰囲気にゲート電極１２５〜１２８と容量配線１２
９を晒しても同様に形成することができる。さらに、３
〜１００％の水素を含む雰囲気中で、３００〜４５０℃
で１〜１２時間の熱処理を行い、島状半導体層を水素化
する工程を行った。この工程は熱的に励起された水素に
より半導体層のダングリングボンドを終端する工程であ
る。水素化の他の手段として、プラズマ水素化（プラズ
マにより励起された水素を用いる）を行っても良い。
（図４（Ｂ））

【００５４】図６（Ａ）および図７（Ａ）はここまでの
工程におけるＴＦＴの上面図であり、Ａ−Ａ'断面およ
びＣ−Ｃ'断面は図４（Ｂ）のＡ−Ａ'およびＣ−Ｃ'に
対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は
図８（Ａ）および図９（Ａ）の断面図に対応している。
図６および図７の上面図はゲート絶縁膜を省略している
が、ここまでの工程で少なくとも島状半導体層１０８〜
１１１上にゲート電極１２５〜１２８と容量配線１２９
が図に示すように形成されている。

【００５５】活性化および水素化の工程が終了したら、
ゲート配線とする第２の導電膜を形成する。この第２の
導電膜は低抵抗材料であるアルミニウム（Ａｌ）や銅
（Ｃｕ）を主成分とする導電層（Ｄ）と、にチタン（Ｔ
ｉ）やタンタル（Ｔａ）、タングステン（Ｗ）、モリブ
デン（Ｍｏ）から成る導電層（Ｅ）とで形成すると良
い。本実施形態では、チタン（Ｔｉ）を０．１〜２重量
％含むアルミニウム（Ａｌ）膜を導電層（Ｄ）１４０と
し、チタン（Ｔｉ）膜を導電層（Ｅ）１４１として形成
した。導電層（Ｄ）１４０は２００〜４００ｎｍ（好ま
しくは２５０〜３５０ｎｍ）とすれば良く、導電層
（Ｅ）１４１は５０〜２００（好ましくは１００〜１５
０ｎｍ）で形成すれば良い。（図４（Ｃ））

【００５６】そして、ゲート電極に接続するゲート配線
を形成するために導電層（Ｅ）１４１と導電層（Ｄ）１
４０とをエッチング処理して、ゲート配線１４２、１４
３と容量配線１４４を形成た。エッチング処理は最初に
ＳｉＣｌ₄とＣｌ₂とＢＣｌ₃との混合ガスを用いたドラ
イエッチング法で導電層（Ｅ）の表面から導電層（Ｄ）
の途中まで除去し、その後燐酸系のエッチング溶液によ
るウエットエッチングで導電層（Ｄ）を除去することに
より、下地との選択加工性を保ってゲート配線を形成す
ることができた。

【００５７】図６（Ｂ）および図７（Ｂ）はこの状態の
上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は図４
（Ｄ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、
Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図８（Ｂ）および図９
（Ｂ）のＢ−Ｂ'およびＤ−Ｄ'に対応している。図６
（Ｂ）および図７（Ｂ）において、ゲート配線１４２、
１４３の一部は、ゲート電極１２５、１２６、１２８の
一部と重なり電気的に接触している。この様子はＢ−
Ｂ'断面およびＤ−Ｄ'断面に対応した図８（Ｂ）および
図９（Ｂ）の断面構造図からも明らかで、第１の導電層
を形成する導電層（Ｃ）と第２の導電層を形成する導電
層（Ｄ）とが電気的に接触している。

【００５８】第１の層間絶縁膜１４５は５００〜１５０
０ｎｍの厚さで酸化珪素膜または酸化窒化珪素膜で形成
され、その後、それぞれの島状半導体層に形成されたソ
ース領域またはドレイン領域に達するコンタクトホール
を形成し、ソース配線１４６〜１４９と、ドレイン配線
１５０〜１５３を形成する。図示していないが、本実施
形態ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含む
アルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッ
タ法で連続して形成した３層構造の積層膜とした。

【００５９】次に、パッシベーション膜１５４として、
窒化珪素膜、酸化珪素膜、または窒化酸化珪素膜を５０
〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さ
で形成する。この状態で水素化処理を行うとＴＦＴの特
性向上に対して好ましい結果が得られた。例えば、３〜
１００％の水素を含む雰囲気中で、３００〜４５０℃で
１〜１２時間の熱処理を行うと良く、あるいはプラズマ
水素化法を用いても同様の効果が得られた。なお、ここ
で後に画素電極とドレイン配線を接続するためのコンタ
クトホールを形成する位置において、パッシベーション
膜１５４に開口部を形成しておいても良い。（図５
（Ａ））

【００６０】図６（Ｃ）および図７（Ｃ）のはこの状態
の上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は図５
（Ａ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、
Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図８（Ｃ）および図９
（Ｃ）のＢ−Ｂ'およびＤ−Ｄ'に対応している。図６
（Ｃ）と図７（Ｃ）では第１の層間絶縁膜を省略して示
すが、島状半導体層１０８、１０９、１１１の図示され
ていないソースおよびドレイン領域にソース配線１４
６、１４７、１４９とドレイン配線１５０、１５１、１
５３が第１の層間絶縁膜に形成されたコンタクトホール
を介して接続している。

【００６１】その後、有機樹脂からなる第２の層間絶縁
膜１５５を１．０〜１．５μｍの厚さに形成する。有機
樹脂としては、ポリイミド、アクリル、ポリアミド、ポ
リイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使
用することができる。ここでは、基板に塗布後、熱重合
するタイプのポリイミドを用い、３００℃で焼成して形
成した。そして、第２の層間絶縁膜１５５にドレイン配
線１５３に達するコンタクトホールを形成し、画素電極
１５６、１５７を形成する。画素電極は、透過型液晶表
示装置とする場合には透明導電膜を用いれば良く、反射
型の液晶表示装置とする場合には金属膜を用いれば良
い。本実施形態では透過型の液晶表示装置とするため
に、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの
厚さにスパッタ法で形成した。（図５（Ｂ））

【００６２】こうして同一基板上に、駆動回路のＴＦＴ
と表示領域の画素ＴＦＴとを有した基板を完成させるこ
とができた。駆動回路にはｐチャネル型ＴＦＴ２０１、
第１のｎチャネル型ＴＦＴ２０２、第２のｎチャネル型
ＴＦＴ２０３、表示領域には画素ＴＦＴ２０４、保持容
量２０５が形成した。本明細書では便宜上このような基
板をアクティブマトリクス基板と呼ぶ。

【００６３】駆動回路のｐチャネル型ＴＦＴ２０１に
は、島状半導体層１０８にチャネル形成領域２０６、ソ
ース領域２０７ａ、２０７ｂ、ドレイン領域２０８ａ，
２０８ｂを有している。第１のｎチャネル型ＴＦＴ２０
２には、島状半導体層１０９にチャネル形成領域２０
９、ゲート電極１２６と重なるＬＤＤ領域２１０（以
降、このようなＬＤＤ領域をＬovと記す）、ソース領域
２１１、ドレイン領域２１２を有している。このＬov領
域のチャネル長方向の長さは０．５〜３．０μｍ、好ま
しくは１．０〜１．５μｍとした。第２のｎチャネル型
ＴＦＴ２０３には、島状半導体層１１０にチャネル形成
領域２１３、ＬＤＤ領域２１４，２１５、ソース領域２
１６、ドレイン領域２１７を有している。このＬＤＤ領
域はＬov領域とゲート電極１２７と重ならないＬＤＤ領
域（以降、このようなＬＤＤ領域をＬoffと記す）とが
形成され、このＬoff領域のチャネル長方向の長さは
０．３〜２．０μｍ、好ましくは０．５〜１．５μｍで
ある。画素ＴＦＴ２０４には、島状半導体層１１１にチ
ャネル形成領域２１８、２１９、Ｌoff領域２２０〜２
２３、ソースまたはドレイン領域２２４〜２２６を有し
ている。Ｌoff領域のチャネル長方向の長さは０．５〜
３．０μｍ、好ましくは１．５〜２．５μｍである。さ
らに、容量配線１２９、１４４と、ゲート絶縁膜と同じ
材料から成る絶縁膜と、画素ＴＦＴ２０４のドレイン領
域２２６に接続し、ｎ型を付与する不純物元素が添加さ
れた半導体層２２７とから保持容量２０５が形成されて
いる。図５（Ｂ）では画素ＴＦＴ２０４をダブルゲート
構造としたが、シングルゲート構造でも良いし、複数の
ゲート電極を設けたマルチゲート構造としても差し支え
ない。

【００６４】本実施形態では、ＴＦＴの形式としてトッ
プゲート型の場合の例を示した。しかし、ゲート電極が
活性層の下側（基板側）にあるボトムゲート型のＴＦＴ
にも本発明は利用することができる。さらにゲート電極
を耐熱性を有する導電性材料で形成することによりＬＤ
Ｄ領域やソース領域およびドレイン領域の活性化を容易
とし、ゲート配線低抵抗材料で形成することにより、配
線抵抗を十分低減できる。従って、表示領域（画面サイ
ズ）が４インチクラス以上の表示装置に適用することが
可能になる。

【００６５】[実施形態２]本実施形態では、実施形態１
における結晶化とゲッタリングの熱処理を同一の熱処理
工程中に２段階に分けて行なう例である。なお、図面お
よび符号は実施形態１と兼ねる。

【００６６】まず、実施形態１と同様に、基板１０１上
に非晶質珪素膜１０２を５５ｎｍの厚さに成膜した。

【００６７】次にレジストマスク１０３を形成し、ゲッ
タリング元素として燐（Ｐ）を選択的に添加した。実施
形態１と同様に、フォスフィン（ＰＨ₃）を質量分離し
ないでプラズマ励起したイオンドープ法で１×１０¹⁹〜
１×１０²¹atoms/cm³の濃度で添加した。

【００６８】レジストマスク１０３を除去した後、非晶
質珪素膜１０２の結晶化を助長するための触媒元素とし
てのＮｉを含有した溶液をスピンコート法により塗布
し、Ｎｉ含有層１０５を形成した。

【００６９】次に加熱炉にて５５０℃４時間の熱処理を
行ない、Ｎｉの触媒作用により非晶質珪素膜１０２を結
晶化させ、結晶質珪素１０７ａ〜１０７ｃを得た。その
後、電気炉から取り出すことなく６００℃４時間の熱処
理を行ない、Ｎｉのゲッタリング処理を行なった。

【００７０】一般に熱処理温度は基板材料の歪点以下で
行なわれ、また、処理温度が歪点に近づくほど基板に変
形を起こさせることが知られている。本実施ではコーニ
ング１７３７ガラス基板（歪点６６７℃）を使用した
が、本実施形態程度の処理温度であれば、基板の変形を
ほとんど起こさせることなく、処理時間を短縮すること
が可能であった。

【００７１】このように、結晶化とゲッタリングの処理
温度を段階的に変化させることにより、実質的に２回の
熱処理が行なわれてはいるが、同一の熱処理工程におい
て行なわれたため、結果的に実施形態１よりも短時間で
行なうことができた。

【００７２】処理温度を段階的に変化させるにあたって
は、複数回変化させても良いし、段階的ではなく、連続
的に変化させても良い。

【００７３】その後の工程は実施形態１や他の公知の方
法に従ってＴＦＴを作製する。

【００７４】[実施形態３]本実施形態では、アクティブ
マトリクス基板から、アクティブマトリクス型液晶表示
装置を作製する工程を説明する。図１０に示すように、
実施形態１で作製した図５（Ｂ）の状態のアクティブマ
トリクス基板に対し、配向膜６０１を形成する。通常液
晶表示素子の配向膜にはポリイミド樹脂が多く用いられ
ている。対向側の対向基板６０２には、遮光膜６０３、
透明導電膜６０４および配向膜６０５を形成した。配向
膜を形成した後、ラビング処理を施して液晶分子がある
一定のプレチルト角を持って配向するようにした。そし
て、画素マトリクス回路と、ＣＭＯＳ回路が形成された
アクティブマトリクス基板と対向基板とを、公知のセル
組み工程によってシール材やスペーサ（共に図示せず）
などを介して貼りあわせる。その後、両基板の間に液晶
材料６０６を注入し、封止剤（図示せず）によって完全
に封止した。液晶材料には公知の液晶材料を用いれば良
い。このようにして図１０に示すアクティブマトリクス
型液晶表示装置が完成した。

【００７５】次にこのアクティブマトリクス型液晶表示
装置の構成を、図１１の斜視図および図１２の上面図を
用いて説明する。尚、図１１と図１２は、図１〜図５と
図１０の断面構造図と対応付けるため、共通の符号を用
いている。また、図１２で示すＥ―Ｅ’に沿った断面構
造は、図５（Ｂ）に示す画素マトリクス回路の断面図に
対応している。

【００７６】図１１においてアクティブマトリクス基板
は、ガラス基板１０１上に形成された、表示領域３０６
と、走査信号駆動回路３０４と、画像信号駆動回路３０
５で構成される。表示領域には画素ＴＦＴ２０４が設け
られ、周辺に設けられる駆動回路はＣＭＯＳ回路を基本
として構成されている。走査信号駆動回路３０４と、画
像信号駆動回路３０５はそれぞれゲート配線１２８とソ
ース配線１４９で画素ＴＦＴ２０４に接続している。ま
た、ＦＰＣ７３１が外部入力端子７３４に接続され、入
力配線３０２、３０３でそれぞれの駆動回路に接続して
いる。

【００７７】図１２は表示領域３０６のほぼ一画素分を
示す上面図である。ゲート配線１４３は、図示されてい
ないゲート絶縁膜を介してその下の半導体層１１１と交
差している。図示はしていないが、半導体層には、ソー
ス領域、ドレイン領域、ｎ^--領域でなるＬoff領域が形
成されている。また、１６１はソース配線１４９とソー
ス領域２２４とのコンタクト部、１６２はドレイン配線
１５３とドレイン領域２２６とのコンタクト部、１６３
はドレイン配線１５３と画素電極１５６のコンタクト部
である。保持容量２０５は、画素ＴＦＴ２０４のドレイ
ン領域２２６から延在する半導体層２２７とゲート絶縁
膜を介して容量配線１２９、１４４が重なる領域で形成
されている。

【００７８】なお、本実施形態のアクティブマトリクス
型液晶表示装置は、実施形態１で説明した構造と照らし
合わせて説明したが、実施形態２の構成とも自由に組み
合わせてアクティブマトリクス型液晶表示装置を作製す
ることができる。

【００７９】[実施形態４]本発明を実施して作製された
アクティブマトリクス基板および液晶表示装置並びにＥ
Ｌ型表示装置は様々な電気光学装置に用いることができ
る。そして、そのような電気光学装置を表示装置として
組み込んだ電子機器全てに本発明を適用することがでで
きる。電子機器としては、パーソナルコンピュータ、デ
ジタルカメラ、ビデオカメラ、携帯情報端末（モバイル
コンピュータ、携帯電話、電子書籍など）、ナビゲーシ
ョンシステムなどが上げられる。

【００８０】図１３（Ａ）はパーソナルコンピュータで
あり、マイクロプロセッサやメモリーなどを備えた本体
２００１、画像入力部２００２、表示装置２００３、キ
ーボード２００４で構成される。本発明は表示装置２０
０３やその他の信号処理回路を形成することができる。

【００８１】図１３（Ｂ）はビデオカメラであり、本体
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６で構成される。本発明は表示装置２１０２やその他
の信号制御回路に適用することができる。

【００８２】図１３（Ｃ）はテレビゲームまたはビデオ
ゲームなどの電子遊技機器であり、ＣＰＵ等の電子回路
２３０８、記録媒体２３０４などが搭載された本体２３
０１、コントローラ２３０５、表示装置２３０３、本体
２３０１に組み込まれた表示装置２３０２で構成され
る。表示装置２３０３と本体２３０１に組み込まれた表
示装置２３０２とは、同じ情報を表示しても良いし、前
者を主表示装置とし、後者を副表示装置として記録媒体
２３０４の情報を表示したり、機器の動作状態を表示し
たり、或いはタッチセンサーの機能を付加して操作盤と
することもできる。また、本体２３０１とコントローラ
２３０５と表示装置２３０３とは、相互に信号を伝達す
るために有線通信としても良いし、センサ部２３０６、
２３０７を設けて無線通信または光通信としても良い。
本発明は、表示装置２３０２、２３０３に適用すること
ができる。表示装置２３０３は従来のＣＲＴを用いるこ
ともできる。

【００８３】図１３（Ｄ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示装置２４０２、スピーカー部２
４０３、記録媒体２４０４、操作スイッチ２４０５で構
成される。尚、記録媒体にはＤＶＤ（Digital Versati
le Disc）やコンパクトディスク（ＣＤ）などを用い、
音楽プログラムの再生や映像表示、ビデオゲーム（また
はテレビゲーム）やインターネットを介した情報表示な
どを行うことができる。本発明は表示装置２４０２やそ
の他の信号制御回路に好適に利用することができる。

【００８４】図１３（Ｅ）はデジタルカメラであり、本
体２５０１、表示装置２５０２、接眼部２５０３、操作
スイッチ２５０４、受像部（図示しない）で構成され
る。本発明は表示装置２５０２やその他の信号制御回路
に適用することができる。

【００８５】図１４（Ａ）はフロント型プロジェクター
であり、光源光学系および表示装置２６０１、スクリー
ン２６０２で構成される。本発明は表示装置やその他の
信号制御回路に適用することができる。図１４（Ｂ）は
リア型プロジェクターであり、本体２７０１、光源光学
系および表示装置２７０２、ミラー２７０３、スクリー
ン２７０４で構成される。本発明は表示装置やその他の
信号制御回路に適用することができる。

【００８６】なお、図１４（Ｃ）に、図１４（Ａ）およ
び図１４（Ｂ）における光源光学系および表示装置２６
０１、２７０２の構造の一例を示す。光源光学系および
表示装置２６０１、２７０２は光源光学系２８０１、ミ
ラー２８０２、２８０４〜２８０６、ダイクロイックミ
ラー２８０３、ビームスプリッター２８０７、液晶表示
装置２８０８、位相差板２８０９、投射光学系２８１０
で構成される。投射光学系２８１０は複数の光学レンズ
で構成される。図１４（Ｃ）では液晶表示装置２８０８
を三つ使用する三板式の例を示したが、このような方式
に限定されず、単板式の光学系で構成しても良い。ま
た、図１４（Ｃ）中で矢印で示した光路には適宣光学レ
ンズや偏光機能を有するフィルムや位相を調節するため
のフィルムや、ＩＲフィルムなどを設けても良い。ま
た、図１４（Ｄ）は図１４（Ｃ）における光源光学系２
８０１の構造の一例を示した図である。本実施例では、
光源光学系２８０１はリフレクター２８１１、光源２８
１２、レンズアレイ２８１３、２８１４、偏光変換素子
２８１５、集光レンズ２８１６で構成される。尚、図１
４（Ｄ）に示した光源光学系は一例であって図示した構
成に限定されるものではない。

【００８７】また、ここでは図示しなかったが、本発明
はその他にも、ナビゲーションシステムやイメージセン
サの読み取り回路などに適用することも可能である。こ
のように本願発明の適用範囲はきわめて広く、あらゆる
分野の電子機器に適用することが可能である。

【００８８】このように、本願発明の適用範囲はきわめ
て広く、あらゆる分野の電子機器に適用することが可能
である。また、本実施形態の電子機器は実施形態１〜３
のどのような組み合わせから成る構成を用いても実現す
ることができる。

【発明の効果】本明細書で開示する発明では、（１）非晶質半導体膜にゲッタリング領域を選択的に形
成する。（２）ゲッタリング領域も含めた非晶質半導体膜全体に
結晶化を助長する金属元素を添加する。（３）当該金属元素による非晶質半導体の結晶化と、当
該金属元素のゲッタリングを同一の熱処理工程で行な
う。（３）上記ゲッタリング領域を除去し、当該金属元素に
より結晶化した領域を活性層として用いる。という構成
を基本的に採用する。

【００８９】こうすることで、半導体膜の結晶化を助長
する金属元素を利用して得られる結晶質半導体膜を用い
て作製されるＴＦＴにおいて、その特性に当該金属元素
の悪影響が及ぶことを抑制することができる。

【００９０】また、本明細書で開示する発明は、上記効
果を得ることが簡略化された作製工程において得られる
という特徴を有している。

【図面の簡単な説明】

【図１】画素ＴＦＴ、保持容量、駆動回路のＴＦＴの
作製工程を示す断面図。

【図２】画素ＴＦＴ、保持容量、駆動回路のＴＦＴの
作製工程を示す断面図。

【図３】画素ＴＦＴ、保持容量、駆動回路のＴＦＴの
作製工程を示す断面図。

【図４】画素ＴＦＴ、保持容量、駆動回路のＴＦＴの
作製工程を示す断面図。

【図５】画素ＴＦＴ、保持容量、駆動回路のＴＦＴの
作製工程を示す断面図。

【図６】画素ＴＦＴ、保持容量、駆動回路のＴＦＴの
作製工程を示す上面図。

【図７】画素ＴＦＴ、保持容量、駆動回路のＴＦＴの
作製工程を示す上面図。

【図８】駆動回路のＴＦＴの作製工程を示す上面図。

【図９】画素ＴＦＴの作製工程を示す上面図。

【図１０】液晶表示装置の構造を示す断面図。

【図１１】液晶表示装置の構造を示す斜視図。

【図１２】表示領域の画素を示す上面図

【図１３】電子機器の一例を示す図。

【図１４】電子機器の一例を示す図。

【図１５】光学顕微鏡による結晶成長の写真図。

【符号の説明】

１０１基板１０２非晶質珪素膜１０３ａ〜１０３ｃレジストマスク１０４ａ〜１０４ｂ燐元素添加領域（ゲッタリング領
域）１０５Ｎｉ含有層１０６Ｎｉの動き１０７ａ〜１０７ｃ結晶質珪素１０８〜１１１島状半導体層１１２マスク層１１３レジストマスク１１４から１１６チャネルドープ半導体層１１７ａ〜１１７ｄレジストマスク１１８〜１２０ n-型不純物領域１２１ゲート絶縁膜１２２導電層（Ａ）１２３導電層（Ｂ）１２４ａ〜１２４ｅレジストマスク１２５〜１２８ゲート電極１２９容量配線１２５ｃ〜１２９ｃ導電層（Ｃ）１３０レジストマスク１３１Ｐ＋＋不純物領域１３２ａ〜１３２ｃレジストマスク１３３〜１３７ｎ＋不純物領域１３８〜１３９ｎ--不純物領域１４０導電層（Ｄ）１４１導電層（Ｅ）１４２〜１４３ゲート配線１４４容量配線１４５第１の層間絶縁膜１４６〜１４９ソース配線１５０〜１５３ドレイン配線１５４パッシベーション膜１５５第２の層間絶縁膜１５６〜１５７画素電極

フロントページの続きＦターム(参考） 5F052 AA17 DA02 DB03 EA15 EA16 FA06 HA03 JA04 5F110 AA01 AA16 BB02 CC02 DD02 DD07 EE04 EE06 EE14 EE44 FF04 FF28 FF30 GG02 GG13 GG25 GG32 GG45 GG51 HJ01 HJ04 HJ18 HJ23 HL04 HL06 HL23 HM15 NN02 NN23 NN27 NN36 PP01 PP10 PP34 PP35 QQ24 QQ25 QQ28

Claims

【特許請求の範囲】

【請求項１】非晶質半導体膜上にマスクを形成する工程
と、前記非晶質半導体膜中に選択的に１５族元素を添加する
ことでゲッタリング領域を形成する工程と、前記マスクを除去する工程と、前記非晶質半導体膜上に結晶化を助長する金属元素を添
加する工程と、前記非晶質半導体膜の結晶化と前記金属元素のゲッタリ
ングを１回の熱処理で行なうことを特徴とする半導体装
置の作製方法。
【請求項２】非晶質半導体膜上にマスクを形成する工程
と、前記非晶質半導体膜中に選択的に１５族元素を添加する
ことでゲッタリング領域を形成する工程と、前記マスクを除去する工程と、前記非晶質半導体膜上に結晶化を助長する金属元素を添
加する工程と、前記非晶質半導体膜の結晶化と前記金属元素のゲッタリ
ングを同一の熱処理工程で行なうことを特徴とする半導
体装置の作製方法。
【請求項３】非晶質半導体膜上にマスクを形成する工程
と、前記非晶質半導体膜中に選択的に１５族元素を添加する
ことでゲッタリング領域を形成する工程と、前記マスクを除去する工程と、前記非晶質半導体膜の全面に結晶化を助長する金属元素
を添加する工程と、前記非晶質半導体膜の結晶化と前記金属元素のゲッタリ
ングを同一の熱処理で行なうことを特徴とする半導体装
置の作製方法。
【請求項４】請求項１乃至３のいずれか一における前記
マスクは、フォトレジストにより形成されることを特徴
とする半導体装置の作製方法。
【請求項５】請求項１乃至３のいずれか一において、前
記金属元素として、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐ
ｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ、Ｇｅ、Ｐｂ、Ｉｎ
から選ばれた一種または複数種類のものを用いられるこ
とを特徴とする半導体装置の作製方法。
【請求項６】請求項１乃至３のいずれか一において、前
記金属元素として、Ｎｉが用いられることを特徴とする
半導体装置の作製方法。
【請求項７】請求項１乃至６のいずれか一に記載された
前記半導体装置とは、ビデオカメラ、デジタルカメラ、
プロジェクター、ゴーグル型ディスプレイ、カーナビゲ
ーション、パーソナルコンピュータ、携帯情報端末であ
ることを特徴とする半導体装置の作製方法。