JP4853102B2

JP4853102B2 - 電力変換装置の駆動方式

Info

Publication number: JP4853102B2
Application number: JP2006136270A
Authority: JP
Inventors: 壮章田畑
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2006-05-16
Filing date: 2006-05-16
Publication date: 2012-01-11
Anticipated expiration: 2026-05-16
Also published as: JP2007312456A

Description

この発明は、各アームに電圧駆動型半導体素子が複数個直列接続されてなる電力変換装置、特に電圧駆動型半導体素子の駆動方式に関する。

図１０に、一般的な電力変換装置の例を示す。
図１０では、３相交流電源ＶｓからスイッチＳｓを介してダイオードからなる整流回路Ｒｅｃに接続され、交流から直流に変換された後コンデンサＣｄに蓄えられる。直流に変換された電力は、例えば電圧駆動型半導体素子としてのＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）Ｑｕ，Ｑｖ，Ｑｗ，Ｑｘ，Ｑｙ，Ｑｚをオン，オフすることで任意の電力に変換され、スイッチＳｍを介してモータＭなどの負荷に電力を供給する。

ＩＧＢＴの耐圧に比べ直流電圧Ｖｄが大きいときには、図１１に示すようにＩＧＢＴを複数個直列接続して用いることが多い。すなわち、ＩＧＢＴを直列接続した場合は図１１（ａ）のように、各ＩＧＢＴと並列に抵抗Ｒｄ１〜Ｒｄｎを接続するとともに、各素子Ｑｕ〜Ｑｚのスイッチタイミングを調整する回路Ｔｓｅｔを設けるのが一般的である。これは、ＩＧＢＴオフ中の等価回路は１１（ｂ）のように、コンデンサＣｃｅと抵抗Ｒｃｅの並列回路と考えられるが、これらのばらつきにより各ＩＧＢＴに印加される電圧分担がアンバランスとなることから、これを回避するため、上記抵抗Ｒｄ１〜ＲｄｎとしてはＩＧＢＴオフ中の漏れ電流値に対し、数倍〜十数倍流すような抵抗値を設定し、電圧をバランスさせるものである。

回路Ｔｓｅｔの具体例を図１２に示す。
これは、例えば直列接続される２つのＩＧＢＴのゲート線を、コアを介して磁気結合するもので、これにより図１２（ｃ）のように電圧分担がほぼ等しくなるようにしている。なお、このような回路Ｔｓｅｔが無い場合は図（ｂ）ように、電圧分担にばらつきが生じることになる。

また、スイッチタイミング調整回路Ｔｓｅｔとしては、各ＩＧＢＴがオン，オフするときのタイミングのアンバランスで電圧分担にアンバランスが生じ、素子耐圧を超えないようにする必要がある。これらの手段については、例えば特許文献１や特許文献２に開示されている。
一方、保守などで装置を停止したときには、直流中間コンデンサに電荷が蓄えられており、この電荷を放電するために、別途放電回路を設けるのが一般的である。図１０の例では、抵抗ＲｄとスイッチＳｄからなる放電回路Ｍｄが設けられている。このような回路は、例えば特許文献３や特許文献４に開示されている。

特開２０００−３２４７９９号公報特開２００２−２０４５７８号公報特開平１１−２２８０４２号公報特開２００５−２３７１２９号公報

上記のように、別途放電回路を設ける必要が生じ装置の大型化，コストアップにつながるという問題がある。なお、特に急速充電を必要としない場合には、コンデンサ両端に接続されるＩＧＢＴの漏れ電流やその他の部品の消費電流で放電することとなるが、この電流は非常に小さいため、放電に長時間を要するという問題がある。
したがって、この発明の課題は、放電回路を特別に設けることなく、直流中間コンデンサの電荷を速やかに放電し得るようにすることにある。

このような課題を解決するため、請求項１の発明では、各アームに分圧抵抗が並列接続される電圧駆動型半導体素子が複数個直列接続されて構成される電力変換装置において、
同じアームに接続されている電圧駆動型半導体素子を、オン，オフのタイミングを調整して動作させるか、またはそれぞれ独立にオン，オフさせるかを選択する選択手段を設け、
前記電圧駆動型半導体素子をそれぞれ独立に動作させるときは、直流電圧の大きさに応じてオンさせる電圧駆動型半導体素子数を変化させることを特徴とする。

また、請求項２の発明では、各アームに分圧抵抗が並列接続される電圧駆動型半導体素子が複数個直列接続されて構成される電力変換装置において、
同じアームに接続されている電圧駆動型半導体素子を、オン，オフのタイミングを調整して動作させるか、またはそれぞれ独立にオン，オフさせるかを選択する選択手段を設け、
前記電圧駆動型半導体素子をそれぞれ独立に動作させるときは、各相で同じ位置に設けられる電圧駆動型半導体素子をオン，オフさせることを特徴とする。

この発明によれば、電圧駆動型半導体素子と並列に接続される分圧抵抗を利用し、任意の電圧駆動型半導体素子をオン，オフさせることで、放電回路を特別に設けることなく、直流中間コンデンサの電荷を速やかに放電することが可能となる。

図１はこの発明の原理を示す回路構成図である。
図１（ａ）では、各アームにＩＧＢＴを２直列接続した例を示す。また、装置が停止し電源および負荷をスイッチで切り離した場合を示すために、電源Ｖｓや負荷Ｍと、それぞれに対応するスイッチＳｓやＳｍの図示を省略している。また、図１（ｂ）に図１（ａ）の１相分を示し、図１（ｃ）にはスイッチタイミング調整回路Ｔｓｅｔと、回路Ｔｓｅｔのオン，オフをアーム内で独立に制御するデコード回路Ｄｅとを示す。このデコード回路Ｄｅにより、スイッチタイミング調整回路Ｔｓｅｔを有効または無効とし、スイッチタイミング調整をするか否かを選択している。

上記デコード回路Ｄｅは、例えば以下のように動作させる。
運転中、すなわちインバータ動作させる場合は、オンオフ信号に追従して動作させる。このとき、放電信号は与えず、デコード回路Ｄｅはオフさせる。
一方、停止中で直流中間コンデンサの電荷を放電させたい場合は、オンオフ信号は与えず、放電信号に応じてオンさせたいＩＧＢＴ素子を、デコード回路Ｄｅにより選択する。

図１の動作について、図２，図３を参照して説明する。なお、図２，図３，図７〜図９でＩＧＢＴに丸印を付したものはオン状態を、丸印を付していないものはオフ状態を示す。
まず、コンデンサＣｄの電圧をＶｄとし、ＩＧＢＴＱｕ１，Ｑｕ２，Ｑｘ１，Ｑｘ２がそれぞれオフしている場合は、分圧抵抗には次式のような電流が流れ、コンデンサの電荷を放電する。
Ｉｄ（０）＝Ｖｄ／（Ｒｄｕ１＋Ｒｄｕ２＋Ｒｄｘ１＋Ｒｄｘ２）…（１）

いま、簡単のため、Ｒｄｕ１＝Ｒｄｕ２＝Ｒｄｘ１＝Ｒｄｘ２＝Ｒｄとすれば、上記（１）
式は次式のようになる。
Ｉｄ（０）＝Ｖｄ／４Ｒｄ
また、各ＩＧＢＴには電圧が均等に印加されるとすれば、その値ＶＣＥ０は次のように表わされる。
ＶＣＥ０＝Ｖｄ／４

次に、図２（ａ）のようにＱｕ１のみをオンさせた場合、抵抗に流れる電流Ｉｄ（１）およびオフしているＩＧＢＴに印加される電圧ＶＣＥ１は、それぞれ、
Ｉｄ（１）＝Ｖｄ／３Ｒｄ（＞Ｉｄ（０）），ＶＣＥ１＝Ｖｄ／３
となることから、ＩＧＢＴをすべてオフしているときに比べ、速やかに放電することができる。なお、図２（ｂ）のようにＱｕ２のみオンしていてもよく、分圧抵抗の発生損失に応じてＩＧＢＴをオンさせる部位を変更させればよい。

次に、図３（ａ）のようにＱｕ１，Ｑｕ２をオンさせた場合、抵抗に流れる電流Ｉｄ（２）およびオフしているＩＧＢＴに印加される電圧ＶＣＥ２は、
Ｉｄ（２）＝Ｖｄ／２Ｒｄ（＞Ｉｄ（１）），ＶＣＥ２＝Ｖｄ／２
となる。この状態は、通常のインバータ動作で発生するため、電源や負荷を切り離した状態でも問題ないことを示している。

図３（ａ）のようにオンさせるＩＧＢＴはＱｕ１，Ｑｕ２に限らず、Ｑｕ１とＱｘ１，Ｑｕ１とＱｘ２，Ｑｕ２とＱｘ２，Ｑｘ１とＱｘ２の組み合わせでも同じであり、また、図３（ｂ）のようにＱｕ２とＱｘ１としても図３（ａ）と同じ効果が得られるもので、互いに独立にオン，オフできれば、どの組み合わせでも問題は無い。
また、電流は抵抗を介して流れるため、例えば図４のＩＧＢＴに流れる電流Ｉｃは小さく、ＩＧＢＴをスイッチング（ターンオン）させたときには、跳ね上がり電圧は、図５（ｂ）のように電流Ｉｃが大きい場合と比べて、図５（ａ）のように小さくなるため、素子を破壊する可能性は殆どない。

図６に、この発明の実施の形態を示す。
図１に示すものに対し、直流電圧検出回路Ｖｅを設けた点にある。図６の動作について、図７を参照して説明する。
図７（ａ）のように直流電圧Ｖｄであるときは、ＩＧＢＴをいずれもオフとする。これにより、図２で説明したようにコンデンサＣｄの電荷は、Ｉｄ（０）＝Ｖｄ／４Ｒｄで放電する。

次に、直流電圧検出回路Ｖｅにより、コンデンサ電圧Ｖｄが３Ｖｄ／４まで垂下したことを検出すると、Ｑｕ１をオンさせる。このとき、抵抗に流れる電流Ｉｄ（１）の最大値は、
Ｉｄ（１）＝（３Ｖｄ／４）／（３・Ｒｄ）＝Ｖｄ／（４・Ｒｄ）
となり、図７（ａ）と同じ電流で放電する。また、オフしているＩＧＢＴＱｘ１，Ｑｘ２に印加される電圧の最大値は、次式のようになる。
ＶＣＥ１＝（３Ｖｄ／４）／３＝Ｖｄ／４

次いで、コンデンサ電圧ＶｄがＶｄ／２まで垂下したことを検出すると、Ｑｕ２もオンさせる。このとき、抵抗に流れる電流Ｉｄ（２）の最大値、およびオフしているＩＧＢＴに印加される電圧の最大値ＶＣＥ２は、それぞれ、次式のようになる。
Ｉｄ（２）＝（２Ｖｄ／４）／（２・Ｒｄ）＝Ｖｄ／（４・Ｒｄ）
ＶＣＥ１＝（２Ｖｄ／４）／２＝Ｖｄ／４

次に、コンデンサ電圧ＶｄがＶｄ／４まで垂下したことを検出すると、Ｑｘ１もオンさせる。このとき、抵抗に流れる電流Ｉｄ（３）の最大値、およびオフしているＩＧＢＴに印加される電圧の最大値ＶＣＥ３は、それぞれ、次式のようになる。
Ｉｄ（３）＝（Ｖｄ／４）／Ｒｄ＝Ｖｄ／（４・Ｒｄ）
ＶＣＥ３＝（Ｖｄ／４）／１＝Ｖｄ／４

図７の例では、各アームが２直列接続のインバータについて説明したが、３，４，…と直列数が増加した場合、数が大きくなるほど個別にオン，オフできる数が増加するから、直流電圧の大きさに応じて適切にオンとすることができ、分圧抵抗の大きさを可変にできるので、コンデンサの電荷を速やかに放電することができる。例えば、図８のようにｎ直列にした場合は、（ｎ×２＋１）通りの分圧抵抗で可変とすることができる。
さらに、ＩＧＢＴ個別にスナバ回路が接続されている場合には、ＩＧＢＴのオン，オフ動作に伴いスナバ回路への流出入が発生し、コンデンサ電荷の放電はより速やかになる。

図９に、この発明の他の実施の形態を示す。
これは、インバータと負荷（Ｍ）との間のスイッチＳｍが無い場合であり、例えば図３（ａ）と同様にＩＧＢＴＱｕ１，Ｑｕ２をオンすると、交流端子に電圧が発生し負荷に電流が流れてしまう可能性がある。そこで、全相で同じ位置（部位）の素子をスイッチングすれば、交流端子間は同電位になるため負荷には電流が流れず、コンデンサ電荷のみ放電されることになる。

図９ではＱｕ１，Ｑｕ２，Ｑｖ１，Ｑｖ２，Ｑｗ１，Ｑｗ２を同時にオンした場合を示している。各交流端子Ｕ，Ｖ，ＷはすべてＶｄとなり、各線間電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕには電圧が発生しないため、負荷に電流は流れず各分圧抵抗にのみ電流が流れ、コンデンサＣｄの電荷を放電することができる。
図１〜９では２レベルインバータの例について説明したが、この発明は、３レベル以上の多レベルインバータの各アームに、電圧駆動型半導体素子を複数個直列に接続する場合にも適用することができる。

この発明の原理を示す回路図図１で素子が１つ動作する場合の説明図図１で素子が２つ動作する場合の説明図素子に流れる電流説明図電流レベルによる跳ね上がり電圧の相違を説明する説明図この発明の実施の形態を示す回路図図６の動作原理説明図各アームに素子をｎ直列接続した時の図６の動作説明図この発明の他の実施の形態を示す回路図電力変換装置の一般的な例を示す回路図各アームに素子をｎ直列接続した時の構成例と素子オフ時の等価回路図電圧アンバランス手段の具体例とその作用説明図

Ｑｕ１，Ｑｕ２，Ｑｖ１，Ｑｖ２，Ｑｗ１，Ｑｗ２，Ｑｘ１，Ｑｘ２，Ｑｙ１，Ｑｙ２，Ｑｚ１，Ｑｚ２…ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、Ｇｕ，Ｇｖ，Ｇｗ，Ｇｘ，Ｇｙ，Ｇｚ…ゲート駆動回路、Ｄｅ…デコード回路、Ｃｎ…制御装置、Ｓｓ，Ｓｍ…スイッチ、Ｃｄ…直流中間コンデンサ、Ｖｅ…電圧検出回路。

Claims

各アームに分圧抵抗が並列接続される電圧駆動型半導体素子が複数個直列接続されて構成される電力変換装置において、
同じアームに接続されている電圧駆動型半導体素子を、オン，オフのタイミングを調整して動作させるか、またはそれぞれ独立にオン，オフさせるかを選択する選択手段を設け、
前記電圧駆動型半導体素子をそれぞれ独立に動作させるときは、直流電圧の大きさに応じてオンさせる電圧駆動型半導体素子数を変化させることを特徴とする電力変換装置の駆動方式。
各アームに分圧抵抗が並列接続される電圧駆動型半導体素子が複数個直列接続されて構成される電力変換装置において、
同じアームに接続されている電圧駆動型半導体素子を、オン，オフのタイミングを調整して動作させるか、またはそれぞれ独立にオン，オフさせるかを選択する選択手段を設け、
前記電圧駆動型半導体素子をそれぞれ独立に動作させるときは、各相で同じ位置に設けられる電圧駆動型半導体素子をオン，オフさせることを特徴とする電力変換装置の駆動方式。