JP4851647B2 - 酸化層及びシリコン層のインサイチュウ成長 - Google Patents

酸化層及びシリコン層のインサイチュウ成長 Download PDF

Info

Publication number
JP4851647B2
JP4851647B2 JP2000527689A JP2000527689A JP4851647B2 JP 4851647 B2 JP4851647 B2 JP 4851647B2 JP 2000527689 A JP2000527689 A JP 2000527689A JP 2000527689 A JP2000527689 A JP 2000527689A JP 4851647 B2 JP4851647 B2 JP 4851647B2
Authority
JP
Japan
Prior art keywords
gas
silicon
substrate
layer
reactor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000527689A
Other languages
English (en)
Other versions
JP2002500450A (ja
Inventor
アルマンド フェルロ
イフォ ラージマケルズ
デリック フォスター
Original Assignee
エーエスエム アメリカ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーエスエム アメリカ インコーポレイテッド filed Critical エーエスエム アメリカ インコーポレイテッド
Publication of JP2002500450A publication Critical patent/JP2002500450A/ja
Application granted granted Critical
Publication of JP4851647B2 publication Critical patent/JP4851647B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation by radiant heating of the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)

Description

（発明の属する技術分野）
本発明は、単一の半導体加工チャンバー内で酸化シリコン層を生成することに関するものであって、さらには、特に枚葉式（シングル）ウェハエピタキシャルシリコン層成長チャンバー内における熱酸化に関するものである。
【０００１】
（発明の背景）
チャンバーと呼ばれる高温のベーキング装置を用いて、半導体基板上の集積回路などの極めて微細な寸法の構造物を生成する。シリコンウェハなどの一つ又はそれ以上の基板を反応チャンバー内部のウェハ・サポートの上に配置する。ウェハ及びサポートは共に所望の温度まで加熱される。典型的なウェハ処理ステップでは、反応ガスを加熱されたウェハ上を通過させることにより、反応性物質である薄層がウェハ上に化学気相成長（ＣＶＤ）する。生じる層の品質を確実に高くするために、種々のプロセス条件、特に温度の均一性及び反応ガスの配気を慎重に制御しなければならない。
一連の成長、ドーピング、フォトリソグラフィー、及びエッチングのステップにより、最初に基板次に層ができ、集積回路になり、同時に、ウェハの大きさ及び回路の複雑さに応じて、何十、何千、あるいは何百万もの集積化装置により、１枚の層が生成される。
半導体産業では、これまで、バッチ型プロセッサを用いることにより、ウェハを同時に複数枚加工し、これによりウェハ１枚についての加工回数及びコストを経済的に減少させることが可能であった。しかし、最近は、小型化が進みこれに伴い回路密度が上がったことにより、半導体加工にさらに精密さが求められるようになった。従って、成長条件の制御を改善するために、枚葉式ウェハ加工チャンバーが開発された。
他の加工パラメータの中でも、枚葉式ウェハ加工では、ウェハを渡る温度及びガス流の配気が大きく向上した。しかし、プロセス制御性が良くなったのと引き換えに、加工時間がバッチ・システムを用いた場合よりもより微増した。同じ枚葉式ウェハ加工チャンバーにより、ウェハは一度に１枚ずつ次々に加工されるが、ウェハの数が１枚増える度に、加工時間が１秒ずつ増えていくことになる。逆に言えば、ウェハ処理量が種々に向上することは、大きな製造コストの節減になり得る。
１つのプロセスについては、プロセス制御が特に重要であり、また枚葉式ウェハ加工が特に有用であり、エピタキシャル層を形成することである。成長した層が下層のシリコンウェハと同一の結晶構造を持つ場合に、エピタキシャル層と呼ばれる。成長の条件を注意深く制御することによって、反応性ガスが加熱された基板上を通過し、その結果、成長した種は、下層の結晶構造と同一に蒸着し、こうして成長層になる。本技術分野で知られるように、エピタキシャル層は、真性シリコン又はドーピングされたシリコン、シリコン・ゲルマニウム、或いは他の半導体材料で形成できる。トランジスタを含む最低レベルのデバイスが、半導体基板上に形成されたエピタキシャル層中に形成されることが多い。
集積装置はエピタキシャル層内に形成されるので、エピタキシャル層が、装置の働きに影響を及ぼしそうな汚染がない純粋な結晶構造を維持することが重要である。エピタキシャル成長より前の下層基板（又は他の基層）の純度及び結晶構造は、生成するエピタキシャル層に影響を与える一つの要素である。基板表面の汚染は、エピタキシャル層の結晶構造を妨げるか、又はエピタキシャル層から形成された装置の電気的特性を妨げることがある。同様に、下層の層の結晶の転位は、成長するエピタキシャル層により増加する。勿論、形成後のエピタキシャル層の汚染も、その中に形成された装置の電気的特性に重大な影響を与えることがある。
従って、化学気相成長の前に基板表面を浄化する方法、及び形成後に蒸着した層の純度を維持する方法が必要となる。望ましくは、このような方法は、システムコストを増大させたりウェハの処理量を減少させたりすることなく、枚葉式ウェハ、エピタキシャルシリコン成長チャンバーと通融性があるべきである。
【０００２】
（発明の概要）
これらの及び他の必要な方法は、本発明のいくつかの態様により実現される。
本発明の一態様によれば、常圧シリコン成長リアクターには枚葉式基板反応チャンバーが含まれる。チャンバーの反応ガス吸入口及び排出口により、その間にガス流路が形成される。ガス流路の中に基板を支持するためのサポートがある。リアクターは、エピタキシャルシリコン成長中にキャリアガスとして反応チャンバーを貫流するのに適した水素ガスのソースと、シリコン含有ガスのソースと、シリコン層から二酸化シリコンを熱成長させるのに適した気体状の酸化剤のソースとを含む。
本発明の他の様態によれば、化学気相成長リアクターは、ガス吸入口及びガス排出口を有する加工チャンバーを備える。第１ガスラインは、水素容器とガス吸入口との間を繋ぎ水素ガスを流す。第２ガスラインは、酸化剤ソース容器とガス吸入口との間を繋ぎ酸素と不活性ガスとの混合物を流す。酸化剤ソース容器中の酸素のレベルは、加工チャンバーの作動条件下で種々の量の水素が存在しても爆発性はない程度である。
本発明の他の態様によれば、半導体基板を加工する方法には、化学気相成長チャンバー内でシリコンを含有するエピタキシャル層を形成すること、このチャンバー内でエピタキシャル層上に酸化層を形成することが含まれる。
本発明の他の態様によれば、半導体基板上に集積回路を形成する方法には、基板を化学気相成長チャンバー内に載置することが含まれる。エピタキシャルシリコン層はチャンバー内の基板の少なくとも一部に成長する。熱酸化層はチャンバー内でエピタキシャルシリコン層上に成長し、ポリシリコン層も同じチャンバー内の熱酸化層の上に成長する。
本発明の他の態様によれば、半導体基板を加工する方法には、化学気相成長チャンバー内に基板を載置することが含まれる。Ｏ2を含む酸化剤ソースガスをチャンバー内に導入し、基板のシリコン表面から酸化層を成長させる。酸化剤ソースガスの流れを遮断し、水素を含むガスを用いてチャンバーから酸化剤ソースガスを除去する。
本発明の別の態様によれば、枚葉式基板リアクターで半導体基板上に層を形成する方法には、枚葉式基板反応チャンバー内に基板を載置することが含まれる。ほぼ大気圧に等しい気圧の反応チャンバー内で基板の上面を酸化剤に晒すことにより、酸化層を基板の上に成長させる。ほぼ大気圧に等しい気圧のチャンバー内で、シリコン層を酸化層上に直接成長させる。
【０００３】
（好ましい実施形態についての詳細な説明）
本好ましい実施例において、枚葉式基板のエピタキシャルシリコン成長について説明すると、本発明のある態様が、非エピタキシャル層及び他のタイプの成長リアクターに適用されることが理解されるだろう。さらに、単一の基板を加工するための一連の加工ステップがここに開示されているが、当業者は、この開示されたステップのどれかがなくても、この開示されたステップのうちあるステップが、有用であることを理解するだろう。
好ましいリアクター
図１は、好ましい実施例により構成された化学気相成長リアクター１０（ＣＶＤ）を図示したもので、化学気相成長リアクター１０は石英の加工または反応チャンバー１２を備え、化学気相成長リアクター１０に対してはここに開示される方法が特に有用である。図示されたリアクター１０は、最も効果的に単一の基板上に一度にシリコンをエピタキシャル成長するように、特に設計されている。もっとも、以下の図３についての説明から明らかであろうが、このリアクター１０は、ある数の異なる種類の層の化学気相成長リアクターにも使用できる。
【０００４】
複数の放射熱源がチャンバー１２の外側に支持されていることにより、石英のチャンバー１２の壁によりさほど吸収はされずに、熱エネルギーがチャンバー１２に供給される。本好ましい実施例で、半導体ウェハを加工するための「コールドウォール型」化学気相成長リアクターについて説明するが、ここに説明する加工方法が、誘導加熱または抵抗加熱を用いるなど、他の加熱／冷却システムについても有用であることが理解されるだろう。
【０００５】
図示された放射熱源は、細長い管状の放射加熱エレメント１３の上方加熱アッセンブリを備える。この上方加熱エレメント１３は、下にある反応チャンバー１２を貫通する反応ガス流路と間隔を置いて平行に、そして実質的に平行に、配置されるのが好ましい。下方加熱アッセンブリは、反応チャンバー１２の下に、同様の細長い管状の放射加熱エレメント１４を備え、上方加熱エレメント１３を横切る方向に配置されるのが好ましい。この放射加熱部は、上方ランプ１３の上下及び下方ランプ１４の上下の、それぞれで、粗面状の鏡のような反射板により、チャンバー１２内に向かって乱反射するのが望ましい。さらに、複数のスポットランプ１５が、ウェハ支持構造（以下に説明）の下側に、熱を集中的に供給し、反応チャンバー１２の底に延びる冷却支持構造により起こるヒートシンク効果をうち消す。
【０００６】
細長い管状の加熱エレメント１３，１４は、ヨウ素などのハロゲンガスを収容した、透明な石英の外囲器を有する高強度のタングステンフィラメントランプであるのが好ましい。このようなランプを用いると、さほどの吸収はされずに、反応チャンバー１２の壁を伝導するフルスペクトルの放射熱エネルギーが生じる。半導体加工装置の技術分野において知られるように、種々のランプ１３，１４，１５のパワーは、温度センサーに応じて、個別にまたはグループ化されたゾーンで制御され得る。
【０００７】
好ましくはシリコンウェハ１６を有する基板が、基板またはウェハ支持構造１８上の反応チャンバー１２内で支持されている様子が図示されている。留意事項として、図示された実施例の基板は、単結晶シリコンウェハであり、「基板」という用語は、広義には、層が成長する面であればどれにも当てはまることが理解されるだろう。さらに、他の基板上で成長する層には、汚染の防止と洗浄を要することがよくあり、ガラスの基板上または他の基板上の光学薄層の成長など、極限まで、汚染の防止・洗浄が行われる。
【０００８】
図示された支持構造１８は、ウェハ１６が載置されるウェハホルダー２０と支持スパイダー２２を備える。スパイダー２２は、シャフト２４に装着されており、シャフト２４は、チャンバー１２の下方壁から下方向に突き出たチューブ２６の中を下方向に延びている。チューブ２６は、加工中流れ得るようにパージガスソースと通じているのが好ましく、これにより、加工ガスがウェハ１６の裏側に逃げないようになる。
【０００９】
複数の温度センサーがウェハ１６の直近に配置されている。温度センサーは、高温計または熱電対など種々の形状を取ってよい。温度センサーの数や配置は、選択され、温度の均一性を維持するのを促進する。それは、好ましい温度コントローラについての以下の記述の観点から理解されるだろう。また、温度センサーは、ウェハの直近で場所の温度を、直接的にまたは間接的に感知する。
【００１０】
図示された実施例では、温度センサーは、第１または中央熱電対２８を有する熱電対を備え、この熱電対は何らかの適切な形でウェハホルダー２０の下につり下がっている。図示された中央熱電対２８は、ウェハホルダー２０の直近のスパイダー２２を貫通している。リアクター１０は、さらに、複数の第２または周辺熱電対を備え、ウェハ１６の直近にも、前縁または前方熱電対３０、後縁または後方熱電対３１、側方熱電対３１（図示せず）を有する。周辺熱電対は、それぞれ、ウェハホルダー２０及びウェハ１６を囲むスリップリング３２内に差し込まれている。中央熱電対及び周辺熱電対は、それぞれ、温度コントローラに接続され、熱電対の示数に応答して、種々の加熱エレメント１４の出力を設定する。
【００１１】
スリップリング３２は、周辺熱電対を収容するのに加えて、さらに、高温加工中の放射熱を吸収、除去し、その結果、ウェハ端における熱のロスまたは吸収が増える傾向を補う。この傾向は、このような端近くの領域で大きな塊となってあらわれる表面域の割合が増えるために起こることで知られる現象である。端部でのロスを最小限に押さえ、ウェハ１６を横切る方向での放射温度の不均一性を手当することにより、スリップリング３２は結晶線欠陥生成の危険を減少させ得る。スリップリング３２は、適宜の装置によってつり下げられ得る。例えば、図示されたスリップリング３２は、前方チャンバーディバイダー３６及び後方チャンバーディバイダー３８から垂れ下がっているエルボー３４上に載置されている。ディバイダー３６，３８は石英から形成される。
【００１２】
図示された反応チャンバー１２は、反応ガス及びキャリアガス注入用の吸入口４０を備え、ウェハ１６は吸入口４０を通り受け取られる。排出口４２は、チャンバー１２における反対側にあり、また、ウェハ支持構造１８が吸入口４０と排出口４２の間に配置されている。
【００１３】
吸入部５０は、反応チャンバーに適合され、吸入口４０を囲むように適合され、ウェハ１６が挿入され得る水平方向に延びる溝５２を有する。ほぼ、垂直な吸入口５４は、図２についてさらに詳細に記述されるように、遠隔のガスソースからガスを受け取り、このようなガスを溝５２及び吸入口４０に伝える。吸入口５４は、Hawkins et al.に対して発行された米国特許第５，２２１，５５６号明細書或いは１９９６年４月２５日に出願された米国特許出願第０８／６３７，６１６号明細書の図２１〜２６についての記述にあるように、ガスインジェクターを備え得る。これらの明細書の開示内容事項は、参照によりここの記述に伴われるものとする。このようなインジェクターは、枚葉式ウェハリアクター用にガス流の均一性を最大限にするように設計されたものである。
【００１４】
排出部５６は、加工チャンバー１２に同様に装着され、これにより、排気口５８が、排出口４２と一直線に形成され、排気管６０へ通じる。排気管６０は、チャンバー１２により加工ガスを排出するための適切な真空装置（図示せず）と通じている。好ましい実施例において加工ガスは、ポンプを用いずに反応チャンバー１２及び下流スクラバーを通じて排出される。他の設備では、チャンバー１２を通じて加工ガスを排出する目的で、ポンプやファンが備えられてもよいが、好ましいリアクターは真空チャンバーとしては形成されない。なお、真空チャンバーという用語は、化学気相成長の技術分野において理解されるものである。
【００１５】
ウェハは、ピックアップ装置により、周囲の環境から隔離されているハンドリングチャンバー（図示せず）から溝５２を通ってくるのが好ましい。フォークまたはパドル状ものがハンドリング装置として作用しており、好ましいピックアップ装置は、米国特許第４，８４６，１０２号明細書に説明されているように、ガスの高速流を種々の角度で噴射するワンドを備え、米国特許第４，８４６，１０２号明細書の明細書の開示内容事項は、参照によりここの記述に伴われるものとする。ガス流は、ウェハ表面の上に接近すると、ウェハの上方に低圧力域を生じ、これにより、ウェハが持ち上がる。ハンドリングチャンバー及び加工チャンバー１２は、米国特許第４，８２８，２２４号明細書に開示されたタイプのガスバルブ（図示されず）により隔てられているのが好ましく、米国特許第４，８２８，２２４号明細書の開示内容事項は、参照によりここの記述に伴われるものとする。
【００１６】
２００ｍｍのウェハを加工するために設計された枚葉式ウェハ加工チャンバーの総容量は、例えば、好ましくは約３０リットル未満、さらに好ましくは約２０リットル未満、もっとも好ましくは約１０リットル未満である。図示されたチャンバーは、約７．５リットルの容量である。チャンバー１２は、ディバイダー３６，３８、ウェハホルダー２０、リング３２、チューブ２６を流れるパージガスにより分割されているので、チューブ２６を流れる加工ガスの効果的な容量は、総容量のおよそ半分（図示された実施例では約３．７７リットル）である。もちろん、枚葉式ウェハ加工チャンバー１２の容量は、違う容量も可能であり、それは、チャンバー１２で加工される予定のウェハの大きさにより異なる。例えば、図示されたタイプの枚葉式加工チャンバーは、３００ｍｍのウェハを別にして、約１００リットル未満、好ましくは約６０リットル未満、さらに好ましくは３０リットル未満の容量であるとよい。３００ｍｍのウェハ加工チャンバー１つでは、総容量は約２４リットルであり、そのうち効果的な加工ガス容量は約１１．８３リットルである。
【００１７】
図３に示されたように、好ましい方法における第１ステップは、反応チャンバー１２（図１）に単一のウェハを載置することである。前述の「発明の背景」の部分で特に言及したように、基板表面の純度は、その基板上で成長する層の品質に、特にエピタキシャル成長した層に、重大な影響を及ぼすことがある。半導体基板の共通の汚染源は、自然界の酸素であり、自然界の酸素は、空気にさらされると、露出したシリコン表面上に自然に生ずる。半導体ウェハがウェハ供給部から受け取られる時に、二酸化炭素汚染もまた半導体ウェハの表面に見受けられる傾向がある。
【００１８】
このように空気にさらされて汚染が発生するのは、ウェハが、業者から組立設備に移送される際と、加工設備に移送される際には、避けられないことである。例えば、研磨されたシリコンウェハは、別個の供給部により供給されるのが典型的である。しかしながら、供給部の別のセットで、ウェハが受け取られ、同様にエピタキシャル層も受け取られ、これらのウェハが組立設備に備え付けられることがよくある。エピタキシャル層であっても、同じ設備で、後に組立ステップが実行される時には、この設備の別の部分での加工ステップの間に、ウェハが、空気中の汚染物質やプラスティック製のハンドリング装置にさらされることがよくある。
【００１９】
自然界の酸素を除去する１つの方法は、高温ベークまたはアニールステップで、基板を水素にさらすことである。基板表面のシリコン酸化層（ＳｉＯ2）は、昇華してＳｉＯになり、基板表面を汚染のない状態にして、エピタキシャル成長に備える。このような水素によるベークステップは、相対的に高温で長時間（例えば、約１２００℃で約９０秒間）の場合にのみ、一般的には有効であった。このように高温で長時間露出すると、二酸化炭素汚染が基板の表面から離れた大部分に拡散してしまうと考えられている。このような高温ステップ中に温度を低くすると均一性がとれず、これにより、結晶線欠陥、すなわち転位が発生する。さらに、この温度を水素アニール温度まで上げて、次にエピタキシャル成長温度まで下げると、加工されたウェハ１枚あたりの生成時間とコストが増す。
【００２０】
水素アニールに替わる従来の方法としては、フッ酸（ＨＦ）によるウェットプレクリーニング、すなわちフッ酸ベーパエッチングがある。しかし、エクスサイチュウで加工を行うことにより、余分なハンドリング及び加工ステップが必要となることで、生成時間とコストが著しく増え、また、フッ素加工は、たいていのコールドウォール（石英チャンバー）リアクターに使用できない。
【００２１】
Suessmannに発行された米国特許第３，９２６，７１５号明細書は、エピタキシャル成長の前に、シリコン基板を洗浄する他の方法を開示している。バッチ型加工リアクターについて、Suessmann明細書は、高温で、複数のシリコンウェハを酸化・アニールすることを開示している。しかしながら、これらの高温ステップにさらす総時間は、約７分から２２分である。上述のように、このように長時間の高温ステップ中に温度を低くして均一性がとれない傾向が強くなると、今日の高集積回路では受け入れがたい程の結晶線欠陥が生じる結果になる。
【００２２】
さらに、同じリアクター内で酸素と水素を用いると、爆発という重大な危険が生じる。酸素ステップと水素ステップとの間にパージガスを流すことは、Suessmannに開示されているタイプのリアクターには有効かもしれないが、図１に図示された枚葉式ウェハリアクターの設計にはさほど有効でない。酸素を流すと同時に（例えば、ディバイダー３６，３８の下方で閉じこめられる）残留Ｈ2ガスが原因となり火花または小規模爆発が起こり、逆に、コールドウォールチャンバー１２の石英壁を破壊する恐れがある。従って、枚葉式ウェハチャンバー内で同時にまたは連続的にであっても酸素と水素を用いることは、特にエピタキシャルリアクター内では、工業的に不可能と考えられてきた。エピタキシャルリアクター内では、種々の大流量の水素が、キャリアガス用、浄化用、酸化層の昇華用に、用いられるのが典型的だからである。真空チャンバーと比較すると、Ｈ2と酸化剤の相互作用により爆発が起きる危険も、常圧化学気相成長リアクターについては特に高い。
【００２３】
図２は、好ましい実施例によるガスラインの概略図である。リアクター１０は、酸化剤または酸化性物質のソース７０に連絡している。この酸化剤ソース７０は、ＮＯ, Ｈ2Ｏ,Ｎ2Ｏ, ＨＣＯＯＨ, ＨＣlＯ3などの一部の知られた酸化剤、特に揮発性の酸化剤をいくつか含み得るが、もっとも好ましくは、高品質のドライ酸化に利用され得るような酸素ガス（Ｏ2）を含むとよい。好ましい酸化剤ソース７０は、酸化剤とＮ2などの非反応性ガス、さらに好ましくはＡｒ, ＨｅまたはＮｅなどの不活性な希ガスとの混合物を保持するタンクまたは容器を備える。この好ましい酸化剤ソース７０で混合を行うと、非反応性ガスが純粋な水素と置き換わったとしても爆発は起こらない。このような混合では、どんな組成で純粋な水素（Ｈ2）と混合されても、爆発は起きないだろう。
【００２４】
特に、混合物における酸化剤の割合は、酸化剤とＨ2との混合についての爆発限界を超えない。酸素ガスについては、爆発限界は、チャンバーの温度と大気圧での容量でいうとＯ2の割合が約６．１％である。この技術分野の当業者は、温度及び圧力条件が異なればこの爆発限界が上記の数値とは若干異なり、リアクターの条件を特に設定することにより爆発限界に容易に達することがあり得ることを理解するだろう。
【００２５】
この爆発限界より下であれば、Ｏ2と不活性ガスの混合物は、不活性ガスがすべてＨ2と置き換わったとしても、爆発しない。従って、保管された混合物は、大流量のＨ2を伴うリアクターと接触し、また大気圧で作動され、さらに多流量コントローラまたはガスバルブの調節がうまくいかなかった場合でも、「安全」である。この酸化剤混合物７０は、純粋なＨ2と種々の量で混合されても爆発が起こらない状態を維持できる。これは、ガスを追加すると酸化剤のレベルが下がることになることがあるからである。
【００２６】
酸化剤の割合を低くする限界は、どういう目的でどれだけの時間酸化を行うかによるが、この酸化剤の割合は０．１％程度であり得る（プレ・エピタキシャルクリーニングについては、例えば、図３の説明から理解されるだろう）。他の用途については（例えば、高品質のゲート酸化層の成長）、この酸化剤ソース７０は、少なくとも約１％のＯ2を含んでいるべきである。さらに好ましくは、酸化剤ソース７０は、少なくとも２％のＯ2を含む。最も好ましくは、この酸化剤混合物７０は、所定の状態の爆発限界に可能な限り接近し、かつそれを超えない。
【００２７】
従って、好ましいリアクターの状態に対する酸化剤ソースは、希ガスとの混合物中に、好ましくは約６％未満のＯ2、さらに好ましくは特に約１％と５％との間のＯ2を含む。
【００２８】
図２に図示されるように、リアクター１０は、さらに水素ガス（Ｈ2）のソース７２を備える。本技術分野で知られるように、水素は、キャリアガス、パージガスとして有用である。それは、非常に高い純度で供給され得て、沸点が低いためシリコン成長層と反応を起こさないからである。窒素ガスのソース７３もまた図示されている。本技術分野で知られるように、Ｎ2は、多くのプロセスでキャリアガスまたはパージガスとして用いられ得る。
【００２９】
シリコン含有ガスのソース７４もまた知られている。このシリコンガスは、例えば、シラン、またはジクロロシラン（ＤＣＳ）、トリクロロシラン（ＴＣＳ）、または他に知られるシリコンソースを含有し得る。図示されたシリコンソース７４は、図示されたトリクロロシランなどの液状シリコンソースによりＨ2を泡立たせるためのバブラーと、さらに効果的にシリコンを気体状で反応チャンバーへ移送するためのガスラインとを備える。
【００３０】
リアクター１０は、さらにドーパントソースなど（例えば、図示されたホスフィンソース７６，アルシンソース７８,ジボランソース８０）他のソースガス、及び（例えば、ＨＣｌソース８２の）リアクター壁を洗浄するための腐食液を含有するのが望ましい。さらに図示されたソースガスは、ドーピングまたはシリコンゲルマニウムフィルムの形成に利用され得るゲルマニウムソース８４と、（成長パラメータにより、多結晶質の、非結晶質の、エピタキシャルの）シリコン成長に用いられてもよいシランソース８６とを含有する。また、図示していないものの、アンモニア（ＮＨ3）ソースも供給され得る。
【００３１】
ガスソースは、それぞれ、ガスパネルで結合される大流量コントローラ（「ＭＦＣ」）と同様に、安全を期してガスラインとコントロールバルブにより、吸入口５４（図１）に接続されていてもよい。加工ガスは、中央コントローラに向けてプログラムされた方向に従って、吸入口５４（図１）を通り、インジェクターにより加工チャンバー１２に供給される。加工チャンバーを通過した後、反応しなかった加工ガスと気体状の反応生成物は、スクラバー８８へ排気され、空気中へ排出する前に、環境を汚染する危険のある有毒ガスを凝縮する。
基板洗浄ステップ
再度図３を参照すると、プロセス１００でウェハが前記好ましいリアクター加工チャンバーへ載置された後、ゲートバルブが閉じられると、加工ガスが加工チャンバーへ注入され得る。図示された実施例によると、第１プロセスが１０２の犠牲酸化層を成長させるプロセスである。前記好ましいリアクター１０（図１及び図２を参照）において、犠牲酸化及び開示されたプロセスのそれぞれが、ほぼ大気圧と同じ気圧で行われる。ガス流による若干の圧力の相異は、ごくわずかの影響しかない。
【００３２】
しかしながら、第１プロセスで加工ガスを流す前に、パージガスをチャンバーを通じて流し、基板を載置する間にゲートバルブを通じて導入される可能性のある大気中の汚染を除去するのが好ましい。Ｈ2は、下方へ延びるチューブ２６によりウェハホルダー２０の下側へと流れる（図１参照）のと同様に、前記吸入口４０から排出口４２へ流れる。Ｈ2の流量は約４５ｓｌｍであるのが典型的である。
【００３３】
洗浄中、基板の温度は、ランプ１３，１４，１５への出力を上げることにより、所望の加工温度まで上昇され得る。１０２のプロセスで犠牲酸化が、約７００℃と１１００℃との間で、より好ましくは約８００℃と１０００℃との間で、行われる。犠牲酸化層は除去されるものであり厚さは重要ではないので、１０２の酸化中の温度も上昇され得る。
【００３４】
酸化剤は、反応チャンバーに導入され、爆発が起こらない程度に混合される。例えば純粋なＯ2などの酸化剤ソースが、キャリアガスとして流れ作用するＨ2とともに導入され得る。この結果、Ｏ2：Ｈ2の比が所望の状態に対する爆発限界以下になる。
【００３５】
しかしながら、図２について上述したように、酸化剤は、爆発が起こらない範囲で非反応性ガスと混合されて蓄積される。この結果、非反応性ガスがすべてＨ2と置き換わっても、この混合物は爆発しないだろう。このように、酸化剤ソースは、多流量コントローラまたはバルブで完全に調節できない場合でも安全である。この安全な酸化剤ソース７０（図２）からのガスは、Ｈ2流が遮断されるかどうかに関わらず流れ得る。しかしながら、Ｈ2流は、酸化中は遮断されるのが好ましく、その結果、流れの中の希釈化された酸化剤が減少し、それに伴って酸化物の割合が高くなる。重要なのは、Ｈ2流が遮断されても、酸化剤が反応チャンバーに導入される前に、Ｈ2が不活性ガスで洗浄される必要がなく、酸化プロセス１０２が素早く開始され得る点である。
【００３６】
１実施例において、ＨＣｌまたは他の塩素含有ベーパが、基板表面からメタル汚染を除去する目的で、酸化剤の流れに追加されている。またその代わりに、以下に説明するように、ＨＣｌが、同じ目的のため水素ベークステップに追加され得る。
【００３７】
１０２の酸化ステップは、基板の表面から汚染を十分に洗浄できるまで行われる。特に、表面の二酸化炭素は、１０２の酸化中にＣＯ2またはＣＯとして昇華される。目的の酸化層の厚さは、約０．５Åと１００Åとの間、より好ましくは０．５Åと２０Åとの間、もっとも好ましくは約１Åと５Åとの間である。酸化剤は、選択された温度と酸化剤の濃度により約２秒と６０秒の間流れる。本技術分野の当業者であれば、酸化層成長を無駄にせずに、基板の汚染を十分洗浄できるように、１０２の酸化ステップに要する時間の長さまたは酸化層の厚さを最も効果的に設定できる。
【００３８】
図３を再度参照すると、前述のプロセスにより成長した犠牲酸化層は、次に同じチャンバー内で昇華プロセスにおいて除去またはエッチングされる。好ましい昇華は、１０４の水素ベークまたはアニールプロセスで行い、ここで、シリコン酸化層が高くされた温度の水素流にさらされる。
【００３９】
好ましい実施例によると、水素ベーク１０４の開始・実行に要する全時間は、多くの要因により最少化される。酸化層が成長する基板は、１０２の酸化と１０４の水素ベークのプロセスとの間で、加工チャンバー１２から取り除かれないのが好ましい。さらに、酸化剤流が遮断されると、個別のステップで不活性ガスで洗浄される必要がない。むしろ、好ましい酸化剤を安全に混合することにより、酸化剤を水素で洗浄することが可能となり、ただちに昇華プロセスが開始される。水素ベークは、必要に応じて、酸化の時と同じ温度範囲内で行われ、このため、温度調節が不要になる。言い換えれば、水素ベーク中に温度を上げると、昇華速度を上げることになるだろう。当業者であれば、このプロセスの温度を最適化して、特別なシステムで異なる温度について、温度調節と昇華のそれぞれに要する時間を測定することにより、ウェハの処理量を最大限に増やすことができる。
【００４０】
二酸化炭素は、酸化プロセス１０２で昇華されたので、水素ベークでは酸化層を蒸着させるだけでよく、これにより、従来の常圧水素ベークよりも水素ベークが急速かつ低温で行われ得る。この水素ベークは、１１５０℃未満で行われるのが好ましい。水素ベークは、酸化層の厚さにより、約９００℃と１０７０℃との間で、約１０秒と６０秒との間で行われるのが、さらに好ましい。
【００４１】
この昇華速度は、水素ベーク温度及び還元環境の純度（すなわち、酸化剤の分圧レベル）に依存することがわかった。水素は、約１０億分の１（ｐｐｂ）未満の酸化剤を含有するほど純粋であればよい。還元環境のこのような純度は、代替設備において、加工チャンバーを約１０-7〜１０-6Ｔｏｒｒまで真空ポンピングすることにより、実現され得る。好ましい雰囲気のリアクターについては、純粋なＨ2が極低温ソースから蒸着により得られる。また、リアクターチャンバーは、周囲の「クリーンルーム」により効果的に密閉され還元環境の純度を所望のレベルにすることができる。
【００４２】
約１ｐｐｂ未満の酸化剤、つまり約１０Åの酸化層を含む還元環境で、このベークステップは、９００℃で、わずか約１０秒で完了し得る。または、約百万分の７（ｐｐｍ）を超える酸化剤を含む還元環境では、１０Åの酸化層の昇華が、約１０７０℃で、約１０秒で完了し得る。同様に、より高い温度により、チャンバーへの酸化剤が高レベルで漏出するのを、補うことができる。この酸化剤レベルは、水素ベークプロセス１０４の間、加工チャンバーの容量により、少なくとも約０．１％未満に維持される。
【００４３】
図５に示すように、Ｈ2流に低濃度のシランまたはゲルマンを加えると、１０４のプロセスにおける昇華速度をさらに上げることができる。例えば、図５は、昇華プロセスにおけるシラン流と温度の効果を図示したものである。ひと目で明らかなように、シラン流の速度をどんな数値に設定しても（ゼロを含む）、温度を上げれば、昇華速度または酸化層のエッチング速度が上がる。低い温度では（例えば、約９００℃未満）、シラン流速度を上げると、垂直軸上の負の数で表されるポリシリコン成長が発生する。高い温度（約９００℃を超える温度）で、シランを追加すると、垂直軸上の正の数で示される昇華速度が上がる。
【００４４】
１０４の水素ベークでは、次のプロセスのための清浄な基板表面を残しておく。酸化プロセス１０２中に二酸化炭素は昇華され、また、成長した酸化層は、可能性のある２つの反応により１０４の水素ベーク中に洗浄される：
ＳｉＯ2 ＋ Ｈ2 → ＳｉＯ ＋ Ｈ2Ｏ
ＳｉＯ2 ＋ Ｓｉ → ２ＳｉＯ
従って、この反応により、犠牲酸化層は、Ｈ2Ｏ蒸気またはＳｉＯ気体に転化し、加工チャンバーから排気される。このように、基板表面から二酸化炭素、酸化層が取り除かれ、さらに金属不純物は、酸化プロセス１０２または水素ベークプロセス１０４のいずれかにＨＣｌを追加すれば、除去できる。
エピタキシャル成長
本好ましい実施例によると、次に、シリコンソースが、半導体層、特にエピタキシャルシリコン層を成長させる１０６のプロセスを開始するために、導入される。Ｈ2をキャリアガスとして流す。図示された実施例では、水素ベークプロセス１０４の後、チャンバー１２から基板を取り除かず、同じ加工チャンバー１２（図１）内の基板上でエピタキシャル層を成長させる。
【００４５】
本技術分野において知られるように、エピタキシャル成長は、化学気相成長法（ＣＶＤ）による加工であり、これにより、蒸着した層は下層の層の結晶構造に倣って成長する。温度範囲と成長速度は、一般に、使用されるソースガスと他のリアクターの状態により異なるが、一般にエピタキシーは、シラン（ＳｉＨ4）を用いて約９００℃と１１５０℃との間で、またはジクロロシラン（ＤＣＳまたＳｉＨ2Ｃｌ2）を用いて約１０００℃と１１００℃との間で、またはトリクロロシラン（ＴＣＳまたはＳｉＨＣｌ3）を用いて約１０５０℃と１１５０℃との間で行うのが効果的である。重要なのは、上記のシリコンソースのうちどれについても、エピタキシャル成長プロセス１０６は、１０４の好ましい昇華プロセスにおける温度と同じかそれを超える温度で、行われることである。このように、水素ベークを行うために温度を高く上げ、次にエピタキシーのために再度温度を下げる際に、時間とエネルギーを浪費する必要がない。
【００４６】
エピタキシャル半導体層は、真性またはインシチュウドーピングされるか、選択するかまたは選択しないかであり得、またシリコンまたはシリコンゲルマニウムを含有し得る。
【００４７】
典型的なエピタキシャル成長では、基板の温度を約１１２０℃にして、４５ｓｌｍのＨ2キャリアガス流に、トリクロロシランを１５ｇ／分で、約４５秒間、流すことにより、約３μｍのエピタキシャルシリコンを形成する。さらに、ディバイスを次のプロセスステップにおける層で形成するために、バックグラウンドドーパントレベルを達成するように、ドーパントガスをこの流れに加える。層が十分な厚さに形成されると、反応ガスが遮断される。Ｈ2は、反応ガスがチャンバーから取り除かれるまで引き続き流れる。
【００４８】
最終的なエピタキシャル層は、汚染のない水素終端表面（すなわち、表面のシリコン原子の最外殻電子がすべて水素で占められている）であり、層に汚染が浸透しないように保護している。
ポスト−エピタキシャル酸化及びチャンバー洗浄
本発明の一態様によると、この表面は、酸化プロセス１０８を行い、同じ加工チャンバー１２（図１）内でエピタキシャル層の上に保護層を成長させることにより、清浄に保たれ得る。図示された実施例によると、この保護層には、エピタキシャル層上に熱により成長させた酸化層がある。以下の２つの説明から明らかだろうが、この酸化層は、単に保護層として作用してもよく、または、さらに、トランジスタが加工品に仕上げられるようにゲート絶縁層として作用し得る。
【００４９】
エピタキシャル層を可能な限り高純度に維持するために、エピタキシャル層が形成された加工チャンバー１２から基板を取り除かずに、インサイチュウで、酸化プロセス１０８を行う。さらに、このチャンバーから基板を取り除かずに、インサイチュウで、保護酸化層を成長させると、ウェハ処理量が著しく向上する。従って、酸化層は、インサイチュウで成長させるのが好ましい。
【００５０】
しかしながら、このようにインサイチュウで成長させることにより、チャンバーを洗浄するコストが増加し経費がかかることがある。シリコンソースガスによる残留物は、通常、エピタキシャル成長プロセス１０６の後、反応チャンバー１２の表面に残留する。これまでは、このような残留物は、成長プロセスの合間に単純なＨＣＬｌベイパーエッチングステップを設けることにより、除去されてきた。頻繁に洗浄を行わないと、残留物が、通常のオペレーションで放射熱が伝わらなければならない石英のリアクター壁を曇らせることがある。しかしながら、エッチングステップの前に、この残留物を酸化ステップにさらすと、残留物が固くなる傾向があり、より有害となるかまたは洗浄ステップでコストが増すことになる。例えば、エクスサイチュウで、コーティングされた表面を酸で洗浄すると、この加工チャンバーを分解する際かなりのコストがかかる。なお、これは、リアクター構成部品をエクスサイチュウで洗浄する間リアクターを動かせない時間の無駄（コスト）のことを言っているのではない。
【００５１】
従って、酸化プロセス１０８及びチャンバー内でさらに行われる種々のプロセスの後、ウェハは、プロセスチャンバー１２（図１）から取り除かれ、ゲートバルブが閉鎖され、腐食液が注入され酸化し固化した残留物を洗浄し得る。ポスト−酸化チャンバー壁洗浄のために、ＮＦ3及び／またはＣＦ6を流すのが好ましい。この洗浄サイクルが完了した後、腐食液は、反応チャンバー１２から取り除かれ、ゲートバルブが開き、ウェハが、新たに１枚、反応チャンバー１２に載置され得る。
【００５２】
その代わりに、エピタキシャル層を有する基板は、１０６のエピタキシャル成長の後、加工チャンバー１２（図１）から一時的に取り除かれることもある。この結果、チャンバー１２は標準ＨＣｌエッチングサイクルとなる。この代替プロセスについては、基板が、ロードロックチャンバー（図示せず）へ、特に反応チャンバー１２の外側にあるウェハハンドリングチャンバーに移動され、クリーンルーム環境から隔離される。ロードロックチャンバーは比較的汚染されにくいか、好ましくは、水素、窒素などの不活性ガスで洗浄除去される方がよい。従って、ロードロックチャンバーの雰囲気は、リアクターを囲むクリーンルームのチャンバーより、純度が高い。
【００５３】
この代替設備によれば、エピタキシャル層を有するウェハは、基板の損傷または汚染の危険を最小限にとどめるピックアップ装置により、ウェハハンドリングチャンバーに搬送される。好ましいピックアップ装置は、上述のように、下方向に向かう面から外側に高速流ガスを噴射する。水素は保護されるシリコン層と化学的に反応しないため、ピックアップ棒ガス流にＨ2を用いるのが好ましく、これにより、窒素に比べてより大きな純度で（つまり汚染がわずかになった）水素が供給され得るのが典型的である。この好ましいピックアップ装置により、ウェハとの直接的な接触を回避できるばかりでなく、水素ガスシャワーを連続して浴びせることにより、シリコン表面が汚染されないように保護し、水素末端を維持できる。
【００５４】
チャンバーが洗浄される間、基板は、ピックアップ装置上またはロードロックチャンバー内のステージステーション上に保持され得る。しばらくの間、反応チャンバーへのゲートバルブは、閉鎖されたままとなる。洗浄サイクルが完了した後、腐食液は反応チャンバー１２から除去され、ゲートバルブが開き、基板がロードロックチャンバーから反応チャンバーへ戻される。
保護層の酸化
１つの実施例によれば、酸化層は単独で保護層として作用し得る。このような用途のためには、通常のハンドリング状態の下で、酸化プロセス１０８は層が十分な厚さに形成されるまで行われるべきである。これは、次のプロセスステップを行う前に、酸化層により種々の汚染がシリコン表面に拡散してしまうのを防ぐためである。保護酸化層は、好ましくは約２０Åと２００Åとの間、さらに好ましくは約３０Åと１００Åとの間であるべきである。
【００５５】
上述のように、ウェハ処理量を最大にするために、インサイチュウで酸化プロセス１０８が行われるのが好ましい。エピタキシャル層を１０６のプロセスで成長させた後、酸化剤を再度用いる。Ｈ2及びシリコンソースガスは、個別のステップで除去される必要はない。むしろ、不活性ガスと安全な範囲で混合されている酸化剤の除去を行うと同時に、酸化プロセス１０８を開始する。
【００５６】
この酸化プロセス１０８では、高品質ドライ酸化法が用いられることがあり、意図された用途により、所望の種々の厚さに成長させることができるのが望ましい。酸化プロセス１０８のパラメータは、１０２の犠牲酸化プロセスについて記述した通りであり得るが、ただし、長めの酸化時間が望ましい場合はこの限りではない。知られているとおり、ＨＣｌが少量この流れに加えられると、最終的な酸化層の品質を向上させることができる。
【００５７】
１１０のプロセスで、このような保護酸化層を形成した後、酸化剤流が止められ、基板が次のプロセスのため離れた場所へと取り除かれる。エピタキシャルシリコンがハンドリングされ、通常のクリーンルーム環境を通って搬送されていく間、このエピタキシャルシリコンの表面は、保護酸化層で覆われたままである。
ゲート絶縁酸化
別の実施例によれば、酸化プロセス１０８では、下層の半導体層を汚染から保護するばかりでなく、１０６の成長プロセスにより形成されるエピタキシャル層上にゲート絶縁層を形成することができる。前述の実施例にあるように、この実施例による酸化プロセス１０８は、エピタキシャル成長後加工チャンバーから基板を取り除かずに、インサイチュウで、行われるのが好ましい。従って、ゲート酸化層が形成される前にエピタキシャル層が汚染されることはほとんどないか皆無である。従って、トランジスタが形成される基層は高品質を維持し、酸化／エピタキシャル層の界面から電荷を遮る部位をなくすことが可能である。さらに、エピタキシャル層と同じチャンバーで酸化層を成長させることにより、異なる設備を用いてゲート酸化層を形成する前に行う搬送や洗浄などのステップをいくつか回避できる。
【００５８】
ゲート酸化層を生成する酸化は、上述の通りで、ゲート酸化層はＮＯまたはＮ2Ｏとともに形成されることもよくあるが、好ましいＯ2／Ａｒ混合物について説明した通り、安全な混合物に供給されるだろう。保護層を形成する酸化プロセス１０８について記述したように、ＨＣｌが酸化剤流に加えられることにより酸化層の質を向上させることが可能である。
【００５９】
この実施例について、特に酸化剤に関わらず、酸化プロセス１０８は、熱酸化層が、ゲート酸化層として使用できる程十分な厚さに形成されるまで、続けられる。現在、ゲート酸化層は、約２０Åを超える厚さであり、約４０Åと６０Åの間である傾向がある。限界寸法は縮小し続けるので、今後ゲート酸化層は約２５Åと３０Åの寸法となるかもしれない。ＥＰＲＯＭなどの量子トンネリングができるように設計されたゲートは、もっと厚くすることが可能である。
【００６０】
最も好ましくは、ゲート絶縁層の実施例による酸化プロセス１０８は、ポスト−酸化アニールプロセス１１１の前に行われる。本技術分野で知られるように、特に、高温のアンモニア（ＮＨ3）が酸化層表面をニトロ化し、これにより、酸化層の窒化（または他のドーパント）が拡散する割合を減少させることができる。酸化剤７０（図２）の安全な混合物は、アンモニアが高濃度の酸化剤と混合された時に爆発する可能性があるとしても、アンモニアで除去され、ただちにアニールを開始することが可能であることが利点である。
ゲート伝導体成長
酸化プロセス１０８がゲート酸化層形成に利用される場合、プロセス１１２で、伝導ゲート層も同じ加工チャンバー内で形成され得る。ゲート伝導体は、少なくともゲート酸化層上の第１層としてポリシリコンを含むのが典型的である。好ましいリアクター１０は、気体状シリコンソースと加工チャンバー１２へのガスラインとを有しているので、インサイチュウでシリコン層が形成されると、基板１６を成長のために他の設備に搬送する際に、有利となるだろう。
【００６１】
従って、酸化プロセス１０８で、トランジスタゲート絶縁層として用いるのに適する酸化層を生成した後、プロセス１１２で、ポリシリコン層がこの酸化層の上に成長させる。１１１の好ましいポスト−酸化アンモニアアニールプロセスにより、ゲート酸化層が若干ニトロ化されたとしても、ポリシリコンが、酸化層上で直接成長すると考えられることは理解できるだろう。１１２のポリシリコン成長プロセスの好ましいパラメータでは、基板を約６５０℃まで加熱して、３５０ｓｃｃｍのシランと４５ｓｌｍのＨ2とを流してもよい。ポリシリコン層も、インサイチュウで、伝導性のためにドーピングされるのが望ましい。チャンバーは、およそ大気圧と等しい気圧に維持され得る。このような状態で、約１０００Åのポリシリコン層が約９０秒で形成される。
【００６２】
ポリシリコン層が形成された後、ウェハ１６が、次のプロセスのために、他の半導体加工設備、例えば、メタルストラップ層の適用、ゲートを規定するためのフォトリソグラフィ及びエッチング、絶縁スペーサーの形成、ソース及びドレイン領域の自己整合的なドーピング、メタライゼーションステップなどに向けて搬送される。
好ましい構造
図４は、１１２のポリシリコン成長プロセスを含む図３による加工後のウェハ１６を図示したものである。ウェハ１６は、フィールド酸化領域１２０を有し、アクティブ領域を規定する。このフィールド酸化層１２０は、ＬＯＣＯＳ、トレンチフィル、またはこれらのプロセスの種々の変形または組み合わせなどの種々の適切な方法で好ましいリアクターの外側に形成される。エピタキシャル層１２２は、アクティブ領域のひとつに、基板の結晶構造を伸張する。エピタキシャル層１２２は、フィールド酸化領域１２０の間に、露出したシリコン基板１６上に選択的に成長させたｎ型またはｐ型のいずれかの領域にバックグラウンドドーピングを行うのが好ましい。高品質のゲート酸化層１２４は、エピタキシャル層１２２上に直接形成され、その間は清浄な界面である。ポリシリコンゲート層１２６は、酸化層１２４上に直接形成され、伝導性のためドーピングされるのが好ましい。
【００６３】
１２２，１２４，１２６の全ての層は、同じ枚葉式ウェハ化学気相成長リアクター内で連続して形成され得る。３つの層は全て加工チャンバー１２（図１）からウェハを取り除かずに形成されるのが好ましい。また、これらの層は、リアクター１０からウェハを取り除かずに形成され得るが、このウェハは、エピタキシャル層１２０が成長する１０６のプロセスとゲート酸化層１２２が成長するプロセスとの間で、加工チャンバー１２からロードロックチャンバーへと取り除かれ、これにより、加工チャンバー表面の洗浄を行うことができる。どちらの場合でも、種々の層を形成する間に汚染が発生することが皆無に等しい。ここに開示されたプロセス、またこれらのプロセスを実行するための装置は、従来のプロセスと比較して利点が多い。犠牲酸化及びアニールを行うことにより、エピタキシャル層形成前に素早く基板表面を洗浄することができる。エクスサイチュウで洗浄を行う他の方法に比べて、本プロセスはインサイチュウで行われることが可能なので、より清浄であるばかりでなく、より少ないコストですむ。加工時間が短縮される他に、酸化剤ソースガスを用いて水素を、水素を用いて酸化剤ソースガスを、アンモニアを用いて酸化剤ソースガスを安全に除去できることにより、プロセス間の時間が最小限に抑えられる。
【００６４】
プレクリーニングの結果、高品質の層、特にエピタキシャルシリコン層が、清浄な基板上に形成され得る。これらの好ましいプロセスにより、このような層の表面を清浄に保つ方法を実行できる。エピタキシャル層は、集積回路形成用の論理装置（例えばトランジスタ）の基層であることが多いので、ここに開示された方法に従って生成されたより清浄なエピタキシャル層により、装置の欠陥を減少し、集積回路の生産高を向上させることができる。
【００６５】
同じプロセスツールまたはリアクターで連続していくつか加工を行うと、ウェハの処理量が向上し、従って、生産コストが著しく下がる。ここに開示されたように、集積回路の３つの層は、全て、同じリアクターで形成され得る。さらにこれらの層（エピタキシャルシリコン層、ゲート酸化層、ポリシリコンゲート層）は、枚葉式ウェハ加工チャンバーで形成できるので、プロセス制御が十分にできる。
【００６６】
本発明の範囲を逸脱しない限り、種々の変形・変更を行ってもよいことは当業者に明らかであろう。例えば、枚葉式ウェハ化学気相成長リアクターで１０８のゲート酸化成長プロセスを行い、次に、インサイチュウで絶縁ゲート層を形成するプロセス１１２を行うことは、あらかじめエピタキシャル層成長を行わなくても、有利であり得る。同様に、続いてインサイチュウで層形成を行わなくても、開示された犠牲酸化プロセス１０２に次いでインサイチュウで水素ベークを行うことにより、ウェハは好ましいリアクター内で洗浄され得る。添付の特許請求の範囲により明らかなように、同様の他の変形・変更が、本発明の範囲内で行われる。
【図面の簡単な説明】
【図１】 典型的な枚葉式基板反応チャンバーの一部概略図である。
【図２】 本発明の好ましい実施例によるガスソースを図示する、ガス流概略図である。
【図３】 本好ましい実施例による基板を処理するためのステップを一般的に示すフローチャートである。
【図４】 本好ましい実施例により加工された基板の部分概略図である。
【図５】 酸化による昇華の際のシラン流と温度による効果を図示する、立体図である。

Claims (7)

  1. シリコン成長リアクターであって、
    反応ガス吸入口と反応ガス排出口との間でガス流路を形成する反応ガス吸入口と反応ガス排出口とを有し、エピタキシャルシリコン層成長のための状態を確立するように構成されたコールドウォール型枚葉式基板化学気相成長反応チャンバーと、
    前記反応チャンバーのガス流路内で基板を支持するサポートと、
    エピタキシャルシリコン成長中、キャリアガスとして前記反応チャンバーを貫流するのに適する水素ガスソースと、
    シリコンを含有するガスソースと、
    シリコン層からシリコン酸化層を熱成長させるのに適する気体状酸化剤ソースであって、種々の濃度の水素の存在下で、爆発しない程度の量で非反応性ガスで含有率が低くなった酸素を保管する容器を備える気体状酸化剤ソースと、
    ガスソースを前記反応チャンバーへ接続するガスラインと、
    前記反応チャンバー内の基板をシリコン含有ガスにさらして前記基板上にシリコン含有エピタキシャル層を形成し、続いて前記反応チャンバー内のシリコン含有ガスの流れを停止させて前記反応チャンバー内のエピタキシャル層を前記酸化剤及び水素ガスに曝すようプログラムされたコントローラと、
    を備えるシリコン成長リアクター。
  2. 前記容器が、非反応性ガス中に体積で約６％未満の酸素を含有する酸素混合物を保管する、請求項１に記載のリアクター。
  3. 前記混合物が約１％と５％との間の酸素を含む請求項２に記載のリアクター。
  4. 前記非反応性ガスに希ガスが含まれる請求項２に記載のリアクター。
  5. 前記基板がサポートに支持される時、前記ガス流路が、一般に、前記基板の成長ターゲット面と平行になった請求項１記載のリアクター。
  6. 前記反応チャンバーが、前記基板に平行なディバイダーと前記サポートの下にパージガス吸入口とを備え、前記パージガス吸入口は水素ガスソースに接続されている請求項５に記載のリアクター。
  7. 大気圧で化学気相成長をするように構成された請求項１に記載のリアクター。
JP2000527689A 1998-01-09 1999-01-08 酸化層及びシリコン層のインサイチュウ成長 Expired - Lifetime JP4851647B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US7099198P 1998-01-09 1998-01-09
US60/070,991 1998-01-09
PCT/US1999/000463 WO1999035311A1 (en) 1998-01-09 1999-01-08 In situ growth of oxide and silicon layers

Publications (2)

Publication Number Publication Date
JP2002500450A JP2002500450A (ja) 2002-01-08
JP4851647B2 true JP4851647B2 (ja) 2012-01-11

Family

ID=22098605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000527689A Expired - Lifetime JP4851647B2 (ja) 1998-01-09 1999-01-08 酸化層及びシリコン層のインサイチュウ成長

Country Status (5)

Country Link
EP (1) EP1044291B1 (ja)
JP (1) JP4851647B2 (ja)
KR (3) KR100652908B1 (ja)
DE (1) DE69906475T2 (ja)
WO (1) WO1999035311A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376387B2 (en) 1999-07-09 2002-04-23 Applied Materials, Inc. Method of sealing an epitaxial silicon layer on a substrate
JP2002338390A (ja) * 2001-05-17 2002-11-27 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法および気相成長装置
DE10208787B4 (de) * 2002-02-28 2007-04-26 Infineon Technologies Ag Verfahren zum Füllen von teilweise bauchigen tiefen Gräben oder tiefen Gräben mit einer Flankensteilheit von 90° oder größer und dieses verwendende Verfahren zur Herstellung von MOS-Feldeffekttransistoren und IGBTs
JP2003297848A (ja) 2002-04-01 2003-10-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US7186630B2 (en) 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
US7084048B2 (en) * 2004-05-07 2006-08-01 Memc Electronic Materials, Inc. Process for metallic contamination reduction in silicon wafers
KR100806144B1 (ko) * 2006-07-24 2008-02-22 주식회사 테라세미콘 반도체 제조장치
JP5315944B2 (ja) * 2008-11-12 2013-10-16 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
KR101573846B1 (ko) * 2009-07-27 2015-12-04 주성엔지니어링(주) 박막형 태양전지, 및 그의 제조 방법 및 제조 장치
JP5884705B2 (ja) 2012-10-16 2016-03-15 信越半導体株式会社 気相成長装置の汚染量測定方法及びエピタキシャルウェーハの製造方法
JP6573578B2 (ja) * 2016-05-31 2019-09-11 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3258359A (en) * 1963-04-08 1966-06-28 Siliconix Inc Semiconductor etch and oxidation process
US3926715A (en) * 1968-08-14 1975-12-16 Siemens Ag Method of epitactic precipitation of inorganic material
US4342949A (en) * 1979-11-09 1982-08-03 Control Data Corporation Charged particle beam structure having electrostatic coarse and fine double deflection system with dynamic focus and diverging beam
EP0289246A1 (en) * 1987-04-27 1988-11-02 Seiko Instruments Inc. Method of manufacturing MOS devices
US4828224A (en) * 1987-10-15 1989-05-09 Epsilon Technology, Inc. Chemical vapor deposition system
US4846102A (en) * 1987-06-24 1989-07-11 Epsilon Technology, Inc. Reaction chambers for CVD systems
US5221556A (en) * 1987-06-24 1993-06-22 Epsilon Technology, Inc. Gas injectors for reaction chambers in CVD systems
JPH08236462A (ja) * 1995-03-01 1996-09-13 Shin Etsu Handotai Co Ltd 気相成長方法

Also Published As

Publication number Publication date
KR100777321B1 (ko) 2007-11-20
EP1044291B1 (en) 2003-04-02
KR20070057720A (ko) 2007-06-07
DE69906475D1 (de) 2003-05-08
KR20010033960A (ko) 2001-04-25
KR100652908B1 (ko) 2006-12-01
DE69906475T2 (de) 2004-03-18
JP2002500450A (ja) 2002-01-08
KR20060093740A (ko) 2006-08-25
WO1999035311A1 (en) 1999-07-15
EP1044291A1 (en) 2000-10-18

Similar Documents

Publication Publication Date Title
US6749687B1 (en) In situ growth of oxide and silicon layers
US6825051B2 (en) Plasma etch resistant coating and process
US7964513B2 (en) Method to form ultra high quality silicon-containing compound layers
KR100777321B1 (ko) 동일 챔버에서의 산화물층 및 실리콘층의 성장
US7462239B2 (en) Low temperature load and bake
JP5564311B2 (ja) 半導体装置の製造方法、基板処理装置及び基板の製造方法
US6544900B2 (en) In situ dielectric stacks
JP4281082B2 (ja) 堆積前の表面調整方法
US7629267B2 (en) High stress nitride film and method for formation thereof
JP2007516599A (ja) ゲルマニウム上の堆積前の表面調製
JP2004343094A (ja) シリコン酸化膜の除去方法及び処理装置
US6413844B1 (en) Safe arsenic gas phase doping
JP2005268699A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090507

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090610

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090907

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091209

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100115

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101126

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110601

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111021

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term