KR20060093740A - 동일 챔버에서의 산화물층 및 실리콘층의 성장 - Google Patents

동일 챔버에서의 산화물층 및 실리콘층의 성장 Download PDF

Info

Publication number
KR20060093740A
KR20060093740A KR1020067016442A KR20067016442A KR20060093740A KR 20060093740 A KR20060093740 A KR 20060093740A KR 1020067016442 A KR1020067016442 A KR 1020067016442A KR 20067016442 A KR20067016442 A KR 20067016442A KR 20060093740 A KR20060093740 A KR 20060093740A
Authority
KR
South Korea
Prior art keywords
layer
chamber
substrate
epitaxial
oxide
Prior art date
Application number
KR1020067016442A
Other languages
English (en)
Inventor
데릭 포스터
Original Assignee
에이에스엠 아메리카, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아메리카, 인코포레이티드 filed Critical 에이에스엠 아메리카, 인코포레이티드
Publication of KR20060093740A publication Critical patent/KR20060093740A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation by radiant heating of the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)

Abstract

매엽식 웨이퍼 화학증착 리액터(10)는 비반응 가스 내의 산소의 안전한 혼합물(70)은 물론 에피택셜 실리콘 증착에 적합한 수소 및 실리콘 소스가스(72, 72, 86)를 구비한다. 동일 챔버 내에서 산화물층과 실리콘층을 형성하는 방법이 제공된다. 특히, 희생 산화 공정(102)이 행해진 후, 수소 베이킹(104)에 이어져 산화물층을 승화시켜 깨끗한 표면을 형성한다. 에피택셜 증착 공정(106)이 동일한 장소(챔버)에서 뒤따를 수 있다. 보호 산화물이 동일 챔버 내의 에피택셜층 위에 형성되어(108), 중요한 에피택셜층의 오염을 방지할 수 있다. 이에 대한 대안으로, 산화물층(124)이 게이트 유전체로 이용될 수 있고, 폴리실리콘 게이트층(126)이 산화물(124) 위에 동일한 장소(챔버)에서 형성될 수 있다.
매엽식 웨이퍼, 화학증착 리액터, 에피택셜 실리콘 증착, 산화물층, 희생 산화 공정, 챔버, 폴리실리콘 게이트층

Description

동일 챔버에서의 산화물층 및 실리콘층의 성장{In situ growth of oxide and silicon layers}
도 1은 예시적인 매엽식 기판 반응 챔버의 개략적인 단면도,
도 2는 본 발명의 바람직한 실시예에 따른 가스 소스를 개략적으로 도시하는 가스 플로우에 대한 도면,
도 3은 본 발명의 바람직한 실시예에 따라 기판 처리를 위한 단계들을 전체적으로 보여주는 플로우차트,
도 4는 본 발명의 바람직한 실시예에 따라 처리된 기판의 개략적인 부분단면도, 및
도 5는 산화물 승화에 대한 실란 유량 및 온도의 영향을 도시하는 3차원 그래프이다.
본 발명은 매엽식 반도체 공정 챔버 내의 산화물층과 실리콘층 형성에 관한 것으로, 구체적으로는 매엽식 웨이퍼 에피택셜 실리콘 증착 챔버 내의 열 산화에 관한 것이며, 보다 구체적으로는 냉각벽 매엽식 화학증착 챔버에서 실리콘을 함유 한 에피택셜층을 형성하는 단계와 상기 챔버 내에서 에피택셜층 위에 산화물층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 기판 공정 방법에 관한 것이다.
[배경기술]
리액터로 불리는 고온 오븐은 반도체 기판상의 집적회로 같은 아주 정밀한 크기의 구조물을 형성하는데 이용된다. 실리콘 웨이퍼 같은 하나 이상의 기판은 반응 챔버 내의 웨이퍼 지지체 위에 놓인다. 웨이퍼와 지지체는 모두 요구되는 온도로 가열된다. 종래의 웨이퍼 처리 단계에서는, 반응가스가 가열된 웨이퍼를 지나감으로써 반응 재료의 박막이 웨이퍼상에 화학증착(CVD)하게 한다. 다양한 공정 조건, 특히 온도의 균일성 및 반응가스 분포는 결과물인 박막층의 고품질을 보장하기 위해 신중히 제어되어야 한다.
일련의 증착, 첨가(doping), 사진 공정 및 에칭 단계를 통해서, 최초의 기판 및 그 이후의 층이 집적회로로 변화하는데, 웨이퍼의 크기 및 회로의 복잡도에 따라 하나의 층에서 수십개 내지 수천개, 심지어는 수백만개의 집적장치가 생성된다.
다수의 웨이퍼가 동시에 처리되도록 하여, 웨이퍼당 공정 시간 및 비용을 경제적으로 낮추기 위하여 반도체 업계에서는 전통적으로 복엽식 공정장비를 채용해 왔다. 그러나 최근의 소형화의 진전 및 그에 따른 회로의 밀도 때문에 반도체 공정에서의 결함에 대한 허용 오차가 줄어들었다. 따라서 증착 조건의 제어를 개선하기 위하여 매엽식 웨이퍼 공정 리액터가 개발되었다.
매엽식 웨이퍼 공정은 다른 공정 변수 중에서도 웨이퍼 전체에 대한 온도 및 가스 분포를 크게 개선시켰다. 그러나 공정 제어가 더 크게 늘어난 대신에 공정 시간이 복엽식 시스템에서보다 훨씬 더 중요해졌다. 공정 시간에 더해지는 매초가 동일한 매엽식 웨이퍼 공정 챔버를 통해서 한번에 하나씩 연속 처리되는 웨이퍼의 수와 곱해져야 한다. 역으로, 웨이퍼 처리량이 개선되면 제조 비용을 상당히 절약할 수 있다.
공정 제어가 특히 중요하고, 그리고 매엽식 웨이퍼 공정이 특히 유용한 한가지 공정은 에피택셜층의 형성이다. 증착층은 기저 실리콘 웨이퍼와 같은 결정학적 구조를 가질 때 에피택셜층으로 불린다. 증착 조건이 신중히 제어되는 동안에 반응가스가 가열된 기판을 지나가고, 이에 따라 증착 물질이 기저 결정 구조체와 일치해지며, 그 후 성장층으로 확장된다. 종래 기술에서 알려진 것처럼, 에피택셜층은 고유의 실리콘 또는 첨가된 실리콘, 실리콘 게르마늄이나 기타 반도체 재료로 형성될 수 있다. 트랜지스터를 포함한 최저 수준의 장치들은 보통 반도체 기판 전체에 걸쳐 형성된 에피택셜층 내에 형성된다.
집적장치들이 에피택셜층 내에 형성되기 때문에 에피택셜층이 장치의 작동에 영향을 미칠 수 있는 오염이 없는, 순수한 결정 구조를 유지하는 것이 중요하다. 에피택셜층 이전의 기저 기판(혹은 다른 베이스층)의 순수한 결정 구조가 결과물인 에피택셜층에 영향을 미치는 한가지 요소이다. 기판 표면상의 오염원들은 에피택셜층의 결정 구조에 또는 에피택셜층으로부터 만들어진 장치의 전기적 특성에 간섭할 수 있다. 마찬가지로 성장 에피택셜층을 통해서 기저층의 결정 전이(crystal dislocations)가 진행된다. 물론 에피택셜층 형성 이후의 오염도 그로부터 형성된 장치의 전기적 특성에 결정적인 영향을 미칠 수 있다.
그러므로 화학증착 이전에 기판 표면을 정화하는 방법 및 증착층 형성 이후의 순도를 유지하는 방법에 대한 요구가 있다. 바람직하게는 그러한 방법은 시스템 비용을 늘리거나 웨이퍼 처리량을 줄이지 않으면서 매엽식 웨이퍼 에피택셜 실리콘 증착 챔버와 함께 사용할 수 있어야 한다.
전술한 요구 및 다른 요구는 본 발명의 여러 측면에 의해 충족된다.
본 발명의 일 측면에 따라, 대기압 실리콘 증착 리액터는 매엽식 기판 반응 챔버를 포함한다. 챔버의 반응가스 유입구와 유출구가 양자 사이의 가스 유로를 한정한다. 지지체는 가스 유로 내에서 기판을 지지하기 위해 포함된다. 리액터는 에피택셜 실리콘 증착 중에 운반가스로서 반응 챔버를 통해 유동하기에 적합한 수소가스의 소스, 실리콘 함유 가스의 소스 및 실리콘층으로부터 이산화규소의 열 성장에 적합한 가스 옥시던트의 소스를 포함한다. 가스 라인은 가스 소스를 반응 챔버에 연결시킨다.
본 발명의 다른 측면에 따라, 화학증착 리액터는 가스 유입구와 가스 유출구가 있는 공정 챔버를 포함한다. 제1 가스 라인은 수소 컨테이너와 가스 유입구 사이에서 수소 가스를 연통시킨다. 제2 가스 라인은 옥시던트 소스 컨테이너와 가스 유입구 사이에서 산소(O2)와 비반응 가스의 혼합물을 연통시킨다. 옥시던트 소스 컨테이너 내의 산소 수준은 공정 챔버의 작동 조건 하에서 수소의 양이 얼마가 있 든 비폭발적이다.
본 발명의 또 다른 측면에 따라, 반도체 기판을 공정하는 방법은 화학증착 챔버에서 실리콘을 함유한 에피택셜층을 형성하는 단계와 챔버 내에서 에피택셜층에 산화물층을 형성하는 단계를 포함한다.
본 발명의 또 다른 측면에 따라, 반도체 기판상에 집적회로를 조립하는 방법은 기판을 화학증착 공정 챔버에 로딩하는 단계를 포함한다. 에피택셜 실리콘층은 챔버 내에서 기판의 적어도 일부에 증착된다. 열 산화물층은 챔버 내에서 에피택셜층 위에 성장되며 폴리실리콘층은 또 챔버 내에서 열 산화층 위에 증착된다.
본 발명의 또 다른 측면에 따라, 반도체 기판을 공정하는 방법은 기판을 화학증착 챔버에 로딩하는 단계를 포함한다. 산소(O2)를 포함하는 옥시던트 소스 가스는 챔버 내로 도입되며 산화물은 기판의 실리콘 표면에서부터 성장된다. 옥시던트 소스 가스의 유동이 차단되며 옥시던트 소스 가스는 수소를 포함하는 가스와 함께 챔버로부터 퍼징(purging)된다.
본 발명의 또 다른 측면에 따라, 매엽식 기판 리액터에 반도체 기판 위에 층을 형성하는 방법은 기판을 매엽식 기판 반응 챔버에 로딩하는 단계를 포함한다. 산화물층은 기판의 상면을 옥시던트에 노출시켜 대략 대기압의 반응 챔버 내에서 기판 위에서 성장된다. 실리콘층은 대략 대기압의 반응 챔버 내에서 산화물층에 직접 증착된다.
[실시예]
바람직한 실시예가 매엽식 기판, 에피택셜 실리콘 증착과 관련하여 기술되지만, 본 발명의 어떤 측면은 비에피택셜층 및 다른 종류의 증착 리액터에 적용된다는 것을 알 수 있다. 더욱이, 일련의 공정 단계들이 매엽식 기판을 처리하기 위해 설명되지만, 통상의 기술을 가진 사람이라면 개시된 단계의 일부가 없는 경우에도 개시된 단계 중 다른 일부가 유용성을 가질 수 있다는 것을 인지할 수 있다.
바람직한 리액터
도1은 바람직한 실시예에 따라 구성되어 본 발명의 방법을 특별히 이용하는, 석영 공정 챔버 또는 석영 반응 챔버(12)를 포함하는 화학증착(CVD) 리액터(10)를 도시한다. 예시된 리액터(10)는 특별히 하나의 매엽식 기판상에 실리콘의 에피택셜 증착을 한 번에 최적화하기 위한 것이지만, 리액터(10)는 여러 유형의 수많은 층의 화학증착에도 사용될 수 있다. 이는 후술하는 도3의 설명으로 확실해진다.
석영 챔버(12) 벽에 의한 눈에 띄는 흡수없이 열 에너지를 챔버(12)에 제공하기 위하여, 복수의 반응 열원은 챔버(12) 외부에서 지지된다. 바람직한 실시예가 반도체 웨이퍼를 공정 처리하기 위한 "냉벽" CVD 리액터와 관련하여 기술되었지만, 본 발명에서 개시된 공정 방법은 유도 가열 또는 저항 가열을 채용하는 다른 가열/냉각 시스템과 연계해서 이용할 수 있다.
예시된 방사 열원은 세장 튜브형의 방사 가열 엘리먼트(13)의 상부 가열 어셈블리를 포함한다. 바람직하게 상부 가열 엘리먼트(13)는 이격 평행하게 배치되 며, 또한 하부 반응 챔버(12)를 통과하는 반응가스 유로와 실질적으로 평행하다. 하부 가열 어셈블리는 반응 챔버(12) 아래에서 유사한 세장형 튜브 방사 가열 엘리먼트(14)를 포함하며, 바람직하게 상부 가열 엘리먼트(13)에 가로 방향으로 배치되어 있다. 바람직하게 방사열의 일부는 상부 램프(13) 위와 하부 램프(14) 아래에 각각 위치한 표면이 거친 반사기 플레이트에 의해 챔버(12)로 확산 반사된다. 복수의 스폿 램프(15)는 웨이퍼 지지 구조체(후술함)의 저면으로 열을 집중 공급하여, 반응 챔버(12)의 바닥을 통해 연장하는 차가운 지지 구조체에 의해 생기는 히트싱크 효과(heat sink effect)를 상쇄시킨다.
세장형 튜브 가열 엘리먼트(13, 14) 각각은 바람직하게 요오드 같은 할로겐 가스를 함유한 투명 석영 엔빌로프(envelope)를 갖는 고강도의 텅스텐 필라멘트 램프이다. 그러한 램프는 눈에 띄는 흡수없이 반응 챔버(12) 벽을 투과하는 전 스펙트럼의 방사열 에너지를 생성한다. 반도체 공정 장비 기술에서 알려진 바와 같이, 여러 램프(13, 14)의 전력은 온도 감지기에 대응하여 독자적으로 또는 그룹으로 제어될 수 있다.
바람직하게 실리콘 웨이퍼(16)를 포함하는 기판은 반응 챔버(12) 내에서 기판이나 웨이퍼 지지 구조체(18)상에 지지되는 것으로 도시되어 있다. 예시된 실시예의 기판이 매엽식 결정 실리콘 웨이퍼이긴 하지만 용어 "기판"은 넓게는 층이 증착되는 표면을 가리킨다는 것이 이해된다. 더욱이, 세척 및 오염의 방지는 흔히 다른 기판상의 증착층에서 - 예를 들면, 유리나 다른 기판상의 광학적 박막의 증착에서 - 요구된다.
예시된 지지 구조체(18)는 웨이퍼가 얹혀있는 웨이퍼 홀더(20) 및 지지 스피이더(22)를 포함한다. 스파이더(22)는 챔버(12) 하부벽에 매달린 튜브(26)를 통해 하향 연장된 샤프트(24)에 장착되어 있다. 바람직하게 튜브(26)는 공정 중에 유동할 수 있는 퍼지가스 소스와 연통하여 공정가스가 웨이퍼(16)의 배면으로 벗어나지 못하게 한다.
복수의 온도 감지기는 웨이퍼(16) 가까이 위치해 있다. 온도 감지기는 광학 고온계(optical pyrometer) 또는 열전쌍 같은 다양한 형태를 취할 수 있다. 온도 감지기의 수와 위치는 온도 균일성을 향상시키기 위해 선택되는데, 바람직한 온도 제어기와 관련하여 후술되는 설명에 비추어 이해될 것이다. 그러나 바람직하게 온도 감지기는 웨이퍼와 가까운 위치의 온도를 직접 또는 간접으로 감지한다.
예시된 실시예에서, 온도 감지기는 웨이퍼 홀더(20) 아래에 적절한 방법으로 매달려있는 제1 또는 중앙 열전쌍(26)을 포함한 열전쌍을 포함한다. 예시된 중앙 열전쌍(28)은 웨이퍼 홀더(22) 가까이 스파이더(22) 위를 통과한다. 리액터(10)는 역시 웨이퍼(16) 근처에 있는 리딩 에지 또는 전방 열전쌍(30), 트레일링 에지 또는 후방 열전쌍(31) 및 측방 열전쌍(31)(미도시)을 포함하는, 복수의 제2 또는 주변 열전쌍을 더 포함한다. 주변 열전쌍 각각은 웨이퍼 홀더(20)와 웨이퍼(16)를 에워싸는 슬립 링(32) 내에 수용된다. 각각의 중앙 열전쌍과 주변 열전쌍은 열전쌍들의 검출 온도에 대응하여 여러 가열 엘리먼트(14)의 전력을 설정하는 온도 제어기에 연결되어 있다.
주변 열전쌍을 수용하는 외에도, 슬립 링(32)은 고온 공정 중에 방사열을 흡 수 및 방출하는데, 이는 웨이퍼 에지 근처의 영역에서의 체적에 대한 표면적의 비가 더 커지기 때문에 생기는 것으로 알려진 현상인 웨이퍼 에지에서의 더 많은 열 손실 또는 흡수 경향을 보상한다. 웨이퍼(16) 전체에 대한 에지 손실 및 그에 수반되는 방사 온도 불균일성을 최소화함으로써 슬립 링(32)은 결정학적 슬립의 위험을 줄일 수 있다. 슬립 링(32)은 적당한 수단에 의해 현가 지지될 수 있다. 예를 들면 예시된 슬립 링(32)은 전방 챔버 디바이더(36)와 후방 챔버 디바이더(38)에 매달린 엘보우에 얹혀있다. 바람직하게 이들 디바이더(36, 38)는 석영으로 이루어진다.
예시된 반응 챔버(12)는 반응가스와 운반가스의 주입을 위한 유입구(40)를 포함하며, 웨이퍼(16)가 그곳을 통과해 수용될 수 있다. 유출구(42)는 챔버(12)의 반대쪽에 있어서 유입구(40)와 유출구(42) 사이에 웨이퍼 지지 구조체(18)가 위치하게 된다.
유입구 컴포넌트(50)는 유입구(40)를 에워싸도록 조정되어 반응 챔버에 끼워 맞춰지며, 웨이퍼(16)가 통과되어 삽입될 수 있는 수평 방향의 세장 슬롯(52)을 포함한다. 전체적으로 수직인 유입구(54)는 원격 소스로부터 가스를 받아들이는데, 도2와 관련하여 상세히 후술되는 바와 같이 그러한 가스를 슬롯(52) 및 유입구(40)와 주고받는다. 유입구(54)는 호킨스 등(Hawkins, et al.)의 미국특허 제5,221,556호에 개시된 가스 인젝터 또는 1996년 4월 25일자 출원된 미국특허출원 제08/637,616호의 도21 내지 도26과 관련하여 개시된 가스 인젝터를 포함하는데, 본 발명에서는 그 기재 내용을 참고한다. 그러한 인젝터들은 매엽식 웨이퍼 리액터에 대한 가스 흐름의 일관성을 최대화하도록 설계되어 있다.
유출구 컴포넌트(56)는 마찬가지로 공정 챔버(12)와 장착되어 배기구(58)가 유출구(42)와 나란히 정렬하고 배기 도관(60)으로 이어진다. 도관(60)은 챔버(12)를 통해서 공정가스를 인출하기 위한 적당한 진공 수단(미도시)와 연통한다. 바람직한 실시예에서 공정가스는 펌프의 도움 없이도 반응 챔버(12)와 하류 스크러버(scrubber)를 통해 인출된다. 다른 구성에서는 펌프 또는 팬이 챔버(12)를 통한 공정 가스의 인출을 돕기 위하여 포함되기도 하지만, 리액터가 화학증착 기술에서 이해되는 용어인, 진공 챔버로서 구성되지 않는 것이 바람직하다.
웨이퍼는 바람직하게 주변 환경과 격리된 핸들링 챔버(미도시)로부터 픽업 장치에 의해 슬롯(52)을 통해 통과한다. 포크 또는 패들이 핸들링 장치로 사용될 수 있지만 바람직한 픽업장치는 본 발명에서 개시 내용을 참고하고 있는 미국특허 제4,846,102호에 개시된 바와 같이, 여러 각도에서 고속 가스 스트림을 발사하는 완드를 포함한다. 웨이퍼 표면의 상면 가까이 갔을 때 가스 스트림은 웨이퍼 위에 저압 구역을 만들어서 웨이퍼가 들어올려지게 한다. 바람직하게 핸들링 챔버 및 공정 챔버(12)는 개시 내용을 본 발명에서 참고하고 있는 미국특허 제4,828,224호에 개시된 유형의 게이트 밸브(미도시)에 의해 이격되어 있다.
예를 들면 200㎜ 웨이퍼를 공정하도록 설계된 매엽식 웨이퍼 공정 챔버의 전체 체적의 용량은 바람직하게 약 30리터 미만이 바람직하고, 약 20리터 미만인 것이 더 바람직하고, 약 10리터 미만인 것이 가장 바람직하다. 예시된 챔버는 약 7.5리터의 용량을 갖는다. 그러나 챔버(12)가 디바이더(32, 38), 웨이퍼 홀 더(20), 링(32) 및 튜브(26)으로부터 유동하는 세정가스에 의해 분리되기 때문에, 공정가스가 유동하는 최대 체적은 전체 체적의 대략 절반(예시된 실시예에서 약 3.77리터)이다. 물론, 매엽식 웨이퍼 공정 챔버(12)의 체적은 공정 처리되어야 할 웨이퍼의 크기에 따라 달라질 수 있다. 예를 들면, 300㎜ 웨이퍼를 위해, 예시된 유형의 매엽식 웨이퍼 공정 챔버는 약 100리터 미만, 바람직하게는 약 60리터 미만, 보다 바람직하게는 약 30리터 미만의 용량을 갖는다. 하나의 300㎜ 웨이퍼 공정 챔버는 전체 체적이 약 24리터이며, 약 11.83리터의 효과적인 공정 가스 용량을 갖는다.
도3에 나타난 것처럼, 바람직한 방법에서 제1단계는 매엽식 웨이퍼를 반응 챔버(12)(도1)에 로딩하는 것이다. 전술한 "배경기술"에서 언급한 것처럼, 기판 표면의 순도가 기판상에 장착되는 층의 품질에, 특히 에피택셜 증착층에 대한 품질에 결정적인 영향을 미칠 수 있다. 반도체 기판 오염의 공통된 소스는 천연 산화물로, 대기에 노출되면 드러난 실리콘 표면상에 자연스럽게 형성된다. 탄소 오염물질이 또 웨이퍼 공급업자로부터 받을 때 반도체 웨이퍼 표면에서 발견되는 경향이 있다.
그러한 노출 및 오염은 업자로부터 조립 공장으로 웨이퍼를 이송하는 동안에, 그리고 공정 장비들 사이에서 웨이퍼를 운반하는 동안에 피할 수 없는 것이다. 예를 들면 마무리 처리된 실리콘 웨이퍼는 보통 개별 공급업자에 의해 공급된다. 그러나 다른 공급업자가 웨이퍼를 구입하여, 에피택셜층을 형성하고, 이들 웨이퍼를 조립 공장으로 공급하는 일도 종종 있다. 심지어는 에피택셜층과 그 이후 조립 단계가 같은 공장에서 수행되었을 때도, 웨이퍼가 그 공장의 다른 파트에서의 공정 단계 사이에 대기 오염물질과 플라스틱 취급 장치에 자주 노출된다.
천연 산화물을 제거하는 한가지 방법은 고온의 베이킹 또는 어닐링 단계에서 기판을 수소에 노출시키는 것이다. 기판 표면의 이산화규소(SiO2)는 일산화규소(SiO)로 승화하는 경향이 있어, 에피택셜 증착을 위한 청결한 기판 표면을 얻을 수 있다. 그러한 수소 베이킹 단계는 일반적으로 장시간 동안 비교적 고온(예를 들면 약 90초 동안 약 1200℃)에서만 효과적이었다. 고온 및 장시간 노출은 탄소 오염물질을 기판 전체로 확산시키고 기판 표면에서 떨어지게 하는데 필요한 것으로 믿어진다. 그러한 고온 단계 중에 온도의 불균일성이 작다는 것이 스스로 결정학적 슬립 또는 전이를 생기게 할 수 있다. 더욱이, 수소 어닐링 온도까지 상승시킨 후 다시 에피택셜 증착 온도로 하강시키는 단계가 공정 처리되는 각 웨이퍼에 대한 생산 시간 및 비용을 증가시킨다. 수소 어닐링에 대한 전통적인 대안 공정으로는 플루오르화 수소산(HF) 습식 프리클리닝 또는 HF 증기 에칭공정을 포함한다. 그러나 다른 장소에서의 공정을 필요로 하는 별도의 처리 단계 및 공정 단계는 생산 시간과 비용을 상당히 증가시키면서 반면에 플루오르 공정은 대부분의 냉벽(석영 챔버) 리액터와 조화되지도 않는다.
쉬스맨(
Figure 112006058230479-PAT00001
)의 미국특허 제3,926,715호는 에피택셜 증착 이전에 실리콘 기판을 세척하는 또 다른 방법을 개시하고 있다. 복엽식 공정 리액터와 관련하여 쉬스맨 특허는 다수의 실리콘 웨이퍼를 고온에서 산화시키는 단계 및 어닐링하는 단계를 개시한다. 그러나 이들 고온 단계에 대한 전체 노출 시간은 약 7분 내지는 22분이다. 전술한 바와 같이 그러한 긴 고온 단계 중에 온도 불균일이 작아질 가능성이 매우 높아서 현재의 고밀도 회로에 대해 수용 불가능한 정도까지 결정학적 슬립을 만들어내는 경향이 있다.
더욱이, 동일 리액터에서 산소 및 수소를 사용하면 폭발할 수 있는 심각한 위험성이 생긴다. 산소 단계와 수소 단계 사이에 세정가스를 유동시키는 것이 쉬스맨 특허에 개시된 유형의 리액터에는 효과적일 수 있지만, 도1에 예시된 매엽식 웨이퍼 리액터 설계에 대해서는 그다지 효과적일 수 없다. 심지어는 산소를 유동시키는 동안에 잔존하는 (예를 들면 디바이더(36, 38) 아래에 갇혀있는) H2 가스에 의해 생기는 또는 그 반대에 의해 생기는 스파크 또는 작은 폭발로도 냉벽 챔버(12)의 석영벽을 파괴할 수 있다. 그러므로 전통적으로 매엽식 웨이퍼 챔버 내에서 산소와 수소를 동시에 또는 심지어 순차적으로 사용하는 것은 상업적으로 가능성이 있다고 여기지는 않았는데, 특히 에피택셜 리액터 내에서 그러하였다. 그 이유는 고속으로 유동하는 수소가 일반적으로 운반가스, 세정 및 산화물 승화를 위해 사용되기 때문이다. 옥시던트와 H2의 반응을 통한 폭발의 위험은, 또 진공 챔버와 비교하여 대기압 CVD 리액터에 대하여 특별히 높다.
도2는 바람직한 실시예에 따라 가스 라인을 개략적으로 도시한다. 리액터(10)에는 옥시던트 또는 옥시던트의 소스(70)가 제공된다. 옥시던트 소스(70)는 NO, H2O, N2O 또는 HCOOH, HClO3 같은 알려진 다양한 옥시던트 중 어느 것이라도, 특히 휘발성 옥시던트를 포함할 수 있는데, 고품질의 건식 산화에 이용될 수 있는 산소가스(O2)를 포함하는 것이 가장 바람직하다. 바람직한 옥시던트 가스는 옥시던트와, N2와 같은 비반응 가스의 또는 보다 바람직하게는 Ar, He 또는 Ne 같은 영족 또는 불활성가스의 혼합물을 담고 있는 탱크 또는 컨테이너를 포함한다. 바람직한 옥시던트 소스(70)에서 혼합물은 비반응가스가 순수한 수소가스와 대체되더라도 비폭발적이다. 그러한 혼합물은 순수한 수소(H2)가 있는 조성물에서 혼합될 때도 비폭발적이다.
특히, 혼합물에 있는 옥시던트의 백분율(%)은 H2가 있는 옥시던트의 혼합물에 대한 폭발 한계 미만이다. 산소가스에 대하여, 폭발 한계는 실온 및 대기압에서 체적당 약 6.1% O2이다. 다른 온도 및 압력 조건에서는 폭발 한계가 상기 값과 약간 달라지고 당업자라면 특정 리액터 조건에서 쉽게 구할 수 있으리라는 것을 알 수 있을 것이다.
폭발 한계 아래에서 O2와 불활성 가스의 혼합물은 불활성 가스 전체가 H2와 대치되더라도 폭발하지 않는다. 따라서 저장된 혼합물이 고유량의 H2가 있는 리액터에 어태치될 때, 심지어는 대기압에서 동작될 때, 그리고 심지어 MFC 또는 가스 밸브가 고장난다 하더라도 "안전하다." 추가 가스는 단지 옥시던트 레벨을 희석시킬 수 있기 때문에, 옥시던트 혼합물(70)은 어떤 양의 순수 H2와 혼합되어도 비폭발적으로 유지될 수 있다.
옥시던트 백분율에 대한 하한은 사용 의도 및 산화 허용 시간에 따라 달라지지만, (예를 들면, 도3을 참조한 설명으로 이해할 수 있는 프리에피택셜 세척) 0.1%만큼 낮아질 수 있다. 다른 용도(예를 들면, 고품질 게이트 산화물의 성장)에 대하여, 옥시던트 소스(70)는 적어도 약 1% O2를 포함해야 한다. 보다 바람직하게는 옥시던트 소스(70)가 적어도 2% O2를 포함하는 것이다. 가장 바람직하게는 옥시던트 혼합물(70)이 폭발 한계를 초과하지 않으면서 소정 조건에 대하여 폭발 한계에 가능한 한 가까운 것이다.
따라서 바람직한 리액터 조건에 대한 옥시던트 소스는 바람직하게 영족가스가 있는 혼합물에서 약 6% 미만의 O2를 포함하고, 특히 약 1 내지 5%의 O2를 포함한다.
도2에 도시된 바와 같이, 리액터(10)는 수소가스(H2)의 소스(72)를 더 포함한다. 종래 기술에서 알려진 바와 같이, 수소는 낮은 비등점 때문에 매우 높은 순도로 제공될 수 있고 실리콘 증착과 양립할 수 있기 때문에, 유용한 운반가스이면서 세정가스이다. 질소가스의 소스(73)도 보인다. 종래 기술에서 알려진 바와 같이, N2는 여러 공정에 대한 운반 또는 세정가스로 이용될 수 있다.
실리콘 함유 가스의 소스(74)도 보인다. 실리콘 소스가스는 예를 들면 실란이나 디클로로실란(DCS), 트리클로로실란(TCS) 또는 기타 알려진 실리콘 소스를 포함할 수 있다. 예시된 실리콘 소스(74)는 예시된 TCS와 같은 액체 실리콘 소스를 통해서 H2를 버블링하기 위한 버블러와 가스 라인을 포함하여 실리콘을 기체 형태로 반응 챔버에 보다 효과적으로 이송한다.
바람직하게 리액터(10)는 또 첨가제 소스(예를 들면, 예시된 포스핀소스(76), 아르신 소스(78)와 디보란 소스(80) 및 리액터 벽을 세척하기 위한 식각액(예를 들면, HCl 소스(82))을 포함한다. 예시된 추가 소스 가스로는 SiGe 막을 도핑하거나 또는 형성하는데 이용될 수 있는 게르마늄 소스(84)와 실리콘 증착(증착 변수에 따른 다결정, 비결정 또는 에피택셜)에 사용될 수 있는 실란 소스(86)를 포함한다. 보이지는 않지만 암모니아(NH3) 소스도 제공될 수 있다.
이들 각각의 가스 소스는 가스 패널에서 조정되는 질량 유량 제어기(MFC)는 물론, 안전 밸브 및 제어 밸브가 붙어있는 가스 라인을 경유하여 유입구(54)(도1)에 연결될 수 있다. 공정가스는 중앙 콘트롤러에 프로그램되어 있는 지시에 따라 유입구(54)(도1)와 연통되어, 인젝터를 통해 공정 챔버(12)로 분배된다. 공정 챔버를 통과한 후에, 비반응 공정 가스와 가스 반응에 의한 부산물은 스크러버(88)로 배기되어 대기로 배출되기 전에 환경적으로 위험한 증기를 응결시킨다.
기판 세척 공정
도3을 참조하면, 웨이퍼가 바람직한 리액터 공정 챔버에 로딩된 후에는 게이트 밸브가 폐쇄되어 공정가스가 공정 챔버로 도입될 수 있다. 예시된 실시예에 따라 제1 공정은 희생 산화물을 성장시키는 단계(102)이다. 바람직한 리액터(10)(도1 및 도2)에서 희생 산화 및 개시된 공정 각각은 대략 대기압에서 수행된다. 가스 유동으로 인한 약간의 압력차는 무시할 만한 효과이다.
그러나 제1 공정에서의 반응을 위해 공정가스를 성장시키기 전에, 세정가스가 챔버(10)를 통해 유동하여, 기판을 로딩하는 동안에 게이트 밸브를 통해 도입되었을 수도 있는 대기 오염물질을 제거하는 것이 바람직하다. 바람직하게는 H2가 매달린 관(26)을 통해 웨이퍼 홀더(20)의 저면으로(도1 참조), 또 유입구(40)에서 유출구(42)로 유동되는 것이다. 예시된 H2의 유량은 약 45slm이다.
퍼징하는 동안에, 램프(13, 14, 15)에 대한 전력 출력을 증가시켜서 기판 온도를 필요한 공정 온도까지 상승시킬 수 있다. 바람직하게 희생 산화(102)는 약 700℃와 1100℃ 사이에서, 보다 바람직하게 800℃와 1000℃ 사이에서 이행된다. 희생 산화물은 제거되어야 하고 두께는 중요하지 않기 때문에, 또한 산화(102) 중에 온도 변동이 수행될 수 있다.
옥시던트는 비폭발성 혼합물로 반응 챔버로 도입된다. 예를 들면 O2:H2의 비가 소정 조건에 대한 폭발 한계 이하가 되도록, 순수한 O2같은 옥시던트 소스가 운반가스로 쓰이는 유동하는 H2 가스와 함께 도입될 수 있다.
그러나 옥시던트는 도2와 관련하여 전술한 바와 같이, 비반응 가스가 있는 안전한 혼합물에 저장되어, 그 혼합물이 비반응 가스 전부가 H2와 대체되더라도 폭발하지 않도록 하는 것이 바람직하다. 이러한 식으로 옥시던트 소스는 질량 유량 제어기가 고장나더라도 또는 밸브가 고장나더라도 안전하다. 이 안전한 옥시던트 소스(70)(도2)에서 나온 가스는 H2 가스의 유동을 차단하거나 또는 차단하지 않으면서 유동할 수 있다. 그러나 바람직하게 H2의 유동은 산화 중에 차단되어 유동하는 옥시던트가 덜 희석되고 결과적으로 산화율이 더 높아지는 결과가 된다. 중요한 것은 H2 유동이 차단되더라도 옥시던트를 반응 챔버로 도입하기 전에 H2가 불활성 가스와 함께 퍼지될 필요가 없고, 산화(102)가 즉시 시작될 수 있다는 것이다.
일 실시예에서, HCl이나 다른 염소 함유 증기가 옥시던트 유동에 추가되어 기판 표면에서 금속 오염물질의 제거를 도와준다. 대안으로, 후술되는 수소 베이킹 단계에서 같은 목적으로 HCl이 첨가될 수 있다.
산화(102)는 기판 표면에서 오염 물질을 깨끗이 하기에 충분히 긴 시간 동안 진행된다. 특히, 표면의 탄소는 산화(102) 중에 CO2 또는 CO로서 소진된다. 대상 산화물의 두께는 약 0.5Å와 100Å 사이에 있고, 보다 바람직하게는 0.5Å와 20Å의 사이에, 가장 바람직하게는 1Å와 5Å의 사이에 있다. 바람직하게 옥시던트는 선택된 온도 및 옥시던트 농도에 따라 약 2초 내지 60초 동안 유동한다. 당해 기술의 숙련자는 소모적인 산화물 성장없이 오염물질로부터 기판을 충분히 세척하기 위하여 산화(102)에 대해 필요한 시간이나 산화물 두께를 최적화할 수 있다.
도3을 참조하면, 전술한 공정에 의해 성장된 희생 산화물은 그 후 동일 챔버 내에서의 승화 공정에서 제거되거나 에칭된다. 바람직한 승화 공정은 산화 실리콘이 상승된 온도에서 수소 유동의 영향을 받는 수소 베이킹 또는 어닐링 단계(104)를 포함한다.
바람직한 실시예에 따라서 수소 베이킹(104)의 개시 및 이행을 위해 필요한 전체 시간은 다양한 요인에 의해 최소화된다. 바람직하게 산화물이 성장되는 기판은 산화(102)와 수소 베이킹(104) 사이에 공정 챔버(12)에서 제거되지 않는다. 부가적으로 옥시던트 유동이 차단될 때 옥시던트는 별도의 단계에서 불활성 가스와 함께 퍼징될 필요가 없다. 오히려, 바람직한 옥시던트의 안전한 혼합 때문에 옥시던트는 수소와 함께 퍼징되어 즉시 승화 공정을 시작할 수 있다. 수소 베이킹은 또 필요하다면 산화와 같은 온도 범위 내에서 이행될 수 있어, 온도 변동이 필요치 않을 수 있다. 한편, 수소 베이킹 중에 온도가 상승하여 승화 속도를 증가시킨다. 당해 기술의 숙련자는 개별 시스템의 서로 다른 온도에 대하여 온도 변동 및 승화 각각에 필요한 시간을 결정하여 웨이퍼 처리량을 극대화하기 위해 공정 온도를 최적화할 수 있다.
탄소는 산화(102) 중에 소진되기 때문에 수소 베이킹은 산화물을 단지 기화시키기만 하면 되므로, 종래의 대기압 수소 베이킹보다 빨리 그리고 더 낮은 온도에서 이행될 수 있다. 바람직하게 수소 베이킹은 1150℃ 이하에서 이행된다. 보다 바람직하게 수소 베이킹은 산화물의 두께에 따라 약 10초 내지 60초 동안 약 900℃ 내지 1070℃에서 이행된다.
승화 속도는 환원 환경의 수소 베이킹 온도 및 순도(즉, 옥시던트 부분압의 수준)에 따라 달라지는 것으로 판명되었다. 가장 바람직하게 수소는 약 1ppb 미만의 옥시던트를 포함할 정도로 충분히 순수하다. 대체 구성에서 그러한 순도를 갖 는 환원 환경은 공정 챔버를 약 10-7 내지 10-6 Torr로 펌핑함으로써 달성된다. 바람직한 대기압 리액터에 대하여 순수한 H2는 저온 소스로부터 기화시켜서 얻을 수 있고, 리액터 챔버는 챔버를 에워싼 "청정실"로부터 효과적으로 밀봉되어 바람직한 수준의 환원 환경 순도를 제공한다.
약 1ppb 미만의 옥시던트를 포함하는 환원 환경에서, 약 10Å의 산화물에 대한 베이킹 단계는 단지 약 10초 동안에 900℃에서 완료될 수 있다. 대안으로, 약 7ppm 이상의 옥시던트를 포함하는 환원 환경에서, 10Å 산화물의 승화는 약 10초 동안에 약 1070℃에서 완료될 수 있다. 마찬가지로 온도를 높여서, 챔버로 옥시던트가 누설되는 정도의 증가에 대하여 보상할 수 있다. 바람직하게 옥시던트 수준은 수소 베이킹(104) 단계 중에 공정 챔버내의 체적에 대해 최소한 약 0.1% 이하에서 유지된다.
도5를 참조하면, 적은 농도의 실란이나 게르만(germane)을 H2에 첨가하면 승화(104)를 훨씬 더 빠르게 가속시킬 수 있다. 예를 들면, 도5는 승화 공정에 대한 실란 유량과 온도의 영향을 예시한다. 금방 알 수 있는 것처럼, 소정의 실란 유량(0 포함)에 대하여, 온도 증가는 승화 또는 산화물 에칭 속도를 증가시킨다. 저온(예를 들면, 약 900℃ 이하)에서 실란 유량을 증가시키면 폴리실리콘 증착이 발생하는데, 수직축에서 음의 수치로 나타나 있다. 한편, 고온(약 900℃ 이상)에서 실란을 첨가하면 승화 속도가 증가하는데, 수직축에서 양의 수치로 나타나 있다.
수소 베이킹(104)은 후속 공정을 위하여 기판 표면을 깨끗하게 해준다. 탄 소는 산화(102) 도중에 소진되는 반면에 성장된 산화물은 다음의 가능한 2가지 반응식에 의해 수소 베이킹(104) 중에 세척된다.
Figure 112006058230479-PAT00002
그러므로, 반응식은 희생 산화물을 H2O 또는 SiO 증기로 변환시켜, 공정 챔버로부터 배출시킨다. 기판 표면에서 탄소, 산화물이 제거되어, HCl이 산화(102) 또는 수소 베이킹(104) 공정 중에 추가되면 또 금속 불순물을 제거할 수 있다.
에피택셜 증착
바람직한 실시예들에 따라 그 다음에 실리콘 소스가스가 도입되어 반도체층의 증착(106)을, 특히 에피택셜 실리콘층의 증착을 개시한다. H2는 운반가스로 유동한다. 예시된 실시예에서, 에피택셜층은 동일 공정 챔버(12)(도1) 내에서 기판상에 증착되며(106), 수소 베이킹(104) 후에 챔버(12)에서 기판을 제거하지 않는다.
종래 기술에서 공지된 바와 같이, 에피택셜 증착은 증착층이 기저층의 결정 구조와 일치하게 성장하는 CVD 공정이다. 온도 범위 및 증착 속도는 일반적으로 사용되는 소스 가스 및 다른 리액터 조건에 따라 달라지지만, 일반적으로 에피택시는 약 900℃와 1150℃ 사이에서는 실란(SiH4)에 의해, 약 1000℃와 1100℃ 사이에서는 디클로로실란(DCS 또는 SiH2Cl2)에 의해 또는 약 1050℃와 1150℃ 사이에서는 트 리클로로실란(TCS 또는 SiHCl3)에 의해 영향을 받는다. 상기 실리콘 소스 중 어느 것에 대하여도 에피택셜 증착(106)이 바람직한 승화 공정(104)과 동일한 온도 또는 더 높은 온도에서 이행될 수 있다는 것이 중요하다. 그러므로 시간과 에너지를 수소 베이킹을 위한 높은 온도로 온도를 상승시키기 위해 그리고 에피택시를 위해 다시 온도를 내리기 위해 소모시킬 필요가 없다.
에피택셜 반도체층은 고유한 것이거나 동일한 챔버 내에서 첨가된 것일 수 있고, 선택적이거나 비선택적일 수 있으며, 실리콘이나 실리콘 게르마늄을 포함할 수 있다는 것을 당해 기술의 숙련자는 이해할 수 있다.
예시된 에피택셜 증착은 약 1120℃의 기판 온도에서 15g/min의 TCS를 약 45초 동안 45slm 유량의 H2 운반가스 내에서 유동시켜서 기판에 약 3㎛의 에피택셜 실리콘을 형성하는 단계를 포함한다. 첨가제 가스가 또 그 유동에 추가되어 후속 공정 단계에서 층에 형성될 장치를 위한 배경 첨가제 수준을 얻을 수 있다. 반응가스는 충분한 두께의 층이 형성될 때 차단된다. H2는 반응가스가 챔버로부터 퍼징될 때까지 계속 유동할 수 있다.
결과물인 에피택셜층은 오염이 없고, 수소로 종결된 표면(즉, 수소가 차지하는 표면으로서, 그렇지 않으면 표면 실리콘 원자의 유효 원자가 전자가 차지했을 표면)을 가져, 층에 오염물질이 흡수되는 것을 방지한다.
포스트- 에피택셜 산화 및 챔버 세척
본 발명의 일 측면에 따라, 동일 공정 챔버(12)(도1) 내에서 에피택셜층 위 에 보호층을 성장시키기 위하여 산화(108)를 수행함으로써 표면을 깨끗하게 유지할 수 있다. 예시된 실시예에 따라 보호층은 에피택셜층 위에 열적으로 성장된 산화물을 포함한다. 후술하는 설명으로 명확해지는데, 산화물은 그저 보호층으로 이용될 수 있고, 아니면 조립될 트랜지스터를 위한 게이트 유전층으로 추가 이용될 수 있다.
에피택셜층을 가능한 최고로 순수하게 유지하기 위해, 동일한 장소에서(in situ) 즉 에피택셜층이 형성된 공정 챔버(12)에서 기판을 제거하지 않고 산화(108)가 수행된다. 더욱이 동일 장소에서, 즉 챔버에서 기판을 제거하지 않고 보호 산화물을 성장시키면 웨이퍼 처리량을 상당히 개선시킨다. 그러므로 바람직하게는 산화물층이 동일 장소에서 성장되는 것이다.
그러나 그러한 동일 장소 산화물 성장은 챔버 세척비를 증가시킬 수 있다. 실리콘 소스가스로부터의 잔여물은 일반적으로 에피택셜 증착(106) 후에 반응 챔버(12)의 표면에 남아있다. 과거에 그러한 잔여물은 증착 사이에 간단한 HCl 증기 에칭 단계로 제거되어왔다. 빈번히 세척하지 않으면, 잔여물은 정상 동작을 위해 방사열이 통과해야 하는 석영 리액터 벽을 흐리게 힌다. 그러나 잔여물을 에칭 단계 이전에 산화단계에 노출시키면 잔여물을 경화시켜, 더 위험하거나 또는 값비싼 세척 단계를 필요로 하는 경향이 있다. 예를 들어 피복된 표면을 다른 장소에서(ex situ) 산으로 세척하는 것은 리액터 컴포넌트의 다른 장소 세척 중에 리액터의 작동 중지 비용은 말할 것도 없이 공정 챔버를 해체하는데도 상당한 비용이 들게 한다.
따라서 산화(108) 및 챔버 내에서 수행되어야 할 후속 공정 후에, 공정 챔버(12)(도1)로부터 웨이퍼를 제거할 수 있고, 게이트 밸브를 폐쇄할 수 있고, 산화 또는 경화된 잔여물을 세척하기 위해 식각액을 도입할 수 있다. 바람직하게 NF3 및/또는 CF6를 산화 후 챔버벽 세척을 위해 유동시킨다. 세척 사이클이 완료된 후에 식각액이 반응 챔버(12)로부터 퍼징되고 게이트 밸브가 개방되어 새로운 웨이퍼를 반응 챔버(12)에 로딩시킬 수 있다.
대안으로, 에피택셜층이 있는 기판을 에피택셜 증착(106) 후에 공정 챔버(12)(도1)로부터 일시 제거하여 챔버(12)가 표준 HCl 에칭 사이클을 따르게 할 수 있다. 이러한 공정을 위해, 기판을 로드락 챔버(미도시)(load lock chamber)로, 구체적으로 청정실 환경에서 격리된 반응 챔버(12) 외부의 웨이퍼 처리실로 이동시킨다. 로드락 챔버는 오염 물질에 대하여 비교적 자유로와, 바람직하게 수소 또는 질소 같은 불활성가스로 퍼징된다. 그러므로 로드락 챔버 내의 분위기는 리액터를 둘러싼 청정실의 분위기보다 더 순수하다.
이러한 대체 실시예에 따라, 에피택셜층이 있는 웨이퍼는 기판의 파손 또는 오염의 위험을 최소화하는 픽업장치에 의해 웨이퍼 처리실로 이송된다. 전술한 바람직한 픽업장치는 하향 표면으로부터 외측으로 가스 스트림을 고속으로 쏜다. 수소가 보호해야 할 실리콘층에 대하여 화학적으로 조화될 수 있고, 일반적으로 질소보다 더 순도가 높게 (즉, 오염 물질이 거의 없이) 제공될 수 있기 때문에, 픽업 완드 가스 스트림용으로는 H2를 사용하는 것이 바람직하다. 바람직한 픽업장치는 웨이퍼와의 직접 접촉을 피할 수 있을 뿐만 아니라 수소 가스를 계속 쏘아 실리콘 표면이 오염되지 않게 보호하고, 수소 마무리를 유지한다.
기판은 챔버가 세척되는 동안에 픽업장치에서 또는 로드락 챔버 내의 다단 스테이션에서 계속 있을 수 있다. 그 동안 반응 챔버에 대한 게이트 밸브는 잠겨진 채로 있다. 세척 주기가 완료된 후에 반응 챔버(12)로부터 식각액이 퍼징되고, 게이트 밸브가 개방되고, 기판은 로드락 챔버로부터 반응 챔버(12)로 되돌아간다.
보호층 산화
산화물은 일 실시예에 따라 보호층으로만 이용될 수 있다. 그러한 용도를 위해서는 산화(108)가 충분한 두께의 층이 형성될 때까지 이행되어, 정상적인 처리 조건 하에서 다음 공정 단계를 이행하기 이전에 산화물을 통해서 실리콘 표면으로 오염이 확산되지 못하게 해야 한다. 바람직하게, 보호 산화물은 약 20Å와 200Å의 사이에, 보다 바람직하게는 약 30Å와 100Å의 사이에 있어야 한다.
전술한 것처럼, 웨이퍼 처리량을 극대화하기 위해서는 동일 장소 산화(108)가 바람직하다. 에피택셜층이 증착된(106) 후에, 옥시던트가 다시 공급된다. H2와 실리콘 소스가스는 별도의 단계로 퍼징될 필요가 없다. 오히려, 불활성 가스가 있는 안전한 혼합물에서 옥시던트는 즉시 산화(108)를 시작하는 동시에 퍼징을 수행할 수 있다.
바람직하게 산화 공정(108)은 고품질의 건식 산화 공정을 포함하며, 사용 의도에 따라 원하는 두께로 성장할 수 있다. 산화(108)를 위한 매개변수는 희생 산 화(102)와 관련하여 설명한 바와 같은데, 산화 시간이 더 긴 것이 바람직하다는 점이 예외이다. 공지된대로, HCl은 유동 가스에 적은 양으로 첨가되어 결과적인 산화물층의 품질을 개선할 수 있다.
*그러한 보호 산화물층을 형성한 후에 옥시던트는 유동이 차단되고, 기판은 후속 공정을 위한 원격지로 옮겨질 수 있다(110). 보통의 청정실 환경을 통해 취급 및 이송하는 동안에 에피택셜 실리콘 표면은 보호 산화물 아래에서 밀봉된 채로 있다.
게이트 유전 산화
또 다른 실시예에 따라, 산화(108)는 오염으로부터 기저 반도체층을 보호할 뿐만 아니라 증착(106)에 의해 형성된 에피택셜층에 게이트 유전체를 형성한다. 전술한 실시예와 마찬가지로, 본 실시예에 따른 산화(108)는 에피택셜 증착 후에 기판을 공정 챔버로부터 제거하지 않고 동일 장소에서 이행되는 것이 바람직하다. 그러므로 게이트 산화물이 형성되기 이전에 에피택셜층이 오염될 가능성이 거의 또는 전혀 없다. 트랜지스터가 설치될 베이스층은 고품질을 유지하며, 산화물층/에피택셜층의 인터페이스는 전하 포집 사이트(charge-trapping sites)로부터 자유로울 수 있다. 더욱이, 에피택셜층과 같은 공정 챔버에서 산화물이 성장하므로 다른 장비로 게이트 산화물을 형성하기 이전의 이송 및 세척과 같은 여러 단계를 피할 수 있다.
게이트 산화물을 만들기 위한 산화는 전술한 바와 같다. 다만 게이트 산화 물은 또한 바람직한 O2/Ar 혼합물과 관련하여 기술된 것처럼 안전한 혼합물에서 제공될 수 있는 NO 또는 N2O와 함께 형성되기도 한다. 보호층을 형성하기 위한 산화(108)와 관련하여 설명한 바와 같이 HCl은 옥시던트 플로우에 첨가되어 산화물 품질을 개선할 수 있다.
본 실시예에 대하여, 특정 옥시던트와 상관없이 산화(108)는 열 산화물이 게이트 산화물로 사용되기에 충분한 두께로 형성될 때까지 연장된다. 현재, 게이트 산화물은 약 20Å 이상이고, 약 40Å와 60Å 사이에 있는 경향이 있다. 중요한 치수가 계속 줄어들기 때문에 장래의 게이트 산화물은 아마 약 25Å 내지 30Å일 것이다. EPROMS와 같은 양자 터널링을 허용하도록 설계된 게이트는 훨씬 더 얇아질 수 있다.
가장 바람직하게는, 게이트 유전 실시예에 따른 산화(108)에 이어 포스트 산화 어닐링(111) 공정이 행해지는 것이다. 특히, 고온 암모니아(NH3) 어닐링은 산화물 표면을 질화시켜서 공지된 바와 같은 산화물의 보론(또는 다른 첨가제) 확산율을 감소시킨다. 바람직하게 옥시던트(70)(도2)의 안전한 혼합물은, 암모니아가 더 높은 농도의 옥시던트와 혼합될 때 폭발할 수 도 있지만, 어닐링을 즉시 개시하기 위해 암모리아와 함께 퍼징될 수 있다.
게이트 콘덕터 증착
산화(108)가 게이트 산화물 형성에 사용된다면, 도전성 게이트층도 동일 공정 챔버 내에서 형성될 수 있다(112). 일반적으로 게이트 콘덕터는 최소한 게이트 산화물상의 제1층으로 폴리실리콘을 포함한다. 바람직한 리액터(10)가 가스 상태의 실리콘 소스와 공정 챔버(12)에 대한 가스 라인을 포함하기 때문에 실리콘층의 동일 장소 형성은 기판(16)을 증착을 위한 다른 장비에 이송시키는데 유리하다.
따라서 트랜지스터 게이트 유전체로 사용하는데 적합한 산화물을 생성하기 위한 산화(108) 후에, 폴리실리콘층은 산화물층 위에 증착된다(112). 게이트 산화물이 바람직한 포스트 산화 암모니아 어닐링(111)에 따라 약간 질화된다 하더라도, 폴리실리콘을 산화물층에 바로 증착하는 것도 생각될 수 있다. 폴리실리콘 증착(112)을 위한 바람직한 매개변수는 기판을 약 650℃로 가열한 상태에서 350sccm 실란과 45slm의 H2를 유동시키는 단계를 포함한다. 바람직하게 폴리실리콘층은 또 도전성을 위해 동일한 장소에서 첨가된다. 챔버는 대략 대기압으로 유지될 수 있다. 그러한 조건 하에서 약 1000Å의 폴리실리콘층이 약 90초 이내에 형성될 수 있다.
폴리실리콘층 형성 이후에, 웨이퍼(16)는 금속 스트랩층의 어플리케이션, 게이트를 한정하기 위한 사진 공정 및 에칭, 절연 스페이서의 형성, 소스 및 드레인 영역의 자동 정렬 도핑, 금속화 단계 등과 같은 후속 공정을 위해 다른 반도체 공정 장비로 이송된다.
바람직한 구조
도4는 도3에 따른 공정 이후의 웨이퍼(16)를 예시하는데, 폴리실리콘 증착(112)을 포함한다. 웨이퍼(16)는 활성 면적 영역을 한정하는 필드 산화물 영 역(120)을 포함한다. 이들 필드 산화물(120)은 LOCOS, 트렌치 필, 또는 이들 공정의 변경 또는 조합 등 적당한 방법으로 바람직한 리액터의 외부에서 형성된다. 에피택셜층(122)은 활성 영역 중의 하나에 있는 기판 결정 구조를 연장시킨다. 에피택셜층(122)은 바람직하게 필드 산화물 영역(120) 사이에 노출된 실리콘 기판(16)에 선택적으로 증착된, 배경 도핑된(background-doped) n-형 또는 p-형이다. 고품질의 게이트 산화물(124)이 에피택셜층(122) 위에 직접 형성되고, 양자 사이에는 깨끗한 인터페이스가 유지된다. 폴리실리콘 게이트층(126)은 산화물(124) 위에 직접 형성되고, 바람직하게는 도전성을 위해 도핑된다.
층(122, 124, 126) 전부는 동일 매엽식 웨이퍼 CVD 리액터 내에 순차적으로 형성될 수 있다. 이들 세 개의 층은 웨이퍼를 공정 챔버(12)(도1)에서 제거하지 않고서도 형성되는 것이 바람직하다. 그 대안으로, 이들 층이 웨이퍼를 리액터(10)에서 제거하지 않고 형성될 수 있지만, 웨이퍼는 공정 챔버(12)에서 에피택셜층(120)의 증착(106)과 게이트 산화물(122)의 성장 사이에 로드락 챔버로 옮겨져서 공정 챔버 표면의 세척을 행할 수 있다. 어느 경우든 여러 층이 형성되는 사이에 오염될 가능성이 거의 없는 것으로 나타난다.
본 설명에 기재된 공정 및 이들 공정을 실행하기 위한 장치는 종래의 공정에 대하여 많은 장점을 제공한다. 희생 산화 및 어닐링 공정은 에피택셜층이 형성되기 바로 직전에 깨끗한 기판 표면을 제공한다. 동일한 장소에서 이행될 수 있기 때문에 공정 챔버가 다른 장소에서의 대체 공정보다 더 깨끗할 뿐만 아니라 공정이 더 경제적이다. 공정 시간이 짧아지는 것 외에도, 수소를 옥시던트 소스가스와 함께 퍼징하고, 옥시던트 소스가스를 수소와 함께, 옥시던트 소스가스를 암모니아 등과 함께 안전하게 퍼징하는 능력에 의해서 공정 사이의 시간이 최소화된다.
사전 세척의 결과, 고품질의 층 및 특히 고품질의 에피택셜 실리콘 층이 세척된 기판에 형성될 수 있다. 바람직한 공정은 또 그러한 층의 표면을 깨끗이 유지하는 방법을 제공한다. 에피택셜층은 흔히 집적회로를 위한 논리장치(예를 들면, 트랜지스터)가 만들어지는 베이스층이기 때문에 전술한 방법에 의해 생성된 보다 깨끗한 에피택셜층이 장치의 고장을 줄여줄 수 있고, IC 조립을 위한 수율을 개선시킬 수 있다.
동일한 공정 공구나 리액터에서 여러 공정을 연속 이행하기 때문에 또 웨이퍼 처리량 및 생산비를 상당히 개선시킬 수 있다. 전술한 바와 같이 집적회로를 구성하는 3개 층이 모두 동일 리액터에서 형성될 수 있다. 더욱이, 이들 층(에피택셜 실리콘층, 게이트 산화물층 및 폴리실리콘 게이트층)은 수반되는 높은 수준의 공정 제어와 더불어 매엽식 웨이퍼 공정 챔버에 형성될 수 있다.
당해 발명이 속하는 기술 분야에서의 통상의 지식을 가진 자라면 본 발명의 정신을 벗어남이 없이 다양한 변형 및 변경이 가능하다는 것을 알 수 있을 것이다. 예를 들면, 도전성 게이트층의 동일 장소 형성(112)이 뒤따르는, 매엽식 웨이퍼 CVD 리액터에서의 게이트 산화물 성장(108)은 심지어 에피택셜층의 사전 증착이 없더라도 유리하다. 마찬가지로 웨이퍼는, 후속의 동일 장소 층 형성이 없더라도, 전술한 희생 산화(102) 및 동일 장소의 수소 베이킹에 의해서 바람직한 리액터 내 에서 세척될 수 있다. 비슷한 다른 변형 및 변경은 첨부하는 청구범위에 의해 정해지는 본 발명의 범위 내에 속하게 된다.

Claims (17)

  1. 냉각벽 매엽식 화학증착 챔버에서 실리콘을 함유한 에피택셜층을 형성하는 단계와 상기 챔버 내에서 에피택셜층 위에 산화물층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 기판 공정 방법.
  2. 제1항에 있어서,
    상기 산화물층 형성 단계는 상기 에피택셜층의 표면을 열적으로 산화시키는 단계를 포함하는 것을 특징으로 하는 반도체 기판 공정 방법.
  3. 제2항에 있어서,
    상기 산화물층 형성 단계는 상기 에피택셜층을 형성하는 단계와 상기 표면을 열적으로 산화시키는 단계 사이에서 기판을 반응 챔버에서 제거하지 않고 상기 에피택셜층의 표면을 열적으로 산화시키는 단계를 포함하는 것을 특징으로 하는 반도체 기판 공정 방법.
  4. 제2항에 있어서,
    상기 산화물층 형성 단계는 상기 에피택셜층을 체적에 대해 0.1% 내지 6%의 O2를 포함하는 가스 혼합물에 노출시키는 단계를 포함하는 것을 특징으로 하는 반도 체 기판 공정 방법.
  5. 제4항에 있어서,
    상기 산화물층은 게이트 유전층인 것을 특징으로 하는 반도체 기판 공정 방법.
  6. 제5항에 있어서,
    상기 산화물층은 20Å 내지 60Å 사이의 두께를 갖는 것을 특징으로 하는 반도체 기판 공정 방법.
  7. 제6항에 있어서,
    상기 표면을 열적으로 산화하는 단계와 상기 산화물층을 어닐링하는 단계 사이에서 상기 웨이퍼를 상기 챔버로부터 제거하지 않고 상기 산화물층을 암모니아 내에서 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 반도체 기판 공정 방법.
  8. 제1항에 있어서,
    상기 산화물층을 형성 후 상기 반응 챔버로부터 상기 기판을 제거하는 단계와, 상기 기판을 그 이후의 처리를 위해 원격 위치로 이송하는 단계를 더 포함하는 것을 특징으로 하는 반도체 기판 공정 방법.
  9. 제1항에 있어서,
    상기 산화물층을 형성하는 단계와 상기 폴리실리콘층을 증착하는 단계 사이에서 상기 반응 챔버로부터 상기 기판을 제거하지 않고 상기 산화물층 위에 상기 폴리실리콘층을 증착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 기판 공정 방법.
  10. 반도체 기판상에 집적회로를 제조하는 방법에 있어서,
    상기 기판을 냉각벽 매엽식 화학증착 공정 챔버에 로딩하는 단계,
    상기 챔버 내에서 상기 기판의 적어도 일부에 에피택셜 실리콘층을 증착시키는 단계, 및
    상기 챔버 내에 상기 에피택셜 실리콘층을 옥시던트에 노출하도록 옥시던트함유가스를 흘리는 단계를 포함하는 것을 특징으로 하는 반도체 기판 공정 방법.
  11. 제10항에 있어서,
    상기 옥시던트함유가스를 흘린 후 상기 챔버 내에서 상기 기판 위에 폴리실리콘층을 증착시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 기판 공정 방법.
  12. 제11항에 있어서,
    상기 기판은 상기 폴리실리콘층의 증착 후까지 상기 반응 챔버에서 제거되지 않는 것을 특징으로 하는 반도체 기판 공정 방법.
  13. 제12항에 있어서,
    상기 산화물층은 게이트 유전체를 형성하고, 상기 폴리실리콘층을 증착하는 단계는 집적 트랜지스터를 위한 게이트 콘덕터를 형성하는 것을 특징으로 하는 반도체 기판 공정 방법.
  14. 제10항에 있어서,
    상기 기판은 상기 옥시던트함유가스를 흘린 후까지 상기 처리 챔버로부터 제거되지 않는 것을 특징으로 하는 반도체 기판 공정 방법.
  15. 제10항에 있어서,
    상기 에피택셜층 증착 이전에 상기 챔버 내에 희생 산화물층을 성장하는 단계 및 상기 희생 산화물층을 승화시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 기판 공정 방법
  16. 제10항에 있어서,
    상기 수소를 함유한 가스로 상기 챔버로부터 상기 옥시던트함유가스를 퍼징하는 단계를 더 포함하는 것을 특징으로 하는 반도체 기판 공정 방법.
  17. 제10항에 있어서,
    상기 에피택셜 실리콘층을 증착하는 단계는 대기압에서 수행되는 것을 특징으로 하는 반도체 기판 공정 방법.
KR1020067016442A 1998-01-09 1999-01-08 동일 챔버에서의 산화물층 및 실리콘층의 성장 KR20060093740A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US7099198P 1998-01-09 1998-01-09
US60/070,991 1998-01-09

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020007007545A Division KR100652908B1 (ko) 1998-01-09 1999-01-08 동일 챔버에서의 산화물층 및 실리콘층의 성장

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020070036875A Division KR100777321B1 (ko) 1998-01-09 2007-04-16 동일 챔버에서의 산화물층 및 실리콘층의 성장

Publications (1)

Publication Number Publication Date
KR20060093740A true KR20060093740A (ko) 2006-08-25

Family

ID=22098605

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020067016442A KR20060093740A (ko) 1998-01-09 1999-01-08 동일 챔버에서의 산화물층 및 실리콘층의 성장
KR1020007007545A KR100652908B1 (ko) 1998-01-09 1999-01-08 동일 챔버에서의 산화물층 및 실리콘층의 성장
KR1020070036875A KR100777321B1 (ko) 1998-01-09 2007-04-16 동일 챔버에서의 산화물층 및 실리콘층의 성장

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020007007545A KR100652908B1 (ko) 1998-01-09 1999-01-08 동일 챔버에서의 산화물층 및 실리콘층의 성장
KR1020070036875A KR100777321B1 (ko) 1998-01-09 2007-04-16 동일 챔버에서의 산화물층 및 실리콘층의 성장

Country Status (5)

Country Link
EP (1) EP1044291B1 (ko)
JP (1) JP4851647B2 (ko)
KR (3) KR20060093740A (ko)
DE (1) DE69906475T2 (ko)
WO (1) WO1999035311A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376387B2 (en) 1999-07-09 2002-04-23 Applied Materials, Inc. Method of sealing an epitaxial silicon layer on a substrate
JP2002338390A (ja) * 2001-05-17 2002-11-27 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法および気相成長装置
DE10208787B4 (de) * 2002-02-28 2007-04-26 Infineon Technologies Ag Verfahren zum Füllen von teilweise bauchigen tiefen Gräben oder tiefen Gräben mit einer Flankensteilheit von 90° oder größer und dieses verwendende Verfahren zur Herstellung von MOS-Feldeffekttransistoren und IGBTs
JP2003297848A (ja) * 2002-04-01 2003-10-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US7186630B2 (en) 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
US7084048B2 (en) * 2004-05-07 2006-08-01 Memc Electronic Materials, Inc. Process for metallic contamination reduction in silicon wafers
KR100806144B1 (ko) * 2006-07-24 2008-02-22 주식회사 테라세미콘 반도체 제조장치
JP5315944B2 (ja) * 2008-11-12 2013-10-16 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
KR101573846B1 (ko) * 2009-07-27 2015-12-04 주성엔지니어링(주) 박막형 태양전지, 및 그의 제조 방법 및 제조 장치
JP5884705B2 (ja) 2012-10-16 2016-03-15 信越半導体株式会社 気相成長装置の汚染量測定方法及びエピタキシャルウェーハの製造方法
JP6573578B2 (ja) * 2016-05-31 2019-09-11 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3258359A (en) * 1963-04-08 1966-06-28 Siliconix Inc Semiconductor etch and oxidation process
US3926715A (en) * 1968-08-14 1975-12-16 Siemens Ag Method of epitactic precipitation of inorganic material
US4342949A (en) * 1979-11-09 1982-08-03 Control Data Corporation Charged particle beam structure having electrostatic coarse and fine double deflection system with dynamic focus and diverging beam
EP0289246A1 (en) * 1987-04-27 1988-11-02 Seiko Instruments Inc. Method of manufacturing MOS devices
US4828224A (en) * 1987-10-15 1989-05-09 Epsilon Technology, Inc. Chemical vapor deposition system
US4846102A (en) * 1987-06-24 1989-07-11 Epsilon Technology, Inc. Reaction chambers for CVD systems
US5221556A (en) * 1987-06-24 1993-06-22 Epsilon Technology, Inc. Gas injectors for reaction chambers in CVD systems
JPH08236462A (ja) * 1995-03-01 1996-09-13 Shin Etsu Handotai Co Ltd 気相成長方法

Also Published As

Publication number Publication date
KR100777321B1 (ko) 2007-11-20
JP4851647B2 (ja) 2012-01-11
WO1999035311A1 (en) 1999-07-15
KR20070057720A (ko) 2007-06-07
JP2002500450A (ja) 2002-01-08
KR20010033960A (ko) 2001-04-25
KR100652908B1 (ko) 2006-12-01
DE69906475T2 (de) 2004-03-18
DE69906475D1 (de) 2003-05-08
EP1044291B1 (en) 2003-04-02
EP1044291A1 (en) 2000-10-18

Similar Documents

Publication Publication Date Title
US6749687B1 (en) In situ growth of oxide and silicon layers
KR100777321B1 (ko) 동일 챔버에서의 산화물층 및 실리콘층의 성장
US7462239B2 (en) Low temperature load and bake
US7964513B2 (en) Method to form ultra high quality silicon-containing compound layers
US6825051B2 (en) Plasma etch resistant coating and process
US6348420B1 (en) Situ dielectric stacks
US10480095B2 (en) System for rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow
US20060199357A1 (en) High stress nitride film and method for formation thereof
JP2007516599A (ja) ゲルマニウム上の堆積前の表面調製
JP2006086521A (ja) リモートプラズマアクティベーテッドナイトライデーション
US11031241B2 (en) Method of growing doped group IV materials

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
A107 Divisional application of patent
J201 Request for trial against refusal decision
J801 Dismissal of trial

Free format text: REJECTION OF TRIAL FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20070416

Effective date: 20070625