JP4846076B1 - 増幅型固体撮像装置 - Google Patents
増幅型固体撮像装置 Download PDFInfo
- Publication number
- JP4846076B1 JP4846076B1 JP2011536644A JP2011536644A JP4846076B1 JP 4846076 B1 JP4846076 B1 JP 4846076B1 JP 2011536644 A JP2011536644 A JP 2011536644A JP 2011536644 A JP2011536644 A JP 2011536644A JP 4846076 B1 JP4846076 B1 JP 4846076B1
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- voltage
- reset
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 title claims abstract description 286
- 238000003199 nucleic acid amplification method Methods 0.000 title claims abstract description 286
- 238000003384 imaging method Methods 0.000 title claims abstract description 104
- 239000003990 capacitor Substances 0.000 claims abstract description 294
- 230000003287 optical effect Effects 0.000 claims description 149
- 238000009825 accumulation Methods 0.000 claims description 88
- 238000012546 transfer Methods 0.000 claims description 72
- 230000000875 corresponding effect Effects 0.000 claims description 32
- 238000006243 chemical reaction Methods 0.000 claims description 26
- 238000005070 sampling Methods 0.000 claims description 26
- 230000002596 correlated effect Effects 0.000 claims description 25
- 239000011159 matrix material Substances 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 description 51
- 238000012545 processing Methods 0.000 description 33
- 238000010586 diagram Methods 0.000 description 27
- 238000000034 method Methods 0.000 description 25
- 230000008569 process Effects 0.000 description 13
- 230000008859 change Effects 0.000 description 9
- 230000007423 decrease Effects 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 102100035767 Adrenocortical dysplasia protein homolog Human genes 0.000 description 5
- 101000929940 Homo sapiens Adrenocortical dysplasia protein homolog Proteins 0.000 description 5
- 102100031880 Helicase SRCAP Human genes 0.000 description 4
- 101000704158 Homo sapiens Helicase SRCAP Proteins 0.000 description 4
- 238000007599 discharging Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 101100421188 Caenorhabditis elegans smp-1 gene Proteins 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 102100031418 EF-hand domain-containing protein D2 Human genes 0.000 description 2
- 101000802344 Homo sapiens Zinc finger SWIM domain-containing protein 7 Proteins 0.000 description 2
- 238000007687 exposure technique Methods 0.000 description 2
- 230000000415 inactivating effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 101100350964 Arabidopsis thaliana PANS1 gene Proteins 0.000 description 1
- 101150076566 CMR1 gene Proteins 0.000 description 1
- 101100047461 Rattus norvegicus Trpm8 gene Proteins 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 101150016253 cmr2 gene Proteins 0.000 description 1
- 101150112388 cms1 gene Proteins 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【選択図】図1
Description
(a)すべての画素を一括動作させて画素内の容量に書き込み動作を行う際、電流制御スイッチトランジスタSWをオンさせることにより、定電流負荷トランジスタVBを介して第1の増幅トランジスタSF1に一定の電流I1が流れるため、2次元イメージセンサ全体に流れる電流は、電流I1の画素数倍となり、大きな直流電流が流れる。
(b)1画素内に11個のトランジスタが必要であり、受光素子PDの面積が減少して感度が低下するとともに、画素レイアウトが複雑化する。
(c)スイッチトランジスタSmp2をオンさせて容量CmSに保持された光信号を第2の増幅トランジスタSF2のゲートに読み出す際、光信号の電圧が2つの容量CmR,CmSに分配されるので、これらの容量値が同じ場合、光信号の電圧が1/2に低下する。すなわち、S/N比が低下する。
前記画素アレイを構成する各画素に対する動作制御を行う制御回路とを備えた増幅型固体撮像装置において、
前記各画素は、
受光した光に応じた信号を生成して出力する光電変換部と、
前記光電変換部からゲートに入力される信号を増幅して出力する第1の増幅トランジスタと、
前記第1の増幅トランジスタのゲート電圧をリセットするリセットトランジスタと、
前記第1の増幅トランジスタから第1の信号線に出力された信号を保持する複数の容量と、
前記複数の容量に対応してかつ前記第1の信号線と前記複数の容量との間にそれぞれ設けられ、前記第1の信号線と前記複数の容量との間の入出力制御を行う各容量当り1個からなる複数の容量スイッチと、
前記第1の信号線からゲートに入力される信号を増幅して第2の信号線に出力する第2の増幅トランジスタと、
前記第1の信号線に接続され、所定の第1の電圧を前記第1の信号線に出力する初期化トランジスタとを備えたことを特徴とする。
(1)前記初期化トランジスタをオンするとともに前記複数の容量スイッチをオンすることにより、前記複数の容量を前記第1の電圧に初期化し、
(2)前記複数の容量に対応する前記複数の容量スイッチを順次オンすることにより、前記第1の増幅トランジスタからの増幅された信号を前記第1の信号線及び書き込むべき容量に対応する容量スイッチを介して当該容量へ順次書き込む書き込み動作を実行し、
(3)前記複数の容量に対応する前記複数の容量スイッチを順次オンすることにより、前記各容量に書き込まれた信号を、読み出すべき容量に対応する容量スイッチ、前記第1の信号線、及び前記第2の増幅トランジスタを介して前記第2の信号線に順次読み出す読み出し動作を実行するように制御することを特徴とする。
前記制御回路は、前記第1の増幅トランジスタがオンとなる第2の電圧を前記リセットトランジスタのドレインに印加して、前記リセットトランジスタをオンすることにより、前記第2の電圧に対応する前記リセットトランジスタのソース電圧を前記第1の増幅トランジスタのゲートに印加して、前記第2の電圧に対応するリセット信号を前記第1の信号線に出力した後、前記第1の増幅トランジスタがオフとなる第3の電圧を前記リセットトランジスタのドレインに印加して、前記リセットトランジスタをオンすることにより、前記第3の電圧を前記第1の増幅トランジスタのゲートに印加するように、前記書き込み動作を実行することを特徴とする。
前記画素はさらに、前記第1の増幅トランジスタと第1の信号線との間に設けられた出力スイッチを備え、
前記制御回路は、前記リセットトランジスタをオンにすることにより、前記第1の増幅トランジスタがオンとなる第2の電圧を前記第1の増幅トランジスタのゲートに印加するとともに、前記出力スイッチをオンすることにより、前記第2の電圧に対応する前記リセット信号を前記第1の信号線に出力した後、前記出力スイッチをオフするように、前記書き込み動作を実行することを特徴とする。
前記画素はさらに、前記光電変換部と前記第1の増幅トランジスタのゲートとの間に設けられた転送トランジスタを備え、
前記光電変換部は埋め込み受光素子であり、受光した光に応じた光信号を前記転送トランジスタを介して前記第1の増幅トランジスタのゲートに出力し、
前記複数の容量は、前記リセット信号を保持する第1の容量と前記光信号を保持する第2の容量とを備え、
前記制御回路は、前記リセット信号を前記第1の容量に書き込んだ後、前記転送トランジスタをオンすることにより、前記光電変換部からの前記光信号を前記第1の増幅トランジスタのゲートに印加して、前記光信号を前記第2の容量に書き込むように、前記書き込み動作を実行することを特徴とする。
前記画素はさらに、前記光電変換部と前記第1の増幅トランジスタのゲートとの間に設けられた転送トランジスタを備え、
前記光電変換部は埋め込み受光素子であり、受光した光に応じた光信号を前記転送トランジスタを介して前記第1の増幅トランジスタのゲートに出力し、
前記複数の容量は、前記リセット信号を保持する第1の容量と前記光信号を保持する第2の容量とを備え、
前記制御回路は、前記出力スイッチをオンして前記リセット信号を前記第1の容量に書き込んだ後、前記転送トランジスタをオンすることにより、前記光電変換部からの前記光信号を前記第1の増幅トランジスタのゲートに印加した後、前記光信号を前記第1の信号線に出力し、前記光信号を前記第2の容量に書き込むように、前記書き込み動作を実行することを特徴とする。
前記光電変換部はPN受光素子であり、受光した光に応じた光信号を前記第1の増幅トランジスタのゲートに出力し、
前記複数の容量は、前記光信号を保持する第3の容量と、奇数番目のフレームを処理するときに前記リセット信号を保持する第4の容量と、偶数番目のフレームを処理するときに前記リセット信号を保持する第5の容量とを備え、
前記制御回路は、前記出力スイッチをオンすることにより、前記光電変換部からの前記光信号を前記第1の増幅トランジスタのゲートに印加して、前記光信号を前記第3の容量に書き込んだ後、奇数番目のフレームを処理するときに前記リセット信号を前記第4の容量に書き込み、偶数番目のフレームを処理するときに前記リセット信号を前記第5の容量に書き込むように、前記書き込み動作を実行することを特徴とする。
当該読み出し動作において、第1の行の読み出し動作と、前記第1の行の次の第2の行の読み出し動作との間において、前記第2の電圧を前記リセットトランジスタのドレインに印加し、前記転送トランジスタと前記リセットトランジスタとをオンすることにより、前記光電変換部からの前記光信号を前記リセットトランジスタのドレインに排出した後、前記転送トランジスタをオフし、前記リセットトランジスタがオン状態で前記第3の電圧を前記リセットトランジスタのドレインに印加し、前記リセットトランジスタをオフするように制御することを特徴とする。
当該読み出し動作において、第1の行の読み出し動作と、前記第1の行の次の第2の行の読み出し動作との間において、前記転送トランジスタと前記リセットトランジスタとをオンすることにより、前記光電変換部からの前記光信号を前記リセットトランジスタのドレインに排出した後、前記転送トランジスタをオフし、かつ前記リセットトランジスタをオフするように制御することを特徴とする。
当該読み出し動作において、第1の行の読み出し動作と、前記第1の行の次の第2の行の読み出し動作との間において、前記出力スイッチと前記リセットトランジスタとをオンすることにより、前記光電変換部からの光信号を前記リセットトランジスタのドレインに排出した後、前記リセットトランジスタをオフし、奇数番目のフレームを処理しているときは前記第4の容量に前記リセット信号を書き込み、偶数番目のフレームを処理しているときは前記第5の容量に前記リセット信号を書き込み、前記出力スイッチをオフするように制御することを特徴とする。
当該読み出し動作において、読み出しを行っていない行の前記各画素における前記初期化トランジスタをオンすることにより、前記第2の増幅トランジスタのゲートを前記第2の増幅トランジスタがオフとなる第4の電圧に初期化するように制御することを特徴とする。
前記制御回路は、前記選択トランジスタをオンすることにより、前記容量に保持された光信号又はリセット信号を前記第2の信号線に出力するように制御することを特徴とする。
前記第1の増幅トランジスタのゲートに入力される信号は、リセット信号を含み、
前記各画素はさらに、前記光電変換部と前記第1の増幅トランジスタのゲートとの間に設けられた転送トランジスタを備え、
前記光電変換部は埋め込み受光素子であり、受光した光に応じた光信号を前記転送トランジスタを介して前記第1の増幅トランジスタのゲートに出力し、
前記制御回路は、前記光電変換部の蓄積時間が長時間蓄積モードと短時間蓄積モードの2モードを1フレーム期間内に有するように、前記転送トランジスタのオフ時間を制御し、
前記複数の容量は、前記リセット信号を保持する第6の容量と、前記長時間蓄積モードの光信号を保持する第7の容量と、前記短時間蓄積モードの光信号を保持する第8の容量とを備えることを特徴とする増幅型固体撮像装置である。
前記制御回路は、
(1)前記リセットトランジスタのゲート電圧をハイレベルに設定した後、前記リセット信号を前記第6の容量に書き込み、
(2)前記リセットトランジスタのゲート電圧を、前記ハイレベルよりも低いミドルレベルに設定した後、前記長時間蓄積モードの光信号を前記第7の容量に書き込み、
(3)前記リセットトランジスタのゲート電圧を、前記ミドルレベルよりも低いローレベルに設定した後、前記短時間蓄積モードの光信号を前記第8の容量に書き込むことにより、前記書き込み動作を実行することを特徴とする増幅型固体撮像装置である。
前記増幅型固体撮像装置は、
前記画素から前記第2の信号線を介して出力される、前記リセット信号、前記長時間蓄積モードの光信号及び前記短時間蓄積モードの光信号に基づいて相関二重サンプリングを実行する相関二重サンプリング回路を備え、
前記相関二重サンプリング回路は、
(a)1回目の相関二重サンプリング動作において、前記長時間蓄積モードの光信号から前記リセット信号を減算してなる第1の差分電圧を演算し、
(b)2回目の相関二重サンプリング動作において、前記短時間蓄積モードの光信号から前記長時間蓄積モードの光信号を減算してなる第2の差分電圧を演算し、前記前記短時間蓄積モードの期間に対する前記長時間蓄積モードの期間の比の値を演算し、前記第2の差分電圧に対して上記比の値を乗算してなる乗算値を演算し、
(c)前記受光した光量に応じて、上記第1の差分電圧と、上記乗算値とを選択的に切り替えて光信号として出力することを特徴とする増幅型固体撮像装置である。
前記制御回路は、
(1)前記リセットトランジスタのゲート電圧をハイレベルに設定した後、前記リセット信号を前記第6の容量に書き込み、
(2)前記リセットトランジスタのゲート電圧を、前記ハイレベルよりも低いローレベルに設定した後、前記長時間蓄積モードの光信号を前記第7の容量に書き込み、その後、前記リセットトランジスタのゲート電圧を前記ハイレベルに設定し、
(3)前記リセットトランジスタのゲート電圧を前記ローレベルに設定した後、前記短時間蓄積モードの光信号を前記第8の容量に書き込むことにより、前記書き込み動作を実行することを特徴とする増幅型固体撮像装置である。
前記増幅型固体撮像装置は、
前記画素から前記第2の信号線を介して出力される前記リセット信号及び前記光信号に基づいて相関二重サンプリングを実行する相関二重サンプリング回路を備え、
(a)1回目の相関二重サンプリング動作において、前記長時間蓄積モードの光信号から前記リセット信号を減算してなる第1の差分電圧を演算し、
(b)2回目の相関二重サンプリング動作において、前記短時間蓄積モードの光信号から前記リセット信号を減算してなる第3の差分電圧を演算し、前記前記短時間蓄積モードの期間に対する前記長時間蓄積モードの期間の比の値を演算し、前記第3の差分電圧に対して上記比の値を乗算してなる乗算値を演算し、
(c)前記受光した光量に応じて、上記第1の差分電圧と、上記乗算値とを選択的に切り替えて光信号として出力することを特徴とする増幅型固体撮像装置である。
前記第1の差分電圧の上限値を全画素の前記長時間蓄積モードの光信号のばらつき範囲の最小値又は当該最小値より所定のマージン値だけ小さい値となるように設定することを特徴とする増幅型固体撮像装置である。
図1は、本発明の第1の実施形態に係る増幅型固体撮像装置の画素10の構成を示した回路図である。図1に示すように画素10は、埋め込み受光素子で構成された受光素子PDと、転送トランジスタTXと、リセットトランジスタRTと、第1の増幅トランジスタSF1と、第1の信号線sig1と、容量CmR,CmSと、容量スイッチトランジスタSwR,SwSと、初期化トランジスタITと、第2の増幅トランジスタSF2と、選択トランジスタSLと、第2の信号線sig2とを備えて構成される。以下では上記の各トランジスタがNチャネルMOS電界効果トランジスタの場合について議論するが、極性を逆にすることにより各トランジスタがPチャネルMOS電界効果トランジスタである場合にも同様に適用可能である。
(1)初期化トランジスタITをオンするとともに容量スイッチトランジスタSwR,SwSをオンすることにより、容量CmR,CmSを電圧Vsに初期化し、
(2)第1の増幅トランジスタSF1が飽和領域動作からサブスレッショルド領域動作に移行して準安定状態になる期間において、画素アレイA10を構成するすべての画素10に対して同時に、容量CmR,CmSに対応する容量スイッチトランジスタSwR,SwSを順次オンすることにより、第1の増幅トランジスタSF1からの増幅された信号を第1の信号線sig1及び書き込むべき容量CmR,CmSに対応する容量スイッチトランジスタSwR,SwSを介して容量CmR,CmSへ順次書き込む書き込み動作を実行し、
(3)容量CmR,CmSに対応する容量スイッチトランジスタSwR,SwSを順次オンすることにより、各容量CmR,CmSに書き込まれた信号を、読み出すべき容量CmR,CmSに対応する容量スイッチトランジスタSwR,SwS、第1の信号線sig1、及び第2の増幅トランジスタSF2を介して第2の信号線sig2に順次読み出す読み出し動作を実行するように制御することを特徴とする。
(1)駆動信号Vrd:リセットトランジスタRTのドレインに印加されて、リセットトランジスタRTのドレインの電圧を決定する駆動信号であり、電圧VH(例えば+3Vである。)又は電圧VL(例えば+0.5Vである。)の値をとる。
(2)駆動信号VTX:転送トランジスタTXのゲートに印加されて転送トランジスタTXをオンオフさせる駆動信号であり、駆動信号VTXがハイレベルVTX(H)のとき転送トランジスタTXはオンされ、駆動信号VTXがローレベルVRT(L)のとき転送トランジスタTXはオフされる。
(3)駆動信号VRT:リセットトランジスタRTのゲートに印加されてリセットトランジスタRTをオンオフさせる駆動信号であり、駆動信号VRTがハイレベルのときリセットトランジスタRTはオンされ、駆動信号VRTがローレベルのときリセットトランジスタRTはオフされる。
(4)駆動信号VSwR:容量スイッチトランジスタSwRのゲートに印加されて容量スイッチトランジスタSwRをオンオフさせる駆動信号であり、駆動信号VSwRがハイレベルのとき容量スイッチトランジスタSwRはオンされ、駆動信号VSwRがローレベルのとき容量スイッチトランジスタSwRはオフされる。
(5)駆動信号VSwS:容量スイッチトランジスタSwSのゲートに印加されて容量スイッチトランジスタSwSをオンオフさせる駆動信号であり、駆動信号VSwSがハイレベルのとき容量スイッチトランジスタSwSはオンされ、駆動信号VSwSがローレベルのとき容量スイッチトランジスタSwSはオフされる。
(6)駆動信号VIT:初期化トランジスタITのゲートに印加されて初期化トランジスタITをオンオフさせる駆動信号であり、駆動信号VITがハイレベルのとき初期化トランジスタITはオンされ、駆動信号VITがローレベルのとき初期化トランジスタITはオフされる。
(7)駆動信号VSL:選択トランジスタSLのゲートに印加されて選択トランジスタSLをオンオフさせる駆動信号であり、駆動信号VSLがハイレベルのとき選択トランジスタSLはオンされ、駆動信号VSLがローレベルのとき選択トランジスタSLはオフされる。
図6は、本発明の第2の実施形態に係る増幅型固体撮像装置の画素20の構成を示す回路図である。画素20は、図1の画素10と比較して、選択トランジスタSLを備えない点、及び電圧Vsが第2の増幅トランジスタSF2がオフになる電圧値に設定される点が異なり、その他の構成要素は、画素10と同様であって、その説明を省略する。また、画素20をマトリクス状に配置した画素アレイを含む2次元イメージセンサの構成は、図2の画素10を画素20と置き換えたものと同様であるのでその説明を省略する。さらに、画素20を有する画素アレイを備えた2次元イメージセンサの動作を示すタイミングチャートは、図3及び図4のタイミングチャートにおいて、選択トランジスタのための駆動信号VSL(i),VSL(i+1)を削除したものと同様である。
図7は、本発明の第3の実施形態に係る増幅型固体撮像装置の画素30の構成を示す回路図である。画素30は、画素10と比較して、第1の増幅トランジスタSF1と第1の信号線sig1との間に出力スイッチトランジスタSwOを備えて構成され、リセットトランジスタのドレインが、第1の増幅トランジスタSF1のドレイン、及び第2の増幅トランジスタSF2のドレインと共通に電源電圧Vddに接続されている点が異なり、その他の構成要素は、画素10と同様であって、その説明を省略する。また、画素30をマトリクス状に配置した画素アレイを含む2次元イメージセンサの構成は、図2の画素10を画素30と置き換えたものと同様であるのでその説明を省略する。出力スイッチトランジスタSwOのゲートには、行駆動回路15から駆動信号VSwOが入力され、駆動信号VSwOがハイレベルのとき出力スイッチトランジスタSwOはオンされ、駆動信号VSwOがローレベルのとき出力スイッチトランジスタSwOはオフされる。
図10は、本発明の第4の実施形態に係る増幅型固体撮像装置の画素40の構成を示す回路図である。上述した第1、第2、及び第3の実施形態に係る画素10,20,30は、埋め込み受光素子型の受光素子PDと転送トランジスタTXとを備えていたが、第4の実施形態に係る画素40は、転送トランジスタを備えずかつPN受光素子型の受光素子PDを備える。
(1)駆動信号VRT:リセットトランジスタRTのゲートに印加されてリセットトランジスタRTをオンオフさせる駆動信号であり、駆動信号VRTがハイレベルのときリセットトランジスタRTはオンされ、駆動信号VRTがローレベルのときリセットトランジスタRTはオフされる。
(2)駆動信号VSwO:出力スイッチトランジスタSwOのゲートに印加されて出力スイッチトランジスタSwOをオンオフさせる駆動信号であり、駆動信号VSwOがハイレベルのとき出力スイッチトランジスタSwOはオンされ、駆動信号VSwOがローレベルのとき出力スイッチトランジスタSwOはオフされる。
(3)駆動信号VSwR1:容量スイッチトランジスタSwR1のゲートに印加されて容量スイッチトランジスタSwR1をオンオフさせる駆動信号であり、駆動信号VSwR1がハイレベルのとき容量スイッチトランジスタSwR1はオンされ、駆動信号VSwR1がローレベルのとき容量スイッチトランジスタSwR1はオフされる。
(4)駆動信号VSwR2:容量スイッチトランジスタSwR2のゲートに印加されて容量スイッチトランジスタSwR2をオンオフさせる駆動信号であり、駆動信号VSwR2がハイレベルのとき容量スイッチトランジスタSwR2はオンされ、駆動信号VSwR2がローレベルのとき容量スイッチトランジスタSwR2はオフされる。
(5)駆動信号VSwS:容量スイッチトランジスタSwSのゲートに印加されて容量スイッチトランジスタSwSをオンオフさせる駆動信号であり、駆動信号VSwSがハイレベルのとき容量スイッチトランジスタSwSはオンされ、駆動信号VSwSがローレベルのとき容量スイッチトランジスタSwSはオフされる。
(6)駆動信号VIT:初期化トランジスタITのゲートに印加されて初期化トランジスタITをオンオフさせる駆動信号であり、駆動信号VITがハイレベルのとき初期化トランジスタITはオンされ、駆動信号VITがローレベルのとき初期化トランジスタITはオフされる。
(7)駆動信号VSL:選択トランジスタSLのゲートに印加されて選択トランジスタSLをオンオフさせる駆動信号であり、駆動信号VSLがハイレベルのとき選択トランジスタSLはオンされ、駆動信号VSLがローレベルのとき選択トランジスタSLはオフされる。
図16は、本発明の第5の実施形態に係る増幅型固体撮像装置の画素50の構成を示す回路図である。図1に示したように画素10は、埋め込み受光素子で構成された受光素子PDと、転送トランジスタTXと、リセットトランジスタRTと、第1の増幅トランジスタSF1と、第1の信号線sig1と、容量CmR,CmSと、容量スイッチトランジスタSwR,SwSと、初期化トランジスタITと、第2の増幅トランジスタSF2と、選択トランジスタSLと、第2の信号線sig2とを備えて構成されるが、図16に示す画素50は図1に示す画素10を構成する容量CmSと容量スイッチトランジスタSwSの代わりに容量CmS1,CmS2と容量スイッチトランジスタSwS1,SwS2を備えたことを特徴とする。
(1)一括露光(グローバルシャッタ)動作とワイドダイナミックレンジ動作を同時に行うことができる。
(2)本ワイドダイナミックレンジ動作では、フレーム毎に連続して動作させることができ、動画にも適用可能である。
(3)また本ワイドダイナミックレンジ動作では、ワイドダイナミックレンジ動作に必要な全ての信号がフレームメモリ無しで同時に得られる。
(4)また、図25の場合を除き、長時間蓄積信号、短時間蓄積信号共にリセットノイズ無しとすることができ、SN比の高いワイドダイナミックレンジ信号が得られる。
A10…画素アレイ、
PD…受光素子、
TX…転送トランジスタ、
RT…リセットトランジスタ、
SF1…第1の増幅トランジスタ、
SF2…第2の増幅トランジスタ、
IT…初期化トランジスタ、
SwR,SwS,SwS1,SwS2,SwR1,SwR2…容量スイッチトランジスタ、
SwO…出力スイッチトランジスタ、
CmR,CmS,CmS1,CmS2,CmR1,CmR2…容量、
sig1…第1の信号線、
sig2…第2の信号線、
CL…定電流負荷トランジスタ、
11…電源線、
14…行デコーダ回路、
15…行駆動回路、
16…駆動線、
17…コラム信号処理回路、
17a…CDS回路、
18…コラムデコーダ回路、
19…水平信号線。
Claims (11)
- 複数の容量を有する画素が行列状に複数配置されて構成される画素アレイと、
前記画素アレイを構成する各画素に対する動作制御を行う制御回路とを備えた増幅型固体撮像装置において、
前記各画素は、
受光した光に応じた信号を生成して出力する光電変換部と、
前記光電変換部からゲートに入力される信号を増幅して出力する第1の増幅トランジスタと、
前記第1の増幅トランジスタのゲート電圧をリセットするリセットトランジスタと、
前記第1の増幅トランジスタから第1の信号線に出力された信号を保持する複数の容量と、
前記複数の容量に対応してかつ前記第1の信号線と前記複数の容量との間にそれぞれ設けられ、前記第1の信号線と前記複数の容量との間の入出力制御を行う各容量当り1個からなる複数の容量スイッチと、
前記第1の信号線からゲートに入力される信号を増幅して第2の信号線に出力する第2の増幅トランジスタと、
前記第1の信号線に接続され、所定の第1の電圧を前記第1の信号線に出力する初期化トランジスタとを備え、
前記第1の増幅トランジスタのゲートに入力される信号は、リセット信号を含み、
前記制御回路は、前記第1の増幅トランジスタがオンとなる第2の電圧を前記リセットトランジスタのドレインに印加して、前記リセットトランジスタをオンすることにより、前記第2の電圧に対応する前記リセットトランジスタのソース電圧を前記第1の増幅トランジスタのゲートに印加して、前記第2の電圧に対応するリセット信号を前記第1の信号線に出力した後、前記第1の増幅トランジスタがオフとなる第3の電圧を前記リセットトランジスタのドレインに印加して、前記リセットトランジスタをオンすることにより、前記第3の電圧を前記第1の増幅トランジスタのゲートに印加するように、前記書き込み動作を実行することを特徴とする増幅型固体撮像装置。 - 前記第1の増幅トランジスタのゲートに入力される信号は、光信号を含み、
前記画素はさらに、前記光電変換部と前記第1の増幅トランジスタのゲートとの間に設けられた転送トランジスタを備え、
前記光電変換部は埋め込み受光素子であり、受光した光に応じた光信号を前記転送トランジスタを介して前記第1の増幅トランジスタのゲートに出力し、
前記複数の容量は、前記リセット信号を保持する第1の容量と前記光信号を保持する第2の容量とを備え、
前記制御回路は、前記リセット信号を前記第1の容量に書き込んだ後、前記転送トランジスタをオンすることにより、前記光電変換部からの前記光信号を前記第1の増幅トランジスタのゲートに印加して、前記光信号を前記第2の容量に書き込むように、前記書き込み動作を実行することを特徴とする請求項1記載の増幅型固体撮像装置。 - 前記制御回路はリセット信号及び光信号を前記画素アレイの行毎に順次読み出すように前記読み出し動作を実行し、
当該読み出し動作において、第1の行の読み出し動作と、前記第1の行の次の第2の行の読み出し動作との間において、前記第2の電圧を前記リセットトランジスタのドレインに印加し、前記転送トランジスタと前記リセットトランジスタとをオンすることにより、前記光電変換部からの前記光信号を前記リセットトランジスタのドレインに排出した後、前記転送トランジスタをオフし、前記リセットトランジスタがオン状態で前記第3の電圧を前記リセットトランジスタのドレインに印加し、前記リセットトランジスタをオフするように制御することを特徴とする請求項2記載の増幅型固体撮像装置。 - 前記制御回路はリセット信号及び光信号を前記画素アレイの行毎に順次読み出すように前記読み出し動作を実行し、
当該読み出し動作において、読み出しを行っていない行の前記各画素における前記初期化トランジスタをオンすることにより、前記第2の増幅トランジスタのゲートを前記第2の増幅トランジスタがオフとなる第4の電圧に初期化するように制御することを特徴とする請求項1から3のうちのいずれか1つに増幅型固体撮像装置。 - 前記画素はさらに、前記第2の増幅トランジスタと前記第2の信号線との間に設けられた選択トランジスタを備え、
前記制御回路は、前記選択トランジスタをオンすることにより、前記容量に保持された光信号又はリセット信号を前記第2の信号線に出力するように制御することを特徴とする請求項1から3のうちのいずれか1つに増幅型固体撮像装置。 - 前記第1の増幅トランジスタのゲートに入力される信号は、リセット信号を含み、
前記各画素はさらに、前記光電変換部と前記第1の増幅トランジスタのゲートとの間に設けられた転送トランジスタを備え、
前記光電変換部は埋め込み受光素子であり、受光した光に応じた光信号を前記転送トランジスタを介して前記第1の増幅トランジスタのゲートに出力し、
前記制御回路は、前記光電変換部の蓄積時間が長時間蓄積モードと短時間蓄積モードの2モードを1フレーム期間内に有するように、前記転送トランジスタのオフ時間を制御し、
前記複数の容量は、前記リセット信号を保持する第6の容量と、前記長時間蓄積モードの光信号を保持する第7の容量と、前記短時間蓄積モードの光信号を保持する第8の容量とを備えることを特徴とする請求項1又は2記載の増幅型固体撮像装置。 - 前記制御回路は、
(1)前記リセットトランジスタのゲート電圧をハイレベルに設定した後、前記リセット信号を前記第6の容量に書き込み、
(2)前記リセットトランジスタのゲート電圧を、前記ハイレベルよりも低いミドルレベルに設定した後、前記長時間蓄積モードの光信号を前記第7の容量に書き込み、
(3)前記リセットトランジスタのゲート電圧を、前記ミドルレベルよりも低いローレベルに設定した後、前記短時間蓄積モードの光信号を前記第8の容量に書き込むことにより、前記書き込み動作を実行することを特徴とする請求項6記載の増幅型固体撮像装置。 - 前記増幅型固体撮像装置は、
前記画素から前記第2の信号線を介して出力される、前記リセット信号、前記長時間蓄積モードの光信号及び前記短時間蓄積モードの光信号に基づいて相関二重サンプリングを実行する相関二重サンプリング回路を備え、
前記相関二重サンプリング回路は、
(a)1回目の相関二重サンプリング動作において、前記長時間蓄積モードの光信号から前記リセット信号を減算してなる第1の差分電圧を演算し、
(b)2回目の相関二重サンプリング動作において、前記短時間蓄積モードの光信号から前記長時間蓄積モードの光信号を減算してなる第2の差分電圧を演算し、前記前記短時間蓄積モードの期間に対する前記長時間蓄積モードの期間の比の値を演算し、前記第2の差分電圧に対して上記比の値を乗算してなる乗算値を演算し、
(c)前記受光した光の光量に応じて、上記第1の差分電圧と、上記乗算値とを選択的に切り替えて光信号として出力することを特徴とする請求項7記載の増幅型固体撮像装置。 - 前記制御回路は、
(1)前記リセットトランジスタのゲート電圧をハイレベルに設定した後、前記リセット信号を前記第6の容量に書き込み、
(2)前記リセットトランジスタのゲート電圧を、前記ハイレベルよりも低いローレベルに設定した後、前記長時間蓄積モードの光信号を前記第7の容量に書き込み、その後、前記リセットトランジスタのゲート電圧を前記ハイレベルに設定し、
(3)前記リセットトランジスタのゲート電圧を前記ローレベルに設定した後、前記短時間蓄積モードの光信号を前記第8の容量に書き込むことにより、前記書き込み動作を実行することを特徴とする請求項6記載の増幅型固体撮像装置。 - 前記増幅型固体撮像装置は、
前記画素から前記第2の信号線を介して出力される前記リセット信号及び前記光信号に基づいて相関二重サンプリングを実行する相関二重サンプリング回路を備え、
(a)1回目の相関二重サンプリング動作において、前記長時間蓄積モードの光信号から前記リセット信号を減算してなる第1の差分電圧を演算し、
(b)2回目の相関二重サンプリング動作において、前記短時間蓄積モードの光信号から前記リセット信号を減算してなる第3の差分電圧を演算し、前記前記短時間蓄積モードの期間に対する前記長時間蓄積モードの期間の比の値を演算し、前記第3の差分電圧に対して上記比の値を乗算してなる乗算値を演算し、
(c)前記受光した光の光量に応じて、上記第1の差分電圧と、上記乗算値とを選択的に切り替えて光信号として出力することを特徴とする請求項9記載の増幅型固体撮像装置。 - 前記第1の差分電圧の上限値を全画素の前記長時間蓄積モードの光信号のばらつき範囲の最小値又は当該最小値より所定のマージン値だけ小さい値となるように設定することを特徴とする請求項8又は10記載の増幅型固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011536644A JP4846076B1 (ja) | 2010-06-11 | 2011-06-06 | 増幅型固体撮像装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010133758 | 2010-06-11 | ||
JP2010133758 | 2010-06-11 | ||
JP2011536644A JP4846076B1 (ja) | 2010-06-11 | 2011-06-06 | 増幅型固体撮像装置 |
PCT/JP2011/062937 WO2011155442A1 (ja) | 2010-06-11 | 2011-06-06 | 増幅型固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4846076B1 true JP4846076B1 (ja) | 2011-12-28 |
JPWO2011155442A1 JPWO2011155442A1 (ja) | 2013-08-01 |
Family
ID=45098049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011536644A Expired - Fee Related JP4846076B1 (ja) | 2010-06-11 | 2011-06-06 | 増幅型固体撮像装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4846076B1 (ja) |
WO (1) | WO2011155442A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015115660A (ja) * | 2013-12-09 | 2015-06-22 | キヤノン株式会社 | 撮像装置及びその制御方法 |
US10446595B2 (en) | 2015-06-08 | 2019-10-15 | Ricoh Company, Ltd. | Solid-state imaging device |
US11653110B2 (en) | 2020-09-18 | 2023-05-16 | Samsung Electronics Co., Ltd. | Image sensor |
US11924570B2 (en) | 2020-12-10 | 2024-03-05 | Samsung Electronics Co., Ltd. | Image sensor |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016030801A1 (en) * | 2014-08-29 | 2016-03-03 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device and electronic device |
DE102016212765A1 (de) | 2016-07-13 | 2018-01-18 | Robert Bosch Gmbh | Pixeleinheit für einen Bildsensor, Bildsensor, Verfahren zum Sensieren eines Lichtsignals, Verfahren zum Ansteuern einer Pixeleinheit und Verfahren zum Generieren eines Bildes unter Verwendung einer Pixeleinheit |
TWI636668B (zh) * | 2017-04-28 | 2018-09-21 | 友達光電股份有限公司 | 自動電壓放大裝置及自動電壓放大方法 |
JP7254547B2 (ja) * | 2019-02-08 | 2023-04-10 | 日本放送協会 | 信号処理回路及び固体撮像素子 |
FR3094598A1 (fr) * | 2019-03-29 | 2020-10-02 | Stmicroelectronics (Grenoble 2) Sas | Pixel et son procédé de commande |
FR3096855B1 (fr) | 2019-06-03 | 2022-08-05 | St Microelectronics Grenoble 2 | Capteur d'image et son procédé de commande |
FR3096856B1 (fr) * | 2019-06-03 | 2021-06-25 | St Microelectronics Grenoble 2 | Capteur d'image et son procédé de commande |
CN112399108B (zh) * | 2019-08-13 | 2023-02-03 | 天津大学青岛海洋技术研究院 | 一种消除8t cmos图像传感器信号衰减的供电结构 |
TW202118281A (zh) * | 2019-09-11 | 2021-05-01 | 日商半導體能源研究所股份有限公司 | 攝像裝置及電子裝置 |
KR20230005146A (ko) * | 2020-04-21 | 2023-01-09 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 소자 |
JPWO2021215093A1 (ja) | 2020-04-21 | 2021-10-28 | ||
JPWO2023063024A1 (ja) * | 2021-10-15 | 2023-04-20 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10177449A (ja) * | 1996-10-18 | 1998-06-30 | Toshiba Corp | 情報入力装置及び情報入力方法及び補正データ生成装置及び固体撮像装置 |
JP2002344809A (ja) * | 2001-05-18 | 2002-11-29 | Canon Inc | 撮像装置、撮像装置の駆動方法、放射線撮像装置及びそれを用いた放射線撮像システム |
JP2007329722A (ja) * | 2006-06-08 | 2007-12-20 | Matsushita Electric Ind Co Ltd | 固体撮像素子、デジタルカメラ |
JP2009021878A (ja) * | 2007-07-12 | 2009-01-29 | Canon Inc | 撮像装置及びその制御方法 |
-
2011
- 2011-06-06 JP JP2011536644A patent/JP4846076B1/ja not_active Expired - Fee Related
- 2011-06-06 WO PCT/JP2011/062937 patent/WO2011155442A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10177449A (ja) * | 1996-10-18 | 1998-06-30 | Toshiba Corp | 情報入力装置及び情報入力方法及び補正データ生成装置及び固体撮像装置 |
JP2002344809A (ja) * | 2001-05-18 | 2002-11-29 | Canon Inc | 撮像装置、撮像装置の駆動方法、放射線撮像装置及びそれを用いた放射線撮像システム |
JP2007329722A (ja) * | 2006-06-08 | 2007-12-20 | Matsushita Electric Ind Co Ltd | 固体撮像素子、デジタルカメラ |
JP2009021878A (ja) * | 2007-07-12 | 2009-01-29 | Canon Inc | 撮像装置及びその制御方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015115660A (ja) * | 2013-12-09 | 2015-06-22 | キヤノン株式会社 | 撮像装置及びその制御方法 |
US9942504B2 (en) | 2013-12-09 | 2018-04-10 | Canon Kabushiki Kaisha | Image capturing apparatus and method for controlling the image capturing apparatus |
US10446595B2 (en) | 2015-06-08 | 2019-10-15 | Ricoh Company, Ltd. | Solid-state imaging device |
US10868057B2 (en) | 2015-06-08 | 2020-12-15 | Ricoh Company, Ltd. | Solid-state imaging device |
US11653110B2 (en) | 2020-09-18 | 2023-05-16 | Samsung Electronics Co., Ltd. | Image sensor |
US11792540B2 (en) | 2020-09-18 | 2023-10-17 | Samsung Electronics Co., Ltd. | Image sensor |
US11924570B2 (en) | 2020-12-10 | 2024-03-05 | Samsung Electronics Co., Ltd. | Image sensor |
Also Published As
Publication number | Publication date |
---|---|
JPWO2011155442A1 (ja) | 2013-08-01 |
WO2011155442A1 (ja) | 2011-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4846076B1 (ja) | 増幅型固体撮像装置 | |
KR101450904B1 (ko) | A/d 변환 회로, a/d 변환 회로의 제어 방법, 고체 촬상장치 및 촬상 장치 | |
JP5930651B2 (ja) | 固体撮像装置 | |
JP6482186B2 (ja) | 撮像装置及びその駆動方法 | |
JP4442515B2 (ja) | 固体撮像装置、固体撮像装置におけるアナログ−デジタル変換方法および撮像装置 | |
US10021334B2 (en) | Pixel circuit and method of operating the same | |
JP5311954B2 (ja) | 固体撮像装置の駆動方法 | |
JP5250474B2 (ja) | 固体撮像装置 | |
JP4403387B2 (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
JP4315133B2 (ja) | 固体撮像装置 | |
WO2017179319A1 (ja) | 固体撮像素子、電子機器、および、固体撮像素子の制御方法 | |
JP4957925B2 (ja) | 増幅型固体撮像装置 | |
JP4288346B2 (ja) | 撮像装置及び画素回路 | |
US8817143B2 (en) | Solid-state imaging device comprising a holding circuit and driving method thereof | |
JP2018074268A (ja) | 固体撮像素子およびその制御方法、並びに電子機器 | |
JP6508929B2 (ja) | 固体撮像装置及びその駆動方法 | |
JP4243688B2 (ja) | 増幅型固体撮像装置 | |
JP2013051527A (ja) | 固体撮像装置及び撮像装置 | |
JP2009290628A (ja) | 固体撮像装置 | |
CN112585951B (zh) | 成像元件 | |
JP2010200025A (ja) | 固体撮像装置 | |
KR100610581B1 (ko) | 증폭 기능을 갖는 화소가 복수 배열된 증폭형 고체 촬상장치 | |
JP2020088655A (ja) | 撮像素子およびその制御方法、及び撮像装置 | |
JP2008042675A (ja) | 光電変換装置及び撮像装置 | |
JP2017055370A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20110930 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111011 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |