JP4843583B2 - 情報処理装置、電源系統ツリー作成方法およびプログラム - Google Patents

情報処理装置、電源系統ツリー作成方法およびプログラム Download PDF

Info

Publication number
JP4843583B2
JP4843583B2 JP2007234325A JP2007234325A JP4843583B2 JP 4843583 B2 JP4843583 B2 JP 4843583B2 JP 2007234325 A JP2007234325 A JP 2007234325A JP 2007234325 A JP2007234325 A JP 2007234325A JP 4843583 B2 JP4843583 B2 JP 4843583B2
Authority
JP
Japan
Prior art keywords
information
hierarchical structure
power
power supply
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007234325A
Other languages
English (en)
Other versions
JP2009069884A (ja
Inventor
資睦 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007234325A priority Critical patent/JP4843583B2/ja
Priority to US12/176,726 priority patent/US20090070724A1/en
Publication of JP2009069884A publication Critical patent/JP2009069884A/ja
Application granted granted Critical
Publication of JP4843583B2 publication Critical patent/JP4843583B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06Power analysis or power optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

この発明は、自動的に回路図から電源系統ツリーを作成することができる情報処理装置、電源系統ツリー作成方法およびプログラムに関する。
近年、プリント配線板(PCB)の論理設計等ではCADシステムを利用して回路図の作成が行われる。CADシステムを利用した回路図の作成は、回路を構成する各種のデバイス(例えばCPUやメモリ等)のシンボル図(対応するデバイスに設けられている端子の一部又は全部を所定形状の図形に表記することで、対応するデバイスを簡略化して表す図形)をライブラリに予め登録しておき、設計者(回路図作成者)が、回路図作成対象の回路を構成する各デバイスのシンボル図をライブラリから取り出して回路図上の所望の位置に配置すると共に、配置したシンボル図に表記されている各デバイスの端子同士を、各デバイスの接続関係を表す線(ネット)で繋ぐことによって成される。
また、既に作成された回路図ファイルから電源・接地回路図が自動作成される技術が開示されている(例えば特許文献1等参照)。
特開2005−309753号公報
しかし、特許文献1の技術では、電圧ドロップ値などを算出するためには、対象電源の配線経路に流れる電流値を把握する必要があり、これはその電源系で駆動される各素子の消費電流の和を求める事になる。また電源は大元の電源供給源から各種電源系に分配されるツリー構造を取るが、上位の電源の配線経路に流れる電流値を知る上では、その電源から分配する下位電源を把握する必要がある。しかし、電源系統が複数の回路図に跨るなど複雑化しており、これら全体を把握するには従来の回路図やレイアウトデータでは認識性が乏しく、人間の感覚では把握する事が困難となっている。また、回路図から電源系統ツリーを自動的に作成することができない。
この発明は、このような事情を考慮してなされたものであり、回路図から電源系統ツリーを作成する作業の省力化を実現することができる情報処理装置、電源系統ツリー作成方法およびプログラムを提供することを目的とする。
上記目的を達成するために、本発明の一態様によれば、複数のデバイスを含む回路図に対応する電源系統図を作成する情報処理装置であって、複数のデバイスの接続関係を示す接続情報および電源系の階層構造を示す情報とを含むデバイス情報から、前記回路図に含まれる前記複数のデバイスの接続情報および電源系の階層構造を抽出する抽出手段と、前記電源系の階層構造および前記接続情報に基づいて、前記複数のデバイスの端子同士を接続し、階層構造から成る電源系統図を作成する作成手段とを備えたことを特徴とする情報処理装置が提供される。
また、複数のデバイスを含む回路図に対応する電源系統図を作成するコンピュータの電源系統ツリー作成方法であって、前記コンピュータは、複数のデバイスの接続関係を示す接続情報および電源系の階層構造を示す情報とを含むデバイス情報から、前記回路図に含まれる前記複数のデバイスの接続情報および電源系の階層構造を抽出し、前記電源系の階層構造および前記接続情報に基づいて、前記複数のデバイスの端子同士を接続し、階層構造から成る電源系統図を作成することを特徴とする電源系統ツリー作成方法が提供される。
さらに、複数のデバイスを含む回路図に対応する電源系統図を作成するためのプログラムであって、コンピュータに、複数のデバイスの接続関係を示す接続情報および電源系の階層構造を示す情報とを含むデバイス情報から、前記回路図に含まれる前記複数のデバイスの接続情報および電源系の階層構造を抽出する手順と、前記電源系の階層構造および前記接続情報に基づいて、前記複数のデバイスの端子同士を接続し、階層構造から成る電源系統図を作成する手順とを実行させるためのプログラムが提供される。
この発明によれば、回路図から電源系統ツリーを作成する作業の省力化を実現することができる情報処理装置、電源系統ツリー作成方法およびプログラムを提供できる。
以下、図面を参照して、この発明の実施の形態を説明する。
まず、図1および図2を参照して、この発明の一実施形態に係る情報処理装置の構成について説明する。この情報処理装置は、例えばサーバコンピュータ18として実現されている。
図1は、サーバコンピュータ18を含むネットワークシステムの概要を示した模式図である。
ネットワークシステムは、回路図作成時に回路図作成者によって操作されるクライアントPC12を複数台備えている。クライアントPC12はパーソナル・コンピュータ(PC)等から成り、図示は省略するが、CPU、ROM、RAM、入出力ポートがバスを介して互いにネットワークに接続されて構成されている。入出力ポートにはCRTやLCDから成る表示装置、キーボードやマウス等から成る入力装置が接続されており、更に、通信制御装置を介してイーサネット(登録商標)等のネットワーク16に接続されている。
また、クライアントPC12(の入出力ポート)にはHDD(Hard Disk Drive)14が接続されており、このHDD14にはCADプログラムが予めインストールされている。CADプログラムは、回路図作成者による回路図の作成を支援するCADシステムを実現するプログラムであり、回路作成者が回路図の作成を行う際に実行され、回路図の作成に利用される。
また、ネットワーク16にはサーバコンピュータ18も接続されている。サーバコンピュータ18はワークステーション等のコンピュータから成り、図示は省略するが、CPU、ROM、RAM、入出力ポートがバスを介して互いに接続されて構成されている。入出力ポートにはCRTやLCDから成る表示装置、キーボードやマウス等から成る入力装置が接続されており、更に、通信制御装置を介してネットワーク16に接続されている。また、サーバコンピュータ18(の入出力ポート)にはHDD(ライブラリ)20が接続されており、このHDD20には部品ライブラリである回路図データ22(後述)、ツリーデータ24(後述)、キー部品の(関連)情報、各シンボル図(キー部品)ごとの消費電力情報等が記憶されていると共に、シンボル図追加プログラム(CADプログラム)が予めインストールされている。なお、シンボル図追加プログラムは、回路図作成支援を行うプログラムに対応しており、サーバコンピュータ18はシンボル図追加プログラムを実行することで、回路図作成支援を行う情報処理装置として機能することになる。
図2は、サーバコンピュータ18の機能構成を示すブロック図である。
サーバコンピュータ18は、HDD20内に以下の機能を備えている。すなわち、回路図データ22、電源系統ツリー作成ツール(プログラム)23、ツリーデータ24、プロット図(作成機能)25、一覧リスト26である。
回路図データ22は、CADシステムを利用してクライアントPC12で回路図の作成が行われる際に参照されるデータベースであり、各種のICやLSI等、回路図作成対象の回路を構成する(或いはその可能性がある)各種のデバイスの各々について、CADシステム上で対応するデバイスをシンボル図として表示するためのシンボル情報が事前に登録されている。例えば図3に示すように、単一のデバイスに対応して回路図データ22に登録されているシンボル図の情報は、物品コード(例えば"MFPA")、各素子の接続情報等の情報が設定されている。例えば、接続情報は、「入力ピン1〜3は上位ネット(エレクトリカルネット)に接続され、出力ピン5〜8は下位ネットに接続される」という情報である。ここで、ネットとは、接続される部品のピンのそれぞれの集まりをいう。ネットには、ネット名を付して区別する。例えば、図4に示すように、3つのネット(P33V、P2、P3)が存在するエレクトリカルネットの場合、1つ1つはネット名(P33V、P2、P3)がつけられて区別されている。また、同一のネットでも間に抵抗やフィルタが挿入されると回路図上でネット名が変わってしまう(図3参照)。従って電源ネットの階層を追う上では抵抗やフィルタでネット名が変わっても同一ネット(エレクトリカルネット)として扱う必要がある。例えば図4の場合ではネットP33V、P2、P3がエレクトリカルネットとして1つのネットとして考慮される。すなわち、これらのネット名を1つに統合して使用する。例えば、3つのネット(P33V、P2、P3)を総称して例えば「PSV」100(図6参照)と呼称する。なお、図6に示すように、例えば、P33V110等の下位のネット名は使用せずに、上位のネット名であるPSV100を全体の総称として使用する。
さらに、シンボル図は、キー部品とも呼称される。キー部品とは上位の電源ネットから下位の電源ネットを検索する為の部品である。キー部品は、キー部品の特定入力ピンに入力された電源ネットと特定出力ピンから出力された電源ネットとが関連付けて登録される。例えば図3の場合、上述したように、キー部品MFPAの入力ピン1〜3に接続されている電源ネットAを上位として、出力ピン5〜8に接続されている電源ネットBを下位として関連付けて、キー部品MFPAを登録する。また制御ピン4に接続されているネットを制御ネットとする。抵抗部品については定格値によりキー部品とするかどうかのオプションを設ける。
キー部品は、予め作成された外部ファイルを上述したシンボル図追加プログラムに読み込んで使用する。キー部品情報としては、例えば以下の情報を登録する。判定コード(識別情報)は物品コードとし、回路図データの部品情報のプロパティ値と比較し、一致したものをキー部品と判定する。
(1)物品コード
(2)入力ピン数およびピン番号
(3)出力ピン数およびピン番号
(4)制御ピン数およびピン番号
次に、電源系統ツリー作成ツール(プログラム)23は、抽出された電源系の階層構造およびシンボル図からツリー構造(階層構造から成る系統図:後述:図6、図10参照)を作成する。ツリーデータ24は、ツリー構造の作成に必要なデータ(図6、図10参照)を記憶する。プロット図(作成機能)25は、必要に応じてプロット図を出力する機能である。一覧リスト26は、必要に応じて各種データの一覧リストを出力する機能である。
次に、図5は、本発明の情報処理装置を適用した電源系統ツリー作成方法について示したフローチャートである。
まず、クライアントPC12は、HDD14からCADプログラムを呼び出し、サーバコンピュータ18にネットワーク16を介してアクセスする。CADプログラム上では、サーバコンピュータ18のHDD20に記憶されている回路図データ等を読み出して必要なキー部品を配置し、回路図を作成し、CADプログラム上に表示する(図3参照)。キー部品としては、図6に示すように、CPU、チップセット、HDD、FDD等である。
次に、クライアントPC12は、HDD14から電源系統ツリー作成ツール23を呼び出す。作成された回路図の任意の点を始点として指定されると(ステップS101)、指定された始点から電源系統ツリー作成ツール23により、エレクトリカルネットの検索が行われる(ステップS102)。電源系統ツリー作成ツール23は、エレクトリカルネットの検索を行うことにより、電源ネット、キー部品、主要素子(ピン素子等)等の抽出が行われ、エレクトリカルネットとして認識する(ステップS103)。電源系統ツリー作成ツール23は、電源ネット、キー部品、主要素子等の抽出が下位まで(すべて)終了したと判別した場合は(ステップS104のYES)、抽出した電源ネット(例えば、IC001:ネット名P33V110等:図6参照)、キー部品、主要素子等の接続関係の情報を読み出し、読み出した接続関係の情報に基づいて、ツリー構造を作成、表示する(ステップS105:図6、図10参照)。例えば、図6に示すように、キー部品「CPU」は、キー部品「IC001」の下位に接続するものとして予めキー部品の情報として登録されている。また、同様に、キー部品「チップセット」は、キー部品「IC001」の下位に接続するものとして予めキー部品の情報として登録されている。さらに、キー部品「IC001」は、キー部品「DC」の下位に接続するものとして予めキー部品の情報として登録されている。これらのキー部品の情報を抽出することによって、電源ネットの階層からツリー構造への変換を行い、ツリー構造を作成する。
また、エレクトリカルネットの判定は特定の部品で接続されているかどうかで判定する。判定部品は上述したように、外部ファイルを読み込むことによる登録制とし、例えば以下の情報を登録する。
(1)部品種別
(2)物品コード・・・・・省略可
(3)端子数
(4)ピンペア・・・・・・省略可
そして、端子数によって以下の方法でエレクトリカルネットを判定する。接続ネットがGND属性の場合はエレクトリカルネットとして扱わない。4端子以上の部品では必ずピンペア情報が必要。
端子数=2の場合・・・各ピンに接続されたネット
端子数=3の場合・・・GNDピンを除く2つのピンに接続されたネット
(但し、GNDに接続されたピンが無い場合は対象外とする)
端子数>3の場合・・・ピンペア情報に登録されている各ピンペアに接続されたネット
作成されたツリー構造は、図6に示すように、全体を1つのネットとして見なす。ネット名を例えばPSVとする。下位のネット名は使用しない。作成されたツリー構造は、CADプログラム上において、ツリー表示画面の各種制御(拡大・縮小・スクロール)を行うことができる。また、ツリー構造の編集も可能である。
さらに、CADプログラム上においては、例えば図7に示すように、電源ネット・キー部品・主要素子への各種属性値の設定を行うことができる。
また、CADプログラム上においては、以下の機能も備えている。
(1)電源ネット・キー部品・主要素子の一覧表示・検索機能
(2)電源ネット・キー部品・主要素子の一覧リスト出力(一覧リスト26:図2)
(3)ツリー構造のプロット印刷(プロット図(作成機能)25:図2)
(4)ツリー構造データの読み込み・保存
また、CADプログラムにおける入出力ファイルは以下の通りである。
(1)回路図データ・・・・・・・・入力
(2)ツリー情報データ・・・・・入出力
(3)一覧リスト・・・・・・・・・出力
(4)プロット図・・・・・・・・・出力
図10に示すように、生成された電源系統のツリーが表示する場合、電源ネットの階層構造をツリー状に効率よく表示する上で論理座標の他にグリッド座標(図10参照)を使用する。画面に表示されるキー部品、ネット配線(ネット名を含む)、主要素子は全てグリッド上に配置される。グリッドはX軸、Y軸共に0から始まり、グリッドの間隔はX軸、Y軸共に可変でパラメータとして指定する。キー部品または主要素子と共に表示されるリファレンス名、各種属性値はグリッド上ではなく、各キー部品や主要素子のイメージに依存する特定位置に表示される。この特定位置はキー部品・主要素子のシンボル形状と共に定義される。座標系は、論理座標系、グリッド座標系、ウィンドウ座標系の3種類。全ての描画オブジェクト(キー部品・主要素子の形状、ネットの配線形状、文字列)は論理座標で管理される。また論理座標系においてはオブジェクトの種類により絶対座標と相対座標とに分かれる(図8参照)。
また各制御処理における座標系の変換は以下の通り。相対座標については当然、親オブジェクトの絶対論理座標からの変換となる(図9参照)。
ツリー表示画面にはX軸・Y軸共にスクロールバーを設け、スクロールバーによるスクロールを可能にする。スクロールバーのレンジはグリッド座標の最小値と最大値に合わせ配置されているキー部品および主要素子にはよらず固定とする。
これらの電源ツリーは、読み込んだ回路図およびレイアウト図と連動し、部品やネットにカーソルをあて“回路図参照”などを選択することで回路図およびレイアウト図の該当部品、ネットと連動させる。その逆も可能とする。
また、ツリー構造の任意の点を始点および終点とし、これらで囲まれた所定の領域の消費電力(電圧ドロップ値などを算出するために有用)を算出することも容易に可能である。各キー部品の情報には、消費電力の情報も含まれており、所定の領域に該当するキー部品の消費電力の総和が所定の領域の消費電力となる。例えば、始点110(図6参照)から終点(下位のキー部品まで)とした場合に、消費電力は、CPU150mA+チップセット200mA+HDD180mA+・・・+FDD100mAの総和となる。
本実施形態を用いることにより、回路図から電源系統ツリーを作成する作業の省力化を実現することができる。すなわち、回路図を元にキー部品から電源系の階層を展開し、電源系の階層と主要部品をツリー構造で画面表示する事で電源系の配線設計の効率を向上させることができる。また、これらの電源系統の関係図を用いて消費電流などを管理し、電圧ドロップ算出や電源ノイズ解析に応用することが可能となる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
サーバコンピュータ18を含むネットワークシステムの概要を示した模式図。 サーバコンピュータ18の機能構成を示すブロック図。 多ピン部品のネット関係図(回路図の一部)。 2ピン部品のネット関係図。 本発明の情報処理装置を適用した電源系統ツリー作成方法について示したフローチャート ツリー構造の一例を示した模式図。 部品の編集画面を示した模式図。 オブジェクトと倫理座標およびグリッド座標の関係を示した模式図。 制御処理と座標変換について示した模式図。 ツリー構造の一例を示した模式図。
符号の説明
12…クライアントPC、14、20…HDD、18…サーバコンピュータ、22…回路図データ、23…電源ツリー作成ツール、24…ツリーデータ、25…プロット図、26…一覧リスト、100…PSV、110…P33V。

Claims (10)

  1. 複数のデバイスを含む回路図に対応する電源系統図を作成する情報処理装置であって、
    複数のデバイスの接続関係を示す接続情報および電源系の階層構造を示す情報とを含むデバイス情報から、前記回路図に含まれる前記複数のデバイスの接続情報および電源系の階層構造を抽出する抽出手段と、
    前記電源系の階層構造および前記接続情報に基づいて、前記複数のデバイスの端子同士を接続し、階層構造から成る電源系統図を作成する作成手段
    備えたことを特徴とする情報処理装置。
  2. 請求項1に記載の情報処理装置において、
    前記デバイス情報は、前記デバイスの消費電力情報を含み、
    前記電源系統図内の所定の領域に含まれるデバイスの消費電力を、前記消費電力情報をもとに算出することを特徴とする情報処理装置。
  3. 請求項1に記載の情報処理装置において、
    前記抽出手段は、前記回路図において指定された点より下位のすべての前記電源系の階層構造および前記接続情報を抽出することを特徴とする情報処理装置。
  4. 請求項1に記載の情報処理装置において、
    前記階層構造から成る電源系統図内に複数のネット名が存在している場合は、一番上位のネット名を用いて前記階層構造から成る電源系統図の全体のネット名とすることを特徴とする情報処理装置。
  5. 複数のデバイスを含む回路図に対応する電源系統図を作成するコンピュータの電源系統ツリー作成方法であって、
    前記コンピュータは、
    複数のデバイスの接続関係を示す接続情報および電源系の階層構造を示す情報とを含むデバイス情報から、前記回路図に含まれる前記複数のデバイスの接続情報および電源系の階層構造を抽出し、
    前記電源系の階層構造および前記接続情報に基づいて、前記複数のデバイスの端子同士を接続し、階層構造から成る電源系統図を作成することを特徴とする電源系統ツリー作成方法。
  6. 請求項5に記載の電源系統ツリー作成方法において、
    前記デバイス情報は、前記デバイスの消費電力情報を含み、
    前記電源系統図内の所定の領域に含まれるデバイスの消費電力を、前記消費電力情報をもとに算出することを特徴とする電源系統ツリー作成方法。
  7. 請求項5に記載の電源系統ツリー作成方法において、
    前記回路図において指定された点より下位のすべての前記電源系の階層構造および前記接続情報を抽出することを特徴とする電源系統ツリー作成方法。
  8. 請求項5に記載の電源系統ツリー作成方法において、
    前記階層構造から成る電源系統図内に複数のネット名が存在している場合は、一番上位のネット名を用いて前記階層構造から成る電源系統図の全体のネット名とすることを特徴とする電源系統ツリー作成方法。
  9. 複数のデバイスを含む回路図に対応する電源系統図を作成するためのプログラムであって、
    コンピュータに、
    複数のデバイスの接続関係を示す接続情報および電源系の階層構造を示す情報とを含むデバイス情報から、前記回路図に含まれる前記複数のデバイスの接続情報および電源系の階層構造を抽出する手順と、
    前記電源系の階層構造および前記接続情報に基づいて、前記複数のデバイスの端子同士を接続し、階層構造から成る電源系統図を作成する手順
    実行させるためのプログラム。
  10. 複数のデバイスの接続関係を示す接続情報および電源系の階層構造を示す情報とを含むデバイス情報から抽出された、回路図に含まれる複数のデバイスの前記接続情報および前記電源系の階層構造とに基づいて、前記複数のデバイスの端子同士を接続し、電源系統図を作成する作成手段を備えたことを特徴とする情報処理装置。
JP2007234325A 2007-09-10 2007-09-10 情報処理装置、電源系統ツリー作成方法およびプログラム Expired - Fee Related JP4843583B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007234325A JP4843583B2 (ja) 2007-09-10 2007-09-10 情報処理装置、電源系統ツリー作成方法およびプログラム
US12/176,726 US20090070724A1 (en) 2007-09-10 2008-07-21 Information processing device, method of creating power supply system tree and program of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007234325A JP4843583B2 (ja) 2007-09-10 2007-09-10 情報処理装置、電源系統ツリー作成方法およびプログラム

Publications (2)

Publication Number Publication Date
JP2009069884A JP2009069884A (ja) 2009-04-02
JP4843583B2 true JP4843583B2 (ja) 2011-12-21

Family

ID=40433205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007234325A Expired - Fee Related JP4843583B2 (ja) 2007-09-10 2007-09-10 情報処理装置、電源系統ツリー作成方法およびプログラム

Country Status (2)

Country Link
US (1) US20090070724A1 (ja)
JP (1) JP4843583B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012185784A (ja) * 2011-03-08 2012-09-27 Sharp Corp 基板レイアウト評価装置および評価方法、基板レイアウト設計システム
JP5991110B2 (ja) * 2012-09-21 2016-09-14 日本電気株式会社 設計支援装置、設計支援方法、及び設計支援プログラム
JPWO2014069080A1 (ja) * 2012-11-01 2016-09-08 日本電気株式会社 電力系統ツリー作成システム、電力系統ツリー作成システムの制御方法、および、プログラム
JP6171462B2 (ja) * 2013-03-27 2017-08-02 日本電気株式会社 設計支援装置、設計支援方法および設計支援プログラム
JP6213096B2 (ja) * 2013-09-25 2017-10-18 日本電気株式会社 設計支援装置、設計支援システム、設計支援方法及び設計支援プログラム
CN109522596B (zh) * 2018-10-15 2020-09-15 珠海格力电器股份有限公司 电气图生成方法及电子设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4831543A (en) * 1986-02-21 1989-05-16 Harris Semiconductor (Patents) Inc. Hierarchical net list derivation system
JPH08263534A (ja) * 1995-03-23 1996-10-11 Matsushita Electric Ind Co Ltd 半導体集積回路の消費電力評価方法
JP4108805B2 (ja) * 1998-01-21 2008-06-25 松下電器産業株式会社 消費電力特性計算手段及びその方法
JP3390393B2 (ja) * 1999-12-21 2003-03-24 エヌイーシーマイクロシステム株式会社 自動配置配線システムの配線方法および自動配置配線システムの配線方法を記録した記録媒体
JP2002015018A (ja) * 2000-06-30 2002-01-18 Fujitsu Ltd 半導体装置の設計方法及び記録媒体
US6938233B2 (en) * 2002-08-09 2005-08-30 Matsushita Electric Industrial Co., Ltd. Method and apparatus for designing semiconductor integrated circuit device based on voltage drop distribution
US20040163067A1 (en) * 2003-02-13 2004-08-19 Migliore Robert Jared Method and apparatus for layout of high speed digital logic for datapath portions of microprocessor integrated circuits
JP4413608B2 (ja) * 2003-12-26 2010-02-10 旭化成エレクトロニクス株式会社 多電源電子回路の検証方法
JP2005208837A (ja) * 2004-01-21 2005-08-04 Renesas Technology Corp レイアウト検証装置
JP2005322019A (ja) * 2004-05-10 2005-11-17 Sanyo Electric Co Ltd 多電源集積回路の検証方法
US20050268269A1 (en) * 2004-06-01 2005-12-01 Tera Systems, Inc. Methods and systems for cross-probing in integrated circuit design
JP2006209432A (ja) * 2005-01-27 2006-08-10 Matsushita Electric Ind Co Ltd セルインスタンス生成方法

Also Published As

Publication number Publication date
JP2009069884A (ja) 2009-04-02
US20090070724A1 (en) 2009-03-12

Similar Documents

Publication Publication Date Title
US7139686B1 (en) Report generator for a mathematical computing environment
JP4843583B2 (ja) 情報処理装置、電源系統ツリー作成方法およびプログラム
US6292766B1 (en) Simulation tool input file generator for interface circuitry
US6230305B1 (en) Methods and apparatus for configuring schematic diagrams
KR100941365B1 (ko) 설계 지원 시스템, 설계 지원 프로그램을 기록한 컴퓨터로 판독가능한 기록 매체 및 설계 지원 장치
JP2019532377A (ja) プリント基板メタルマスクの製造方法及びプリント基板メタルマスク製造システム
JP2003091568A (ja) 電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体
US7590963B2 (en) Integrating multiple electronic design applications
US20070101302A1 (en) Mixed signal circuit simulator
KR20080052368A (ko) Cad 장치 및 cad 프로그램을 기록한 컴퓨터로판독가능한 기록 매체
JP2010020635A (ja) プログラミング言語変換装置、変換方法及び変換プログラム
US8813004B1 (en) Analog fault visualization system and method for circuit designs
JP5935658B2 (ja) 設計支援プログラム,方法及び装置
US9626469B2 (en) Information processing apparatus, method of outputting circuit image, and storage medium storing circuit image output program
JP2006277127A (ja) 修正プログラムの比較方法
JP2009193489A (ja) 作業手順書作成システム
JP4550010B2 (ja) プリント基板cadシステム、および同システムにおけるフットプリント生成方法
JP2008146300A (ja) 情報処理装置、情報処理方法およびプログラム
JP2006059102A (ja) Cad装置、シンボル作成装置、cadプログラム、およびシンボル作成プログラム
US8539433B2 (en) Circuit design aiding apparatus and computer-readable recording medium storing circuit design aiding program
JP4703533B2 (ja) 試作組合せ算出装置、そのプログラム、方法及びそれを含むcadシステム
JP2006154983A (ja) プリント回路基板の熱設計シミュレーション方法及びプリント回路基板の熱設計シミュレーション支援プログラム
JP2998674B2 (ja) 設計作業における文書作成支援装置
JP4653711B2 (ja) 回路デザイン電気的チェックシステム
Foundries Application Note—SPICE Models & Simulations

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111007

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees