JP4843583B2 - 情報処理装置、電源系統ツリー作成方法およびプログラム - Google Patents
情報処理装置、電源系統ツリー作成方法およびプログラム Download PDFInfo
- Publication number
- JP4843583B2 JP4843583B2 JP2007234325A JP2007234325A JP4843583B2 JP 4843583 B2 JP4843583 B2 JP 4843583B2 JP 2007234325 A JP2007234325 A JP 2007234325A JP 2007234325 A JP2007234325 A JP 2007234325A JP 4843583 B2 JP4843583 B2 JP 4843583B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- hierarchical structure
- power
- power supply
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
(2)入力ピン数およびピン番号
(3)出力ピン数およびピン番号
(4)制御ピン数およびピン番号
次に、電源系統ツリー作成ツール(プログラム)23は、抽出された電源系の階層構造およびシンボル図からツリー構造(階層構造から成る系統図:後述:図6、図10参照)を作成する。ツリーデータ24は、ツリー構造の作成に必要なデータ(図6、図10参照)を記憶する。プロット図(作成機能)25は、必要に応じてプロット図を出力する機能である。一覧リスト26は、必要に応じて各種データの一覧リストを出力する機能である。
(2)物品コード・・・・・省略可
(3)端子数
(4)ピンペア・・・・・・省略可
そして、端子数によって以下の方法でエレクトリカルネットを判定する。接続ネットがGND属性の場合はエレクトリカルネットとして扱わない。4端子以上の部品では必ずピンペア情報が必要。
端子数=3の場合・・・GNDピンを除く2つのピンに接続されたネット
(但し、GNDに接続されたピンが無い場合は対象外とする)
端子数>3の場合・・・ピンペア情報に登録されている各ピンペアに接続されたネット
作成されたツリー構造は、図6に示すように、全体を1つのネットとして見なす。ネット名を例えばPSVとする。下位のネット名は使用しない。作成されたツリー構造は、CADプログラム上において、ツリー表示画面の各種制御(拡大・縮小・スクロール)を行うことができる。また、ツリー構造の編集も可能である。
(2)電源ネット・キー部品・主要素子の一覧リスト出力(一覧リスト26:図2)
(3)ツリー構造のプロット印刷(プロット図(作成機能)25:図2)
(4)ツリー構造データの読み込み・保存
また、CADプログラムにおける入出力ファイルは以下の通りである。
(2)ツリー情報データ・・・・・入出力
(3)一覧リスト・・・・・・・・・出力
(4)プロット図・・・・・・・・・出力
図10に示すように、生成された電源系統のツリーが表示する場合、電源ネットの階層構造をツリー状に効率よく表示する上で論理座標の他にグリッド座標(図10参照)を使用する。画面に表示されるキー部品、ネット配線(ネット名を含む)、主要素子は全てグリッド上に配置される。グリッドはX軸、Y軸共に0から始まり、グリッドの間隔はX軸、Y軸共に可変でパラメータとして指定する。キー部品または主要素子と共に表示されるリファレンス名、各種属性値はグリッド上ではなく、各キー部品や主要素子のイメージに依存する特定位置に表示される。この特定位置はキー部品・主要素子のシンボル形状と共に定義される。座標系は、論理座標系、グリッド座標系、ウィンドウ座標系の3種類。全ての描画オブジェクト(キー部品・主要素子の形状、ネットの配線形状、文字列)は論理座標で管理される。また論理座標系においてはオブジェクトの種類により絶対座標と相対座標とに分かれる(図8参照)。
Claims (10)
- 複数のデバイスを含む回路図に対応する電源系統図を作成する情報処理装置であって、
複数のデバイスの接続関係を示す接続情報および電源系の階層構造を示す情報とを含むデバイス情報から、前記回路図に含まれる前記複数のデバイスの接続情報および電源系の階層構造を抽出する抽出手段と、
前記電源系の階層構造および前記接続情報に基づいて、前記複数のデバイスの端子同士を接続し、階層構造から成る電源系統図を作成する作成手段と
を備えたことを特徴とする情報処理装置。 - 請求項1に記載の情報処理装置において、
前記デバイス情報は、前記デバイスの消費電力情報を含み、
前記電源系統図内の所定の領域に含まれるデバイスの消費電力を、前記消費電力情報をもとに算出することを特徴とする情報処理装置。 - 請求項1に記載の情報処理装置において、
前記抽出手段は、前記回路図において指定された点より下位のすべての前記電源系の階層構造および前記接続情報を抽出することを特徴とする情報処理装置。 - 請求項1に記載の情報処理装置において、
前記階層構造から成る電源系統図内に複数のネット名が存在している場合は、一番上位のネット名を用いて前記階層構造から成る電源系統図の全体のネット名とすることを特徴とする情報処理装置。 - 複数のデバイスを含む回路図に対応する電源系統図を作成するコンピュータの電源系統ツリー作成方法であって、
前記コンピュータは、
複数のデバイスの接続関係を示す接続情報および電源系の階層構造を示す情報とを含むデバイス情報から、前記回路図に含まれる前記複数のデバイスの接続情報および電源系の階層構造を抽出し、
前記電源系の階層構造および前記接続情報に基づいて、前記複数のデバイスの端子同士を接続し、階層構造から成る電源系統図を作成することを特徴とする電源系統ツリー作成方法。 - 請求項5に記載の電源系統ツリー作成方法において、
前記デバイス情報は、前記デバイスの消費電力情報を含み、
前記電源系統図内の所定の領域に含まれるデバイスの消費電力を、前記消費電力情報をもとに算出することを特徴とする電源系統ツリー作成方法。 - 請求項5に記載の電源系統ツリー作成方法において、
前記回路図において指定された点より下位のすべての前記電源系の階層構造および前記接続情報を抽出することを特徴とする電源系統ツリー作成方法。 - 請求項5に記載の電源系統ツリー作成方法において、
前記階層構造から成る電源系統図内に複数のネット名が存在している場合は、一番上位のネット名を用いて前記階層構造から成る電源系統図の全体のネット名とすることを特徴とする電源系統ツリー作成方法。 - 複数のデバイスを含む回路図に対応する電源系統図を作成するためのプログラムであって、
コンピュータに、
複数のデバイスの接続関係を示す接続情報および電源系の階層構造を示す情報とを含むデバイス情報から、前記回路図に含まれる前記複数のデバイスの接続情報および電源系の階層構造を抽出する手順と、
前記電源系の階層構造および前記接続情報に基づいて、前記複数のデバイスの端子同士を接続し、階層構造から成る電源系統図を作成する手順と
を実行させるためのプログラム。 - 複数のデバイスの接続関係を示す接続情報および電源系の階層構造を示す情報とを含むデバイス情報から抽出された、回路図に含まれる複数のデバイスの前記接続情報および前記電源系の階層構造とに基づいて、前記複数のデバイスの端子同士を接続し、電源系統図を作成する作成手段を備えたことを特徴とする情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007234325A JP4843583B2 (ja) | 2007-09-10 | 2007-09-10 | 情報処理装置、電源系統ツリー作成方法およびプログラム |
US12/176,726 US20090070724A1 (en) | 2007-09-10 | 2008-07-21 | Information processing device, method of creating power supply system tree and program of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007234325A JP4843583B2 (ja) | 2007-09-10 | 2007-09-10 | 情報処理装置、電源系統ツリー作成方法およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009069884A JP2009069884A (ja) | 2009-04-02 |
JP4843583B2 true JP4843583B2 (ja) | 2011-12-21 |
Family
ID=40433205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007234325A Expired - Fee Related JP4843583B2 (ja) | 2007-09-10 | 2007-09-10 | 情報処理装置、電源系統ツリー作成方法およびプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090070724A1 (ja) |
JP (1) | JP4843583B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012185784A (ja) * | 2011-03-08 | 2012-09-27 | Sharp Corp | 基板レイアウト評価装置および評価方法、基板レイアウト設計システム |
JP5991110B2 (ja) * | 2012-09-21 | 2016-09-14 | 日本電気株式会社 | 設計支援装置、設計支援方法、及び設計支援プログラム |
JPWO2014069080A1 (ja) * | 2012-11-01 | 2016-09-08 | 日本電気株式会社 | 電力系統ツリー作成システム、電力系統ツリー作成システムの制御方法、および、プログラム |
JP6171462B2 (ja) * | 2013-03-27 | 2017-08-02 | 日本電気株式会社 | 設計支援装置、設計支援方法および設計支援プログラム |
JP6213096B2 (ja) * | 2013-09-25 | 2017-10-18 | 日本電気株式会社 | 設計支援装置、設計支援システム、設計支援方法及び設計支援プログラム |
CN109522596B (zh) * | 2018-10-15 | 2020-09-15 | 珠海格力电器股份有限公司 | 电气图生成方法及电子设备 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4831543A (en) * | 1986-02-21 | 1989-05-16 | Harris Semiconductor (Patents) Inc. | Hierarchical net list derivation system |
JPH08263534A (ja) * | 1995-03-23 | 1996-10-11 | Matsushita Electric Ind Co Ltd | 半導体集積回路の消費電力評価方法 |
JP4108805B2 (ja) * | 1998-01-21 | 2008-06-25 | 松下電器産業株式会社 | 消費電力特性計算手段及びその方法 |
JP3390393B2 (ja) * | 1999-12-21 | 2003-03-24 | エヌイーシーマイクロシステム株式会社 | 自動配置配線システムの配線方法および自動配置配線システムの配線方法を記録した記録媒体 |
JP2002015018A (ja) * | 2000-06-30 | 2002-01-18 | Fujitsu Ltd | 半導体装置の設計方法及び記録媒体 |
US6938233B2 (en) * | 2002-08-09 | 2005-08-30 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for designing semiconductor integrated circuit device based on voltage drop distribution |
US20040163067A1 (en) * | 2003-02-13 | 2004-08-19 | Migliore Robert Jared | Method and apparatus for layout of high speed digital logic for datapath portions of microprocessor integrated circuits |
JP4413608B2 (ja) * | 2003-12-26 | 2010-02-10 | 旭化成エレクトロニクス株式会社 | 多電源電子回路の検証方法 |
JP2005208837A (ja) * | 2004-01-21 | 2005-08-04 | Renesas Technology Corp | レイアウト検証装置 |
JP2005322019A (ja) * | 2004-05-10 | 2005-11-17 | Sanyo Electric Co Ltd | 多電源集積回路の検証方法 |
US20050268269A1 (en) * | 2004-06-01 | 2005-12-01 | Tera Systems, Inc. | Methods and systems for cross-probing in integrated circuit design |
JP2006209432A (ja) * | 2005-01-27 | 2006-08-10 | Matsushita Electric Ind Co Ltd | セルインスタンス生成方法 |
-
2007
- 2007-09-10 JP JP2007234325A patent/JP4843583B2/ja not_active Expired - Fee Related
-
2008
- 2008-07-21 US US12/176,726 patent/US20090070724A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2009069884A (ja) | 2009-04-02 |
US20090070724A1 (en) | 2009-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7139686B1 (en) | Report generator for a mathematical computing environment | |
JP4843583B2 (ja) | 情報処理装置、電源系統ツリー作成方法およびプログラム | |
US6292766B1 (en) | Simulation tool input file generator for interface circuitry | |
US6230305B1 (en) | Methods and apparatus for configuring schematic diagrams | |
KR100941365B1 (ko) | 설계 지원 시스템, 설계 지원 프로그램을 기록한 컴퓨터로 판독가능한 기록 매체 및 설계 지원 장치 | |
JP2019532377A (ja) | プリント基板メタルマスクの製造方法及びプリント基板メタルマスク製造システム | |
JP2003091568A (ja) | 電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体 | |
US7590963B2 (en) | Integrating multiple electronic design applications | |
US20070101302A1 (en) | Mixed signal circuit simulator | |
KR20080052368A (ko) | Cad 장치 및 cad 프로그램을 기록한 컴퓨터로판독가능한 기록 매체 | |
JP2010020635A (ja) | プログラミング言語変換装置、変換方法及び変換プログラム | |
US8813004B1 (en) | Analog fault visualization system and method for circuit designs | |
JP5935658B2 (ja) | 設計支援プログラム,方法及び装置 | |
US9626469B2 (en) | Information processing apparatus, method of outputting circuit image, and storage medium storing circuit image output program | |
JP2006277127A (ja) | 修正プログラムの比較方法 | |
JP2009193489A (ja) | 作業手順書作成システム | |
JP4550010B2 (ja) | プリント基板cadシステム、および同システムにおけるフットプリント生成方法 | |
JP2008146300A (ja) | 情報処理装置、情報処理方法およびプログラム | |
JP2006059102A (ja) | Cad装置、シンボル作成装置、cadプログラム、およびシンボル作成プログラム | |
US8539433B2 (en) | Circuit design aiding apparatus and computer-readable recording medium storing circuit design aiding program | |
JP4703533B2 (ja) | 試作組合せ算出装置、そのプログラム、方法及びそれを含むcadシステム | |
JP2006154983A (ja) | プリント回路基板の熱設計シミュレーション方法及びプリント回路基板の熱設計シミュレーション支援プログラム | |
JP2998674B2 (ja) | 設計作業における文書作成支援装置 | |
JP4653711B2 (ja) | 回路デザイン電気的チェックシステム | |
Foundries | Application Note—SPICE Models & Simulations |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111007 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |