JP4839749B2 - コンピュータ、携帯端末装置、電力制御方法、電力制御プログラム - Google Patents
コンピュータ、携帯端末装置、電力制御方法、電力制御プログラム Download PDFInfo
- Publication number
- JP4839749B2 JP4839749B2 JP2005272419A JP2005272419A JP4839749B2 JP 4839749 B2 JP4839749 B2 JP 4839749B2 JP 2005272419 A JP2005272419 A JP 2005272419A JP 2005272419 A JP2005272419 A JP 2005272419A JP 4839749 B2 JP4839749 B2 JP 4839749B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- counter
- memory area
- computer
- power control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Sources (AREA)
- Memory System (AREA)
Description
例えば、特許文献1には、複数のバンクに分割されたメモリの電源管理技術が開示されている。この技術では、メモリの割り当ておよび開放が行われる際に、メモリ管理部が割当済みメモリ領域テーブルと未割り当てメモリ領域テーブルを参照し、割り当て済みのブロックを一つも含んでいないバンクの電源を遮断等する構成を採っている。
そこで、本発明は、少ない計算量で電力制御の対象となるメモリ領域を選択し電力制御を行うことができるコンピュータ等を提供することをその目的とする。
このようにすれば、複数のメモリ領域を計画的に使用することができ、電力供給を停止することができるメモリ領域をふやすことができる。
このようにすれば、あるメモリ領域に割当済みのメモリブロックがある場合でも、そのメモリ領域へのアクセス頻度が小さいと予測される場合は、メモリ領域をセルフリフレッシュ動作させて消費電力を削減することができる。
このようにすれば、あるメモリ領域に属するメモリブロックを割り当てられているプログラムがある場合にも、そのプログラムがアイドル状態にある場合は、メモリ領域をリフレッシュ動作させて消費電力を削減することができる。
(携帯端末装置11のハードウェア構成)
図1は、携帯端末装置11の構成を示す機能ブロック図である。
携帯端末11は、たとえば携帯電話機、PHS(Personal Handyphone
System)、PDA(Personal Data AssistanceまたはPersonal Digital Assistants:個人向け携帯型情報通信機器)等のユーザが携行可能な端末装置であり、CPU(Central Processing Unit:中央処理装置)18とディスプレイ(出力装置)19とメモリ(主記憶装置)20とを備えている。すなわち、携帯端末装置11は、コンピュータを備えている。
メモリ20は、たとえばDRAMであり、メモリ領域20aとメモリ領域20bに分割されており、メモリ領域毎に電源制御が可能である。メモリ領域の分割は、たとえば、バンクまたはモジュールを単位とすることができる。また、メモリ20はセルフリフレッシュ動作をすることが可能である。
各ハードウェアは後述するオペレーティングシステム層にある各ドライバにより制御される。また、各ハードウェアには、図示しないバッテリーから電力が供給されている。
次に、携帯端末11のソフトウェア構成は、アプリケーション層21とサービス層22とオペレーティングシステム層23にて構成される。これらの各層に配置されたプログラムは、メモリ20にロードされ、CPU18がメモリ20から読み出して実行する。
アプリケーション層21には、ユーザが実装したプログラムが置かれる。ここではユーザが実装したアプリケーション14があり、アプリケーション14の動作には前述したメモリ領域20bを使用する。
サービス(ミドル)層22には、一般的なサービスである通信やマルチメディア等のサービスを提供するプログラムが置かれる。ここではサービス15とサービス16が置かれている。
オペレーティングシステム層23は、オペレーティングシステムのコア機能を提供するカーネル24とハードウェアの動作を制御するドライバ層25にて構成される。ここでは、オペレーティングシステムとしてリナックス(Linux)を使用する。またドライバ層25にはユーザが実装したドライバ26があり、ドライバ26の動作には前述したメモリ領域20bを使用する。カーネル24の動作にはメモリ領域20aを使用する。
本実施形態では、オペレーティングシステム以外のソフトウェアが使用するメモリ領域20bが電力制御の対象となっている。
携帯端末装置11では図2に示すように、オペレーティングシステムのコア機能を提供するカーネル24に、分割する各々のメモリ領域に対し使用状態を管理する機能と、割り当て領域を制御する機能と、電力の供給を制御する機能とを備えたパーシャルパワーダウンモジュール(電力制御手段)32が実装されている。
またカーネル24には、ドライバ26用のインターフェイスとして割り当て用内部関数35と開放用の内部関数36、アプリケーション用のインターフェイスとして割り当て用システムコール35と開放用システムコール36とが内装されている。オペレーティングシステムとしては、たとえばLinuxを用い、メモリブロックの割り当て・開放用のインターフェイスとしては、たとえば、割り当て用内部関数35にはアイオーリマップ(ioremap)を、開放用内部関数36にはアイオーアンマップ(iounmap)を、割り当て用システムコール33にはメモリマップ(mmap)を、開放用システムコール34にはメモリアンマップ(munmap)を使用することができる。
割り当て用システムコール33は、アプリケーション14からのメモリ割り当て要求を受け付けてパーシャルパワーダウンモジュール32に通知する。開放用システムコール34は、アプリケーション14からのメモリ開放要求を受け付けてパーシャルパワーダウンモジュール32に通知する。
パーシャルパワーダウンモジュール32は、カウンタ37を備えていて、割り当て用システムコール33または割り当て用内部関数35を介して、アプリケーション14またはドライバ26からメモリブロックの割り当て要求を受け取ったときに、カウンタ37をカウンタ増減量だけ増加させる。また、パーシャルパワーダウンモジュール32は、開放用システムコール34または開放用内部関数36を介して、アプリケーション14またはドライバ26からメモリブロックの開放要求を受け取ったときに、カウンタ37をカウンタ増減量だけ減少させる。
パーシャルパワーダウンモジュール32は、カウンタ37の値がカウンタ閾値より大きい場合、すなわちメモリ領域20bに割当済みのメモリブロックが存在する場合には、割当済みのメモリブロックへのアクセス頻度を予測する。そして、アクセス頻度が低いと予想される場合、例えば、メモリブロックを割り当てられているプログラムがアイドル状態になっている場合には、メモリ20を制御しメモリブロック20bをセルフリフレッシュ動作させる。
図3は、図2のパーシャルパワーダウンモジュール32が図1のメモリ領域20bに属するメモリブロックをプログラムに割り当てるときの動作を示すタイムチャートである。なお、カウンタ37は、携帯端末装置11の電源が投入されたときに0(カウンタ閾値)に初期化されているものとする。
アプリケーション14より割り当て用システムコール33が呼ばれるか、ドライバ26より割り当て用内部関数36が呼ばれた時(S101)、パーシャルパワーダウンモジュール32は、適切なメモリの割り当て領域を選択する。本実施例ではメモリ領域20bが選択される。
その後、パーシャルパワーダウンモジュール32は、メモリ領域20bの電源が入っているかを確認し(S102)、電源が落ちていれば電源を入れる(S103)。次にパーシャルパワーダウンモジュール32は、選択したメモリの領域20bに対しメモリの割り当てが可能であるかをチェックし(S104)、メモリの割り当てが可能であると判断するとカウンタ37を1(カウンタ増減量)アップし(S105)、アプリケーション14又はドライバ26より指定されたメモリを確保する(S106)。その際、パーシャルパワーダウンモジュール32が、割り当てたメモリブロックのアドレスとサイズ等の必要な情報を保持する。
また、選択したメモリ領域20bに割り当て可能な領域がない場合(S104の判定がノーの場合)はエラー処理を行いメモリの割り当て動作を終了する(S107)。
アプリケーション14より開放用システムコール34が呼ばれるか、ドライバ26より開放用内部関数36が呼ばれた時(S111)、パーシャルパワーダウンモジュール32は、該当するメモリ領域に、指定されたメモリブロックが確保されている場合は、カウンタを1(カウンタ増減量)ダウンし(S113)、割り当てられているメモリブロックを開放する(S114)。また、該当するメモリ領域に開放が要求された割当済みのメモリブロックがない場合はエラーを返して終了する(S115)。
図4で示したメモリの開放処理の後又はアプリケーション14及びドライバ26のプロセスがアイドル状態に移行する場合は、パーシャルパワーダウンモジュール32は、該当するメモリ領域20bの電源が落ちているかを確認し(S121)、電源が落ちていた場合には何もしない。
電源が落ちていない場合は、パーシャルパワーダウンモジュール32は、メモリ領域20bが使用されているか否かの判定をカウンタ37の値とカウンタ閾値を比較することにより行う(S131)。カウンタ37の値が0(カウンタ閾値)である場合は、該当するメモリ領域20bは未使用状態であると判断し、メモリの領域20bの電源をおとす(S132)。
なお、開放用システムコール34又は開放用内部関数36によりメモリ領域の開放を行い電源を落とした後のメモリ領域の内容については保障しない。
メモリ20は、メモリ領域20a、20b、20c、20dの4つのメモリ領域に分割されている。電源制御の対象となるメモリ領域20b、20c、20dは、それぞれスイッチ40b、40c、40dを介して電源線41に接続されている。
パーシャルパワーダウンモジュール32は、メモリ領域20b、20c、20dにそれぞれ対応するカウンタ37b、37c、37dを備えていて、上記に説明したカウンタ37を用いる場合と同様にしてメモリ領域毎にメモリの使用状況を管理している。
パーシャルパワーダウンモジュール32は、メモリブロックの割り当てが行われるときにカウンタ37をアップし、メモリブロックの開放がおこなわれるときにカウンタ37をダウンする。そして、カウンタが0(カウンタ閾値)に等しいときに、メモリ領域20bに対する電源の供給を停止する等の電力制御をする。
そのため、少ない計算量でメモリ領域20bに割当済みのメモリブロックがあるか否かを判断し、メモリ20の電力制御を行い、バッテリーにより駆動可能な時間を長くすることができる。
18 CPU
19 ディスプレイ
20 メモリ
20a、20b メモリ領域
32 パーシャルパワーダウンモジュール(電力制御手段)
37 カウンタ
Claims (6)
- 複数のメモリ領域に分割可能なメモリと、前記メモリ領域毎に電力の供給を制御する電力制御手段とを備えたコンピュータにおいて、
前記電力制御手段が、前記コンピュータで実行されるプログラムに対してメモリブロックが割り当てられたときにそのメモリブロックが属する前記メモリ領域に対応して装備されたカウンタを予め定められたカウンタ増減量だけ増加させる機能と、前記メモリブロックが開放されたときにそのメモリブロックが属する前記メモリ領域に対応する前記カウンタを前記カウンタ増減量だけ減少させる機能と、前記カウンタを参照し前記カウンタの値が予め定められたカウンタ閾値に等しい場合に参照したカウンタに対応する前記メモリ領域に対する電力供給を停止する機能とを備え、
前記プログラムが使用する前記メモリ領域が前記プログラム毎に予め定められていることを特徴としたコンピュータ。 - 前記メモリはDRAMであり、
前記電力制御手段は、前記カウンタの値が前記カウンタ閾値よりも大きい場合に作動し当該カウンタに対応する前記メモリ領域へのアクセス頻度を予測する機能と、この機能によりアクセス頻度が小さいと判定されたメモリ領域をセルフリフレッシュ動作するように制御する機能を備えたことを特徴とした請求項1に記載のコンピュータ。 - 前記メモリはDRAMであり、
前記電力制御手段は、前記カウンタの値が前記カウンタ閾値よりも大きい場合に動作し当該カウンタに対応する前記メモリ領域に属するメモリブロックを割り当てられた前記プログラムの動作状態を検出する機能と、この機能により前記プログラムがアイドル状態にあると判定された場合に、前記カウンタに対応するメモリ領域をセルフリフレッシュ動作するように制御する機能を備えたことを特徴とした請求項1に記載のコンピュータ。 - 前記請求項1に記載のコンピュータを備え、バッテリーにより駆動される携帯端末装置。
- コンピュータに搭載され複数のメモリ領域に分割されたメモリの電力制御方法において、
前記コンピュータで実行されるプログラムが使用するメモリ領域を前記プログラム毎に割り当てる工程と、
前記コンピュータで実行されるプログラムに対してメモリブロックが割り当てられたときに作動し、前記割り当てたメモリブロックが属するメモリ領域に対応して装備されたカウンタを予め定められたカウンタ増減量だけ増加させる工程と、
前記メモリブロックが開放されたときに作動し、前記メモリブロックが属する前記メモリ領域に対応する前記カウンタを前記カウンタ増減量だけ減少させる工程と、
前記カウンタの値が予め定められたカウンタ閾値に等しい場合に作動し、当該カウンタに対応する前記メモリ領域に対する電力供給を停止させる工程とを備えたことを特徴としたメモリの電力制御方法。 - コンピュータに搭載され複数のメモリ領域に分割されたメモリの電力制御用プログラムにおいて、
前記コンピュータに、
前記コンピュータで実行されるプログラムが使用するメモリ領域を前記プログラム毎に割り当てる機能と、
前記コンピュータで実行されるプログラムに対してメモリブロックが割り当てられたときに作動し、前記割り当てたメモリブロックが属するメモリ領域に対応して装備されたカウンタを予め定められたカウンタ増減量だけ増加させる機能と、
前記メモリブロックが開放されたときに作動し、前記メモリブロックが属する前記メモリ領域に対応する前記カウンタを前記カウンタ増減量だけ減少させる機能と、
前記カウンタの値が予め定められたカウンタ閾値に等しい場合に作動し、当該カウンタに対応する前記メモリ領域に対する電力供給を停止させる機能とを実行させることを特徴としたメモリの電力制御プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005272419A JP4839749B2 (ja) | 2005-09-20 | 2005-09-20 | コンピュータ、携帯端末装置、電力制御方法、電力制御プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005272419A JP4839749B2 (ja) | 2005-09-20 | 2005-09-20 | コンピュータ、携帯端末装置、電力制御方法、電力制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007086909A JP2007086909A (ja) | 2007-04-05 |
JP4839749B2 true JP4839749B2 (ja) | 2011-12-21 |
Family
ID=37973859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005272419A Expired - Fee Related JP4839749B2 (ja) | 2005-09-20 | 2005-09-20 | コンピュータ、携帯端末装置、電力制御方法、電力制御プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4839749B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7761656B2 (en) * | 2007-08-22 | 2010-07-20 | Advanced Micro Devices, Inc. | Detection of speculative precharge |
JP5280962B2 (ja) * | 2009-08-03 | 2013-09-04 | 富士通テレコムネットワークス株式会社 | 電源供給制御装置 |
JP5405663B2 (ja) * | 2010-05-31 | 2014-02-05 | パナソニック株式会社 | メモリ管理装置、メモリ管理方法、メモリ管理プログラム、メモリ管理プログラムを記録したコンピュータ読み取り可能な記録媒体及び集積回路 |
JP5699847B2 (ja) | 2011-08-08 | 2015-04-15 | 富士通株式会社 | 制御装置及び方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09212416A (ja) * | 1995-11-30 | 1997-08-15 | Toshiba Corp | 計算機システムおよび計算機システムの電力管理方法 |
JP3344544B2 (ja) * | 1996-10-22 | 2002-11-11 | 株式会社東芝 | コンピュータシステム |
JPH10143382A (ja) * | 1996-11-08 | 1998-05-29 | Hitachi Ltd | 共有メモリ型マルチプロセッサシステムの資源管理方法 |
JP2000215100A (ja) * | 1999-01-21 | 2000-08-04 | Nec Corp | 省電力メモリ管理システム |
JP2002182806A (ja) * | 2000-12-11 | 2002-06-28 | Casio Comput Co Ltd | 省エネルギー管理システム、省エネルギー管理方法、及び記録媒体 |
JP3999943B2 (ja) * | 2001-03-13 | 2007-10-31 | 株式会社東芝 | マルチバンクアクセス制御装置及びマルチバンクアクセス制御方法 |
GB0116497D0 (en) * | 2001-07-06 | 2001-08-29 | Koninkl Philips Electronics Nv | Receiver apparatus and method |
JP4163487B2 (ja) * | 2002-10-29 | 2008-10-08 | 株式会社リコー | メモリ制御装置、画像形成装置及びメモリシステムの制御方法 |
JP2005011336A (ja) * | 2003-05-29 | 2005-01-13 | Matsushita Electric Ind Co Ltd | オペレーティングシステム切り替え可能な情報処理装置 |
JP2005115906A (ja) * | 2003-09-19 | 2005-04-28 | Ricoh Co Ltd | メモリ駆動システム |
JP2005196545A (ja) * | 2004-01-08 | 2005-07-21 | Matsushita Electric Ind Co Ltd | 省電力制御装置 |
-
2005
- 2005-09-20 JP JP2005272419A patent/JP4839749B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007086909A (ja) | 2007-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3030949B1 (en) | System and method for memory channel interleaving with selective power or performance optimization | |
US10310757B2 (en) | Systems and methods for memory power saving via kernel steering to memory balloons | |
US20080320203A1 (en) | Memory Management in a Computing Device | |
US20170162235A1 (en) | System and method for memory management using dynamic partial channel interleaving | |
US20070180187A1 (en) | Reducing power consumption by disabling refresh of unused portions of DRAM during periods of device inactivity | |
EP2936272B1 (en) | Reducing power consumption of volatile memory via use of non-volatile memory | |
US7454639B2 (en) | Various apparatuses and methods for reduced power states in system memory | |
WO2014188561A1 (ja) | マルチcpuシステム及びマルチcpuシステムのスケーリング方法 | |
US8826052B1 (en) | Methods and apparatus for power mode control for PDA with separate communications and applications processors | |
EP2017727B1 (en) | Computer having flash memory and method of operating flash memory | |
WO2006117950A1 (ja) | 情報処理装置における電力制御装置 | |
KR20160005367A (ko) | 전력-인식 스레드 스케줄링 및 프로세서들의 동적 사용 | |
TW201638769A (zh) | 用於基於網路負載來調整處理器電力使用之設備及方法 | |
CN101346701A (zh) | 降低正在被供电的存储体的数量 | |
JP2017138853A (ja) | 情報処理装置およびプログラム | |
WO2013167970A1 (en) | Computer system and method of memory management | |
US20130054929A1 (en) | Mobile terminal and operation method for the same based on memory state changes | |
JP2008090395A (ja) | 計算機システム、演算用ノード及びプログラム | |
US20070294550A1 (en) | Memory Management With Defragmentation In A Computing Device | |
CN106055495B (zh) | 用于控制半导体装置的方法 | |
JP4839749B2 (ja) | コンピュータ、携帯端末装置、電力制御方法、電力制御プログラム | |
US11620243B2 (en) | Way partitioning for a system-level cache | |
CN111104219A (zh) | 虚拟核心与物理核心的绑定方法、装置、设备及存储介质 | |
EP3029580B1 (en) | Processor and memory control method | |
KR101557995B1 (ko) | 다중 운영체제를 지원하는 단말기 및 그 단말기에 대한시스템 자원 할당 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080818 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100721 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110714 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110919 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |