JP4839713B2 - 回路基板および回路基板製造方法 - Google Patents
回路基板および回路基板製造方法 Download PDFInfo
- Publication number
- JP4839713B2 JP4839713B2 JP2005213756A JP2005213756A JP4839713B2 JP 4839713 B2 JP4839713 B2 JP 4839713B2 JP 2005213756 A JP2005213756 A JP 2005213756A JP 2005213756 A JP2005213756 A JP 2005213756A JP 4839713 B2 JP4839713 B2 JP 4839713B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuit board
- inspection electrode
- laminated
- circuit wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 239000000758 substrate Substances 0.000 claims description 81
- 238000007689 inspection Methods 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 32
- 239000000523 sample Substances 0.000 claims description 32
- 239000011810 insulating material Substances 0.000 claims description 9
- 238000012360 testing method Methods 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 230000000644 propagated effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 86
- 239000002344 surface layer Substances 0.000 description 20
- 230000003071 parasitic effect Effects 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 12
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 8
- 239000004020 conductor Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 230000002950 deficient Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
また、上記課題を解決するために本発明の回路基板は、前記第1の検査用電極と前記第2の検査用電極とを前記回路配線で接続したことを特徴とする。
なお、モニタ電極を本来の回路配線から近接して引き出したところに設け、その大きさを、確実にプロービングできる大きさ、例えばプローブ先端と略同面積にする。このようにすることで引出線の寄生成分(寄生インダクタンス、寄生キャパシタンス)を抑制し、回路特性、特に高周波特性を正確に測定できる。また、モニタ電極にプロービングによるプローブ痕が発生しても、本来の回路配線や回路特性に影響を与えることがない。さらに、このようにモニタ電極の大きさを抑制することで基板(製品)サイズを抑制できる。
ここで本発明の電子部品とは、半導体やチップ部品だけではなく、印刷抵抗などの素子を含むものである。
または、第1の検査用電極と前記第2の検査用電極とに、検査用のプローブを当接して電気特性、結線状態、または前記回路素子の実装状態を検査する工程を実行する。
または、第1の検査用電極に、検査用のプローブを当接して電気特性、結線状態、または前記回路素子の実装状態を検査し、その後、第1の検査用電極を設けた絶縁層に他の絶縁層を積層し、その後、第2の検査用電極に、再び前記検査用のプローブを当接して電気特性、結線状態、または前記回路素子の実装状態を検査する。
図3は、本実施形態の回路基板である。本実施形態の回路基板は、突出部を備えたフレキシブル基板を、2つの絶縁層により狭持した構成である。図3(A)は、この回路基板の積層方向の断面図(図3(B)のAA′断面図)であり、図3(B)は、その回路基板を積層方向(図3(A)上方向)から見た上面図であり、図3(C)は、その回路基板に用いられているフレキシブル基板のみを積層方向(図3(A)上方向)から見た上面図である。
なお、これらの図では絶縁層22Aについて主に記号を付して説明し、絶縁層22Bについては説明を省く。なお、絶縁層22Bは記号を付していないが、絶縁層22Aと類似の構成である。
ここで回路基板21の、フレキシブル基板25と絶縁層22A,22Bとが積層している部分を積層部32、フレキシブル基板25が積層部32よりも突出する部分を突出部31A,31Bとする。
突出部31A,31Bには、コンタクト電極27(27A,27B)を設けており、フレキシブル基板25に設けたフレキシブル基板回路配線26(26A〜26C)(本発明の、引出線の一部である。)と接続する。このフレキシブル基板回路配線26(26A〜26C)は、フレキシブル基板25の積層部32に設けた接続用電極29(29A〜29C)や、絶縁層22(22A,22B)に設けた接続面回路配線34(34A〜34G)などを介して電子部品23(23A〜23C)と接続する。
ここでは後述する電圧制御発振器の回路構成を例として、上述のような接続構造で回路基板21を構成している。なお、電圧制御発振器以外のどのような回路構成であっても本発明は実施できる。
図4(A)は、前記図3(A)と同様な回路基板21の積層方向の断面図(AA′断面図)であるが、ここでは仮想的に別の断面に位置するコンタクト電極27Cとモニタ電極30Aとを同断面上に位置するように表す。
図4(B)は、この回路基板21に内装した電圧制御発振器の回路図であり、ここでは全てのモニタ電極とコンタクト電極のうち、この例でプローブを当接するモニタ電極30Aとコンタクト電極27A,27B,27Cのみを端子として表示する。
この電圧制御発振器では、図4(B)に示すように増幅回路側では、増幅段として作用するトランジスタTR1のコレクタとバッファ段として作用するトランジスタTR2のエミッタとの間に引出線を介してコンタクト電極27Cを接続している。また、トランジスタTR2のベースに引出線を介してコンタクト電極27Aを接続している。
増幅回路側には、増幅段トランジスタTR1とバッファ段トランジスタTR2にベースバイアス電圧を印加する抵抗R1,R2,R3からなるベースバイアス回路を設け、トランジスタTR1のコレクタとトランジスタTR2のエミッタとの間に、高周波バイパス用コンデンサC9を設けて、トランジスタTR1のエミッタに接地用のコンデンサC4と、出力電圧を得るための抵抗R4と、この出力電圧をトランジスタTR2のベースに印加するコンデンサC6と、トランジスタTR1のエミッタからベースへと信号を帰還させる帰還用のコンデンサC5とを設けている。
(A) 本実施形態の部品内蔵絶縁層22Aの製造工程においては、まず支持板33上に接続面回路配線34(34A〜34G)となる導体層パターンを形成する。接続面回路配線34(34A〜34G)の形成は、支持板33に銅箔(Cu箔)を貼付け、あるいは銅めっき(Cuめっき)を形成し、これを所望のパターンにエッチングすることで行う。
本実施形態の回路基板は、複数のフレキシブル基板と複数の回路基板を積層した構成である。また、その複数のフレキシブル基板はその突出部の突出方向の長さがそれぞれ異なる構成である。
3,31−突出部(フレックス部)
4,27−コンタクト電極
5,6,7,8,13,23−電子部品
11,21,41−回路基板
12,22,42−絶縁層
14,24−絶縁層ビアホール
25,45−フレキシブル基板
26−フレキシブル基板回路配線
28−積層部表層面回路配線
29−接続用電極
30−モニタ電極
33−支持板
34−積層部接続面回路配線
35−フレキシブル基板ビアホール
36−(絶縁材)コーティング層
Claims (13)
- 複数の絶縁層を積層した積層部を備え、前記積層部の絶縁層間に回路配線および回路素子を設けた回路基板であって、
前記複数の絶縁層のうち少なくとも1つの絶縁層に、その面方向に前記積層部から突出する突出部を設け、
前記積層部の表面に前記回路配線に接続された第1の検査用電極を設け、
前記突出部の表面に前記回路配線に接続された第2の検査用電極を設け、
前記第1の検査用電極と前記第2の検査用電極とを前記回路配線および回路素子で接続したことを特徴とする回路基板。 - 複数の絶縁層を積層した積層部を備え、前記積層部の絶縁層間に回路配線および回路素子を設けた回路基板であって、
前記複数の絶縁層のうち少なくとも1つの絶縁層に、その面方向に前記積層部から突出する突出部を設け、
前記積層部の表面に前記回路配線に接続された第1の検査用電極を設け、
前記突出部の表面に前記回路配線に接続された第2の検査用電極を設け、
前記第1の検査用電極と前記第2の検査用電極とを前記回路配線で接続したことを特徴とする回路基板。 - 高周波信号が伝搬する前記回路配線および回路素子からなる高周波回路部と、低周波信号が伝搬する前記回路配線および回路素子からなる低周波回路部とを備え、
前記高周波回路部用の検査用電極を前記積層部の表面にのみ設け、前記低周波回路部用の検査用電極を前記突出部の表面、または前記積層部と前記突出部の両方の表面に設けたことを特徴とする請求項1または2に記載の回路基板。 - 前記突出部を設けた絶縁層は、可撓性基板からなる請求項1〜3のいずれか1項に記載の回路基板。
- 前記突出部を設けた絶縁層の両主面に前記回路配線を配し、前記突出部に前記両主面の回路配線間を接続するビアホールを設けた請求項1〜4のいずれか1項に記載の回路基板。
- 前記突出部を複数の絶縁層に設け、その絶縁層ごとに突出部のサイズを異ならせてなる請求項1〜5のいずれか1項に記載の回路基板。
- 前記突出部を前記積層部との境界付近で切断した、請求項1〜6のいずれか1項に記載の回路基板。
- 前記切断した面を絶縁材でコーティングした請求項7に記載の回路基板。
- 複数の絶縁層を積層した積層部を備え、前記積層部の絶縁層間に回路配線および回路素子を設け、前記複数の絶縁層のうち少なくとも1つの絶縁層に、その面方向に前記積層部から突出する突出部を設け、前記積層部の表面に前記回路配線に接続された第1の検査用電極を設け、前記突出部の表面に前記回路配線に接続された第2の検査用電極を設けた構成の回路基板を製造する工程と、
前記第1の検査用電極に検査用のプローブを当接して電気特性、結線状態、または前記回路素子の実装状態を検査する工程と、
前記第2の検査用電極に検査用のプローブを当接して電気特性、結線状態、または前記回路素子の実装状態を検査する工程と、
を実行することを特徴とする回路基板製造方法。 - 複数の絶縁層を積層した積層部を備え、前記積層部の絶縁層間に回路配線および回路素子を設け、前記複数の絶縁層のうち少なくとも1つの絶縁層に、その面方向に前記積層部から突出する突出部を設け、前記積層部の表面に前記回路配線に接続された第1の検査用電極を設け、前記突出部の表面に前記回路配線に接続された第2の検査用電極を設け、前記第1の検査用電極と前記第2の検査用電極とを前記回路配線および前記回路素子で接続した構成の回路基板を製造する工程と、
前記第1の検査用電極と前記第2の検査用電極とに、検査用のプローブを当接して電気特性、結線状態、または前記回路素子の実装状態を検査する工程と、
を実行することを特徴とする回路基板製造方法。 - 複数の絶縁層を積層した積層部を備え、前記積層部の絶縁層間に回路配線および回路素子を設け、前記複数の絶縁層のうち少なくとも1つの絶縁層に、その面方向に前記積層部から突出する突出部を設け、前記積層部の表面に前記回路配線に接続された第1の検査用電極を設け、前記突出部の表面に前記回路配線に接続された第2の検査用電極を設け、前記第1の検査用電極と前記第2の検査用電極とを前記回路配線で接続した構成の回路基板を製造する工程で、
前記第1の検査用電極に、検査用のプローブを当接して電気特性、結線状態、または前記回路素子の実装状態を検査し、
その後、前記第1の検査用電極を設けた絶縁層に他の絶縁層を積層し、
その後、前記第2の検査用電極に、再び前記検査用のプローブを当接して電気特性、結線状態、または前記回路素子の実装状態を検査することを特徴とする回路基板製造方法。 - 請求項9〜11のいずれかに記載の工程の後で、前記突出部を切断することを特徴とする回路基板製造方法。
- 請求項12に記載の工程の後で、切断した面を絶縁材でコーティングすることを特徴とする回路基板製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005213756A JP4839713B2 (ja) | 2005-07-25 | 2005-07-25 | 回路基板および回路基板製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005213756A JP4839713B2 (ja) | 2005-07-25 | 2005-07-25 | 回路基板および回路基板製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007035739A JP2007035739A (ja) | 2007-02-08 |
JP4839713B2 true JP4839713B2 (ja) | 2011-12-21 |
Family
ID=37794661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005213756A Expired - Fee Related JP4839713B2 (ja) | 2005-07-25 | 2005-07-25 | 回路基板および回路基板製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4839713B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4697037B2 (ja) * | 2006-05-09 | 2011-06-08 | 株式会社デンソー | 部品内蔵基板及びその配線不良検査方法 |
JP5064062B2 (ja) * | 2007-02-28 | 2012-10-31 | 株式会社日本マイクロニクス | 多層配線基板の検査方法 |
JP2013077842A (ja) * | 2013-01-17 | 2013-04-25 | Dainippon Printing Co Ltd | 配線板、配線板の検査方法 |
US9930793B2 (en) * | 2014-03-27 | 2018-03-27 | Intel Corporation | Electric circuit on flexible substrate |
US10192846B2 (en) | 2014-11-05 | 2019-01-29 | Infineon Technologies Austria Ag | Method of inserting an electronic component into a slot in a circuit board |
US10553557B2 (en) * | 2014-11-05 | 2020-02-04 | Infineon Technologies Austria Ag | Electronic component, system and method |
US10064287B2 (en) | 2014-11-05 | 2018-08-28 | Infineon Technologies Austria Ag | System and method of providing a semiconductor carrier and redistribution structure |
BR112015025844A2 (pt) * | 2014-11-12 | 2017-07-25 | Intel Corp | dispositivos eletrônicos vestíveis e componentes dos mesmos |
CN210725458U (zh) * | 2017-03-02 | 2020-06-09 | 株式会社村田制作所 | 树脂多层基板以及电子设备 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03283599A (ja) * | 1990-03-30 | 1991-12-13 | Ngk Insulators Ltd | セラミック多層基板の導通検査方法 |
JPH0412679A (ja) * | 1990-05-01 | 1992-01-17 | Nippondenso Co Ltd | 超音波モータ |
JPH0423158A (ja) * | 1990-05-18 | 1992-01-27 | Nec Corp | オンライン・ネットワーク・システム |
JPH05275852A (ja) * | 1992-03-24 | 1993-10-22 | Toppan Printing Co Ltd | 金属芯入りプリント配線板及びその製造方法 |
JP2000059032A (ja) * | 1998-08-04 | 2000-02-25 | Canon Inc | フレキシブル多層配線板 |
JP3682830B2 (ja) * | 1998-08-27 | 2005-08-17 | シャープ株式会社 | 部分的に可撓性を有するプリント配線板の製造方法 |
JP2000091722A (ja) * | 1998-09-16 | 2000-03-31 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
JP4533504B2 (ja) * | 2000-04-28 | 2010-09-01 | パナソニック株式会社 | 電子部品の製造方法 |
JP4398626B2 (ja) * | 2002-03-26 | 2010-01-13 | パナソニック株式会社 | 積層回路 |
JP3514453B1 (ja) * | 2003-01-16 | 2004-03-31 | 日本特殊陶業株式会社 | 高周波部品 |
JP2004363425A (ja) * | 2003-06-06 | 2004-12-24 | Hitachi Ltd | 受動素子内蔵基板 |
-
2005
- 2005-07-25 JP JP2005213756A patent/JP4839713B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007035739A (ja) | 2007-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4839713B2 (ja) | 回路基板および回路基板製造方法 | |
TWI389269B (zh) | 配線基板及探針卡 | |
US7102367B2 (en) | Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof | |
US8053878B2 (en) | Substrate, semiconductor device using the same, method for inspecting semiconductor device, and method for manufacturing semiconductor device | |
JP5071084B2 (ja) | 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール | |
US8289728B2 (en) | Interconnect board, printed circuit board unit, and method | |
TW201415037A (zh) | 微節距探針卡介面裝置以及微節距探針卡 | |
TW439162B (en) | An integrated circuit package | |
KR20090064314A (ko) | 반도체 장치 | |
US20070222465A1 (en) | Probe head with vertical probes, method for manufacturing the probe head and probe card using the probe head | |
US20120108108A1 (en) | Connecting terminal structure, manufacturing method of the same and socket | |
US5806178A (en) | Circuit board with enhanced rework configuration | |
US9502378B1 (en) | Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same | |
CN110531125B (zh) | 空间转换器、探针卡及其制造方法 | |
JP5107431B2 (ja) | プローブカード | |
CN101241901A (zh) | 内埋式芯片封装结构及其制作方法 | |
TW200529346A (en) | Fabrication method of semiconductor integrated circuit device | |
US20110080717A1 (en) | Interconnect board, printed circuit board unit, and method | |
JP2008060208A (ja) | 多層配線基板およびそれを用いたプローブカード | |
TWI810885B (zh) | 用於半導體測試之電路板 | |
TW200529727A (en) | Wiring structure for improving wiring response | |
JP2007134427A (ja) | モジュールパッケージ及びモジュールパッケージの製造方法 | |
JP4386070B2 (ja) | 高周波モジュール | |
JP4860761B2 (ja) | アダプタ基板及びこれを用いた半導体デバイス及びプリント基板の間の入出力信号の計測方法 | |
JP2011075489A (ja) | プローブカード用基板およびプローブカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110104 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110919 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4839713 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |