JP4839251B2 - ワイヤボンディング方法 - Google Patents

ワイヤボンディング方法 Download PDF

Info

Publication number
JP4839251B2
JP4839251B2 JP2007079887A JP2007079887A JP4839251B2 JP 4839251 B2 JP4839251 B2 JP 4839251B2 JP 2007079887 A JP2007079887 A JP 2007079887A JP 2007079887 A JP2007079887 A JP 2007079887A JP 4839251 B2 JP4839251 B2 JP 4839251B2
Authority
JP
Japan
Prior art keywords
bonding
semiconductor chip
wire bonding
image
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007079887A
Other languages
English (en)
Other versions
JP2008243984A (ja
Inventor
健二 菅原
勇 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Original Assignee
Shinkawa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinkawa Ltd filed Critical Shinkawa Ltd
Priority to JP2007079887A priority Critical patent/JP4839251B2/ja
Priority to TW096131000A priority patent/TW200839907A/zh
Priority to KR1020070099757A priority patent/KR100910744B1/ko
Publication of JP2008243984A publication Critical patent/JP2008243984A/ja
Application granted granted Critical
Publication of JP4839251B2 publication Critical patent/JP4839251B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置のボンディング点位置を光学的に認識し、ボンディング点位置にワイヤを接続するワイヤボンディング方法に関する。
従来のワイヤボンディング方法を図３乃至図５により説明する。図３に示すように、リードフレーム１に半導体チップ２が付着された試料３は、図４に示すワイヤボンディング装置１０により半導体チップ２のパッドＰ1 、Ｐ2 ・・・とリードフレーム１のリード部Ｌ1 、Ｌ2 ・・・にワイヤ４をワイヤボンディング方法により接続する。
かかるワイヤボンディング方法においては、一般的に、まず撮像装置１１によって半導体チップ２上の少なくとも２つの定点、及びリードフレーム１上の少なくとも２つの定点の正規の位置からのずれを検出して、この検出値に基づいて予め記憶されたボンディング座標を演算部で修正する。この撮像装置１１による検出の場合は、撮像装置１１の中心軸１１ａが測定点の真上に位置するようにＸ軸モータ１２及びＹ軸モータ１３が駆動される。前記したようにボンディング座標が修正された後、キャピラリ１５がＸＹ軸方向及びＺ軸方向に移動させられ、キャピラリ１５に挿通されたワイヤ４を半導体チップ２のパッドＰ1 、Ｐ2 ・・・とリードフレーム１のリード部Ｌ1 、Ｌ2 ・・・にワイヤボンディングする。
この場合、撮像装置１１の中心軸１１ａとキャピラリ１５の中心軸１５ａとは距離Ｗだけオフセットされているので、撮像装置１１によって定点のずれを検出してボンディング座標を修正した後、Ｘ軸モータ１２及びＹ軸モータ１３によってＸＹテーブル１６がオフセット量Ｗだけ移動させられ、キャピラリ１５が試料３の第１ボンディングの上方に位置させられる。その後、Ｘ軸モータ１２及びＹ軸モータ１３によるＸＹテーブル１６のＸＹ軸方向の移動と、Ｚ軸モータ１４によるキャピラリアーム１７の上下動（又は揺動）によるキャピラリ１５のＺ軸方向の移動により、前記修正されたボンディング座標にワイヤ４がワイヤボンディングされる。図４において、キャピラリアーム１７はボンディングヘッド１８に揺動自在に設けられ、撮像装置１１は撮像装置保持アーム１９を介してボンディングヘッド１８に固定されている。なお、Ｘｗはオフセット量ＷのＸ軸成分、Ｙｗはオフセット量ＷのＹ軸成分を示す。
前記したワイヤボンディング方法は、ボンディング点の位置画像取込み及びボンディング点位置認識処理である。しかし、ワイヤボンディング装置１０は、その発熱源による周囲温度変化や動作発熱等によって、キャピラリアーム１７の熱膨張と撮像装置１１を保持する撮像装置保持アーム１９の熱膨張とに差が生じ、撮像装置１１の中心軸１１ａとキャピラリ１５の中心軸１５ａとのオフセット量Ｗが変動する。この変動による誤差分がボンディング位置ずれとして表れる。このボンディング位置ずれの検出は、一般にパッドＰ1 、Ｐ2 ・・・にボンディングされたボール（圧着ボールという）の中心位置又はずれを撮像装置１１によって検出することが行われている。
従来、前記したボンディング点の位置認識処理と、ボンディング後の画像認識処理を採り入れたワイヤボンディング方法は、図５のフローチャートの工程によって行われる。リードフレーム１の先頭の半導体チップ２Ａがボンディングセンター（撮像装置１１の中心軸１１ａ）に搬送２０されて位置決めされると、撮像装置１１によって半導体チップ２のボンディング点画像取込み２１される。そして、撮像装置１１で撮像した画像とボンディング点画像とを比較し、半導体チップ２のボンディング点の位置ずれ量を算出するボンディング点位置認識処理２２が行われる。このボンディング点位置認識処理２２が認識終了２３すると、補正されたボンディング点にワイヤボンディング２４が行われる。次に半導体チップ２Ａに対するボンディング後の圧着ボールの画像取込み２５が行われ、ボンディング画像位置ずれの認識処理２６が行われる。この認識処理２６が認識終了２７し、位置ずれがある場合には前記したオフセット量Ｗが補正される。
次に次の半導体チップ２Ｂがボンディングセンター（撮像装置１１の中心軸１１ａ）に搬送３０され、前記した半導体チップ２Ａと同様に処理される。即ち、半導体チップ２Ｂのボンディング点画像取込み３１、ボンディング点位置認識処理３２、認識終了３３後に半導体チップ２Ｂに対するワイヤボンディング３４が行われる。次に半導体チップ２Ｂに対するボンディング後の圧着ボールの画像取込み３５、ボンディング画像位置ずれの認識処理３６が行われる。この認識処理３６が認識終了３７し、位置ずれがある場合には前記したオフセット量Ｗが補正される。この種のワイヤボンディング方法として、例えば特許文献１及び２が挙げられる。なお、特許文献２は、図５に２点鎖線で示すように、半導体チップ２Ｂ、２Ｃの搬送３０、４０は、ボンディング点位置認識処理２２、３２と平行に行い、ワイヤボンディング作業の高速化を図っている。
特開平８−３１８６３号（特許第３２３５００８号）公報 特開平９−３０６９３９号（特許第３５６０７３１号）公報
またワイヤボンディング作業の高速化を図ったものとして、例えば特許文献３が挙げられる。特許文献３は、キャピラリとカメラ（撮像装置）を有する照明装置とのオフセット量は、半導体チップのピッチの整数倍となっている。このように、キャピラリと撮像装置とのオフセット量を半導体チップのピッチの整数倍にするために、撮像装置はボンディングヘッドにＸ方向に移動自在に取付けられている。そこで、例えばオフセットが半導体チップのピッチと同じ場合には、２番目の半導体チップへのワイヤボンディング動作中に、既にワイヤボンディングされた１番目の半導体チップの画像取込み及び画像認識処理を行っている。
特開平９−３６１６４号公報
例えば車載用半導体装置においては、生産工程の信頼性向上のため、ワイヤボンディング後の圧着ボールの全数検査は必須である。しかし、図５に示す方法で半導体チップ２Ａのワイヤボンディング後画像認識処理２６を行うと、１ワイヤに０．０５秒かかるとすると、２４０ワイヤでは１２秒必要となり、生産性が悪い。
これに対して特許文献３は、次の半導体チップへのワイヤボンディング中にワイヤボンディング済の半導体チップのワイヤボンディング後画像認識処理を行うので、無駄な時間を大幅に削減することができ、生産性の向上が図れる。しかし、ワイヤボンディング後の画像取込みは、ワイヤボンディングが終了して次の半導体チップをボンディングセンターに搬送し、即ちワイヤボンディングが終了した半導体チップは整数ピッチ搬送した位置で行うことになる。このように、ワイヤボンディング位置とワイヤボンディング後の画像取込み位置（ステージ）が異なるので、次のような問題があった。
第１に、ワイヤボンディング位置でワイヤボンディングされた半導体チップが画像取込み位置に搬送された場合、前記異なる２カ所の位置決め位置（ステーション）にミクロンオーダーで全く同じ状態にするのは不可能であり、かつリードフレームを両位置で全く同じ状態に位置決めすることはできない。このため、ワイヤボンディング位置（ステーション）と異なる位置での位置決め状態の半導体チップを測定し、その結果で前記したオフセット量を補正（キャピラリ側へフィードバック）しても、適正なオフセット量で無いために正確なワイヤボンディングができない。
第２に、検出条件もワイヤボンディング位置と画像取込み位置とでは、温度、照明等が微妙に異なる。またワイヤボンディング後に半導体チップを搬送した後にワイヤボンディング後の画像取込みを行うので、時間的な経時変化によっても検出条件が微妙に異なる。このように検出条件が異なることにより、前記第１と同様に、その結果で前記したオフセット量を補正（キャピラリ側へフィードバック）しても、適正なオフセット量で無いために正確なワイヤボンディングができない。
本発明の課題は、ワイヤボンディング作業の高速化が図れると共に、より一層のワイヤボンディング精度の向上が図れるワイヤボンディング方法を提供することにある。
上記課題を解決するための本発明の請求項１は、ワイヤが挿通されたキャピラリと、このキャピラリとオフセットして配設された撮像装置とを備えたワイヤボンディング装置によって、ボンディングセンターに搬送された半導体チップのボンディング点画像を撮像装置で取込み、そのボンディング点位置ずれを算出するボンディング点位置認識処理を行った後、補正されたボンディング点にワイヤボンディングし、この半導体チップに対するボンディング後の画像取込みを行い、その後にボンディング後画像位置ずれの認識処理を行い、画像位置ずれがある場合には前記オフセット量を補正してワイヤボンディングを行うワイヤボンディング方法において、
前記ボンディング後画像位置ずれの認識処理は、前記した半導体チップに対するボンディング後の画像取込みの後に、次の半導体チップをボンディングセンターに搬送し、該半導体チップのボンディング点画像を撮像装置で取込み、そのボンディング点位置ずれを算出するボンディング点位置認識処理を行った後、補正されたボンディング点にワイヤボンディングする該ワイヤボンディング中に行うことを特徴とする。
半導体チップへのワイヤボンディング後に、その位置でワイヤボンディング後の画像取込みを行うので、画像取込み精度の低下は生じない。また半導体チップのワイヤボンディング後画像認識処理を次の半導体チップへのワイヤボンディングの工程中に行うので、ワイヤボンディング作業の高速化が図れる。
本発明のワイヤボンディング方法の一実施の形態を図１及び図２により説明する。なお、図３乃至図５と同じ又は相当部材及び部分には同一符号を付して説明する。図１の工程と従来例の図５の工程を比較すれば明らかなように、図５の従来例は半導体チップ２Ａ、２Ｂ・・・のワイヤボンディング後の画像取込み２５、３５・・・後にボンディング後画像認識処理２６、３６・・・を行っている。本実施の形態は、図１に示すように、半導体チップ２Ａ、２Ｂ・・・のワイヤボンディング後の画像取込み２５、３５・・・後にはボンディング後画像認識処理２６、３６・・・は行ってはいなく、半導体チップ２Ｂ、２Ｃ・・・へのワイヤボンディング３４、４４・・・中にボンディング後画像認識処理２６、３６・・・を行っている。
以下、図１及び図２により図３及び図４を参照しながら説明する。リードフレーム１の先頭の半導体チップ２Ａがボンディングセンター５０（図２（ａ）参照）（撮像装置１１の中心軸１１ａ）に搬送２０されて位置決めされると、撮像装置１１によって半導体チップ２のボンディング点画像取込み２１される。そして、撮像装置１１で撮像した画像とボンディング点画像とを比較し、半導体チップ２のボンディング点の位置ずれ量を算出するボンディング点位置認識処理２２が行われる。このボンディング点位置認識処理２２が認識終了２３すると、補正されたボンディング点にワイヤボンディング２４（図２（ｂ）参照）が行われる。次に半導体チップ２Ａに対するボンディング後の圧着ボールの画像取込み２５が行われる。以上は従来例（図５）と同じ工程である。
次に次の半導体チップ２Ｂがボンディングセンター５０（図２（ｃ）参照）（撮像装置１１の中心軸１１ａ）に搬送３０され、前記した半導体チップ２Ａと同様に処理される。即ち、半導体チップ２Ｂのボンディング点画像取込み３１、ボンディング点位置認識処理３２、認識終了３３後に半導体チップ２Ｂに対するワイヤボンディング３４（図２（ｄ）参照）が行われる。本実施の形態においては、ワイヤボンディング位置（ボンディングセンター５０）で半導体チップ２Ａのワイヤボンディング後の画像取込み２５を行ったデータの処理、即ち半導体チップ２Ａのワイヤボンディング後画像認識処理２６を半導体チップ２Ｂへのワイヤボンディング３４と同時に行う。この認識処理２６が認識終了２７し、位置ずれがある場合には前記したオフセット量Ｗが補正される。次に半導体チップ２Ｂに対するボンディング後の圧着ボールの画像取込み３５が行われる。
続いて次の半導体チップ２Ｃがボンディングセンター５０（図２（ｅ）参照）（撮像装置１１の中心軸１１ａ）に搬送４０され、前記した半導体チップ２Ａ、２Ｂと同様に処理される。即ち、半導体チップ２Ｃのボンディング点画像取込み４１、ボンディング点位置認識処理４２、認識終了４３後に半導体チップ２Ｃに対するワイヤボンディング４４（図２（ｆ）参照）が行われる。本実施の形態においては、前記と同様に、ワイヤボンディング位置（ボンディングセンター５０）で半導体チップ２Ｂのワイヤボンディング後の画像取込み３５を行ったデータの処理、即ち半導体チップ２Ｂのワイヤボンディング後画像認識処理３６を半導体チップ２Ｃへのワイヤボンディング４４と同時に行う。この認識処理３６が認識終了３７し、位置ずれがある場合には前記したオフセット量Ｗが補正される。次に半導体チップ２Ｃに対するボンディング後の圧着ボールの画像取込み４５が行われる。
このように、半導体チップ２Ａ、２Ｂ・・・へのワイヤボンディング２４、３４・・・後に、その位置でワイヤボンディング後の画像取込み２５、３５・・・を行う。このため、特許文献３による問題点として挙げた第１及び第２の問題点は生じない。また半導体チップ２Ａ、２Ｂ・・・のワイヤボンディング後画像認識処理２６、３６・・・を半導体チップ２Ｂ、２Ｃ・・・へのワイヤボンディング３４、３５・・の工程中に行うので、ワイヤボンディング作業の高速化が図れる。
本発明のワイヤボンディング方法の一実施の形態を示すフローチャート図である。 画像処理の流れを示す説明図である。 試料の１例を示す平面図である。 ワイヤボンディング装置の１例を示す斜視図である。 従来のワイヤボンディング方法のフローチャート図である。
符号の説明
１ リードフレーム
２（２Ａ、２Ｂ、２Ｃ） 半導体チップ
３ 試料
４ ワイヤ
１０ ワイヤボンディング装置
１１ 撮像装置
１１ａ 中心軸
１５ キャピラリ
１５ａ 中心軸
２０ 半導体チップ２Ａの搬送
２１ ボンディング点位置画像取込み
２２ ボンディング点位置認識処理
２３ 認識終了
２４ ワイヤボンディング
２５ ボンディング後の画像取込み
２６ ボンディング後画像認識処理
２７ 認識終了
３０ 半導体チップ２Ｂの搬送
３１ ボンディング点位置画像取込み
３２ ボンディング点位置認識処理
３３ 認識終了
３４ ワイヤボンディング
３５ ボンディング後の画像取込み
３６ ボンディング後画像認識処理
３７ 認識終了
５０ ボンディングセンター

Claims (1)

  1. ワイヤが挿通されたキャピラリと、このキャピラリとオフセットして配設された撮像装置とを備えたワイヤボンディング装置によって、ボンディングセンターに搬送された半導体チップのボンディング点画像を撮像装置で取込み、そのボンディング点位置ずれを算出するボンディング点位置認識処理を行った後、補正されたボンディング点にワイヤボンディングし、この半導体チップに対するボンディング後の画像取込みを行い、その後にボンディング後画像位置ずれの認識処理を行い、画像位置ずれがある場合には前記オフセット量を補正してワイヤボンディングを行うワイヤボンディング方法において、
    前記ボンディング後画像位置ずれの認識処理は、前記した半導体チップに対するボンディング後の画像取込みの後に、次の半導体チップをボンディングセンターに搬送し、該半導体チップのボンディング点画像を撮像装置で取込み、そのボンディング点位置ずれを算出するボンディング点位置認識処理を行った後、補正されたボンディング点にワイヤボンディングする該ワイヤボンディング中に行うことを特徴とするワイヤボンディング方法。
JP2007079887A 2007-03-26 2007-03-26 ワイヤボンディング方法 Expired - Fee Related JP4839251B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007079887A JP4839251B2 (ja) 2007-03-26 2007-03-26 ワイヤボンディング方法
TW096131000A TW200839907A (en) 2007-03-26 2007-08-22 Wire bonding method
KR1020070099757A KR100910744B1 (ko) 2007-03-26 2007-10-04 와이어 본딩 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007079887A JP4839251B2 (ja) 2007-03-26 2007-03-26 ワイヤボンディング方法

Publications (2)

Publication Number Publication Date
JP2008243984A JP2008243984A (ja) 2008-10-09
JP4839251B2 true JP4839251B2 (ja) 2011-12-21

Family

ID=39914992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007079887A Expired - Fee Related JP4839251B2 (ja) 2007-03-26 2007-03-26 ワイヤボンディング方法

Country Status (3)

Country Link
JP (1) JP4839251B2 (ja)
KR (1) KR100910744B1 (ja)
TW (1) TW200839907A (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04343235A (ja) * 1991-05-21 1992-11-30 Mitsubishi Electric Corp ワイヤボンディング装置
JPH06326163A (ja) * 1993-05-12 1994-11-25 Hitachi Ltd 超音波ワイヤボンディング装置
JP3101853B2 (ja) * 1994-04-27 2000-10-23 株式会社新川 ボンデイング座標のティーチング方法
JPH0917822A (ja) * 1995-06-30 1997-01-17 Sony Corp 半導体製造装置及び方法
JPH0936164A (ja) * 1995-07-21 1997-02-07 Mitsubishi Electric Corp 半導体製造装置および半導体装置の製造方法
JP3298795B2 (ja) * 1996-07-16 2002-07-08 株式会社新川 リードフレームの搬送データ設定方法
JP3455137B2 (ja) 1999-06-14 2003-10-14 株式会社新川 ワイヤボンディング方法及び装置

Also Published As

Publication number Publication date
TW200839907A (en) 2008-10-01
JP2008243984A (ja) 2008-10-09
KR100910744B1 (ko) 2009-08-05
TWI351068B (ja) 2011-10-21
KR20080087631A (ko) 2008-10-01

Similar Documents

Publication Publication Date Title
US10068872B2 (en) Mounting apparatus and method of correcting offset amount of the same
KR101814270B1 (ko) 본딩 장치 및 본딩 방법
TWI593046B (zh) Bonding device and bonding method
TW201413851A (zh) 晶粒接合機及晶粒位置辨識方法
JP6787612B2 (ja) 第１物体を第２物体に対して位置決めする装置及び方法
JP4482598B2 (ja) ボンディング装置、ボンディング装置の補正量算出方法及びボンディング方法
KR102026145B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP4343989B1 (ja) ボンディング装置およびボンディング装置に用いられるボンディング領域の位置認識方法及びプログラム
US20100072262A1 (en) Wire bonding method
KR100591951B1 (ko) 다이본딩 방법 및 장치
JP4839251B2 (ja) ワイヤボンディング方法
JP5975668B2 (ja) ワーク搬送装置、ワーク搬送方法および組付部品の製造方法
JP2012069731A (ja) ダイボンダ及び半導体製造方法
KR100718973B1 (ko) 반도체 칩 검사장치 및 검사방법
JP5362404B2 (ja) 半導体集積回路装置の製造方法
JP4083533B2 (ja) 半導体装置の製造方法
JP5022598B2 (ja) ボンディング装置及び半導体装置の製造方法
JP4555726B2 (ja) ボンディング装置
JP4237486B2 (ja) ペレットのピックアップ方法及びペレットボンディング装置
JP5647312B2 (ja) 半導体集積回路装置の製造方法
JP3792080B2 (ja) 半導体装置の製造方法
JPH11163037A (ja) インナリードボンディング方法及びインナリードボンディング装置
JP3686064B2 (ja) ボンディング方法及びボンディング装置
JPH08316259A (ja) 半導体製品のワイヤボンディング方法および装置
JPH0758157A (ja) テープ・キャリャ・パッケージ接続装置および接続方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111003

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees