JP4835048B2 - マイクロ構造体 - Google Patents

マイクロ構造体 Download PDF

Info

Publication number
JP4835048B2
JP4835048B2 JP2005185624A JP2005185624A JP4835048B2 JP 4835048 B2 JP4835048 B2 JP 4835048B2 JP 2005185624 A JP2005185624 A JP 2005185624A JP 2005185624 A JP2005185624 A JP 2005185624A JP 4835048 B2 JP4835048 B2 JP 4835048B2
Authority
JP
Japan
Prior art keywords
conductive pattern
substrate
layer
conductive
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005185624A
Other languages
English (en)
Other versions
JP2007000986A (ja
Inventor
成正 岩本
裕文 元川
芳春 中村
良治 今井
友洋 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Corp
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Works Ltd filed Critical Panasonic Corp
Priority to JP2005185624A priority Critical patent/JP4835048B2/ja
Publication of JP2007000986A publication Critical patent/JP2007000986A/ja
Application granted granted Critical
Publication of JP4835048B2 publication Critical patent/JP4835048B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Description

本発明は、密封された空間と該空間の内外に跨る導電パターンとを有するマイクロ構造体に関するものである。
従来から、マイクロマシニング技術を用いたマイクロ構造体がリレーやセンサ等のデバイスに使用されている。この種のマイクロ構造体を使用したデバイスとして、例えば図10に示す静電容量型の加速度センサがある。
詳しく説明すると、この加速度センサは、図10における下面に凹部を有する第1の基板1と、凹部を密閉して第1の基板1との間に密閉空間10を形成する形で第1の基板1に接合された第2の基板2とからなる。
第1の基板1は、加速度による慣性力を受ける変位部11aと、変位部11aを包囲し第2の基板2に結合する枠部11bと、変位部11aと枠部11bとにそれぞれ連結され変位部11aを枠部11bに対して変位自在に支持する支持部11cとを有するベース11と、ベース11を挟んで第2の基板2の反対側において枠部11bに結合することによりベース11の枠部11bとともに図10における下側に開口した凹部を構成するカバー12とからなる。
また、変位部11aにおいて第2の基板2に対向する面には可動電極41が設けられ、第2の基板2において可動電極41に対向する位置には固定電極42が設けられている。すなわち、加速度が、加速度に応じた慣性力を受けた変位部11aの枠部11bに対する変位量に変換され、更に、変位部11aの変位量が、可動電極41と固定電極42との間の静電容量の変化に変換される。
この種のマイクロ構造体を使用したデバイスとしては、上記のように変位部11aが加速度に応じた慣性力を受けて変位することを利用する加速度センサの他、変位部11aを静電力によって振動させる電極を備え、変位部11aが角速度に応じたコリオリ力を受けて変位することを利用する角速度センサがある。また、変位部11aの変位を電気信号に変換する変換手段としては、上記のような可動電極41と固定電極42との他、例えば、支持部11cに設けられ支持部11cの歪みを電気信号に変換するピエゾ素子も用いられる。
可動電極41や固定電極42を密閉空間10内に設けることにより、密閉空間10外から埃等の異物やガスが入り込むことを防ぎ、可動電極41や固定電極42が腐食されることを防いで寿命を延長することができる。又は、第1の基板1をベース11のみで構成し、変位部11aと支持部とを、枠部11bとともに凹部を形成するダイアフラム状とすれば、密閉空間10の内外の圧力差に応じた変位量で変位部11aが枠部11bに対して変位するようになるから、圧力センサとなる。
あるいは、変位部11aに磁性体(図示せず)を取り付けるとともに可動接点(図示せず)を設け、可動接点に対向する固定接点(図示せず)を第2の基板2に設け、密閉空間10外の電磁石(図示せず)によって変位部11aを駆動して可動接点を固定接点に離接させるように構成すれば、上記のマイクロ構造体を電磁リレーとすることもできる。以下、センサにおける変換手段と、電磁リレーにおける可動接点及び固定接点とを総称して機能部と呼ぶ。
機能部と密閉空間10外とを電気的に接続するに当たっては、従来は、第2の基板2において、密閉空間10内に向けられる一方の面に第1の導電パターン31を設け、他方の面(すなわち密閉空間10外)に第2の導電パターン32を設け、スルーホール2bを表裏に貫設し、第1の導電パターン31とスルーホール2b内面に設けた導電パターン35とを介して機能部と第2の導電パターン32とを電気的に接続していた。第2の導電パターン32は、例えばプリント配線板P(図11参照)への面実装に用いられる。スルーホール2bは、例えば図10に示すように第1の基板1によって閉塞したり、図11に示すような例えば合成樹脂からなる封止材Rや金属メッキをスルーホール2b内に設けることによって閉塞していた(例えば、特許文献1参照)。
特開2001−141463号公報
しかし、金属メッキや封止材Rによってスルーホール2bを閉塞する場合、金属メッキや封止材Rと、第2の基板2との間の熱膨張率の差により、スルーホール2bの内面と金属メッキ又は封止材Rとの間に隙間が生じる可能性があったため、気密封止の信頼性が低かった。また、第1の基板1によってスルーホール2bを閉塞する場合、スルーホール2bを設ける部位を確保する必要があるために第1の基板1が大型化しやすかった。
本発明は上記事由に鑑みて為されたものであり、その目的は、気密封止の信頼性が向上したマイクロ構造体を提供することにある。
請求項1の発明は、凹部を有する第1の基板と、第1の基板に表面を向けて凹部を密封する形で第1の基板に接合された多層基板からなる第2の基板とを備え、第2の基板は、表面に設けられ少なくとも一部が凹部の内面に対向する第1の導電パターンと、反対面に設けられた第2の導電パターンと、内部に設けられた第3の導電パターンとを備え、第2の基板の両面には、それぞれ内面に第3の導電パターンを露出させるビアホールが設けられ、各ビアホールの内面にはそれぞれ第4の導電パターンが設けられ、第3の導電パターンと第4の導電パターンとを介して第1の導電パターンと第2の導電パターンとが電気的に接続されていて、第3の導電パターンは第2の基板の端まで設けられており、当該第2の基板の端にて前記第3の導電パターンの切断面が形成されていることを特徴とする。
この発明によれば、第2の基板を貫通するスルーホールを設けてスルーホール内面に設けた導電パターンを介して第1の導電パターンと第2の導電パターンとを電気的に接続する場合に比べ、気密封止の信頼性が向上する。また、スルーホールを第1の基板によって閉塞する場合と異なり、第1の基板の大型化を招くことがない。
請求項の発明は、請求項の発明において、第1の導電パターンと、第1の導電パターンに電気的に接続された第3の導電パターン及び第4の導電パターンと、第3の導電パターン及び第4の導電パターンを介して第1の導電パターンに電気的に接続された第2の導電パターンとが、複数組設けられていることを特徴とする。
この発明によれば、第3の導電パターンを1個のみ設ける場合に比べ、より複雑な回路を構成することができる。
請求項の発明は、請求項1又は請求項2の発明において、第3の導電パターンを、第2の基板の厚さ方向の中央よりも一方の面に近い位置に設けたことを特徴とする。
この発明によれば、ビアホールの内面は一般的に開口に近付くほど内径を大きくする方向に傾斜するから、第2の基板における第3の導電パターンに近い側の面で、ビアホールと第4の導電パターンとをより高い密度で設けることができる。
請求項の発明は、請求項1〜のいずれかの発明において、第4の導電パターンは、ビアホールの内面全体を覆うことを特徴とする。
この発明によれば、第3の導電パターンとの間に隙間を空ける場合に比べ、気密性が更に向上する。
本発明によれば、第2の基板の内部に設けられた第3の導電パターンを介して第1の導電パターンと第2の導電パターンとを電気的に接続するので、第2の基板を貫通するスルーホールを設けてスルーホール内面に設けた導電パターンを介して第1の導電パターンと第2の導電パターンとを電気的に接続する場合に比べ、気密封止の信頼性が向上する。また、スルーホールを第1の基板によって閉塞する場合と異なり、第1の基板の大型化を招くことがない。
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。なお、以下ではマイクロ構造体を使用したデバイスとして、加速度センサを例に挙げて説明するが、本発明は、互いに接合される基板間に密閉空間を有する構造であれば、従来例で説明した角速度センサ、圧力センサ、電磁リレー等にも適用可能である。
本実施形態は、図1に示すように、凹部を有する第1の基板1と、第1の基板1に結合して凹部を閉塞し第1の基板1との間に密閉空間10を形成する第2の基板2とからなる。以下、上下左右は図1を基準とする。つまり、第2の基板2の厚さ方向を上下方向とし、うち第1の基板1が結合した側を上側とする。
第1の基板1は、加速度による慣性力を受ける変位部11aと、変位部11aよりも厚さ寸法が大きく変位部11aを包囲し第2の基板2の上面に結合する枠部11bと、変位部11aよりも厚さ寸法が小さく変位部11aと枠部11bとにそれぞれ連結され弾性を有し変位部11aを枠部11bに対して変位自在に支持する支持部11cとを有するベース11と、枠部11bの上面に結合することによりベース11の枠部11bとの間に下側に開口した凹部を形成するカバー12とからなる。ベース11は例えばシリコンからなり、カバー12は例えばガラスからなる。ベース11は、従来周知の半導体プロセスによって形成することができる。ベース11の枠部11bは、例えば陽極接合により、カバー12と第2の基板2とにそれぞれ接合される。
変位部11aの下面には、可動電極41が設けられている。また、第2の基板2の上面には、可動電極41に対向する固定電極42と、複数個の第1の導電パターン31が設けられている。第1の導電パターン31のうち、1個は可動電極41に電気的に接続され、別の1個は固定電極42に電気的に接続されている。
変位部11aが加速度による慣性力を受けて枠部11bに対して上下に変位すると、可動電極41と固定電極42との間の静電容量が変化する。つまり、可動電極41と固定電極42との間の静電容量に基いて加速度を検出することができるのであり、可動電極41と固定電極42と変位部11aとが機能部を構成している。また、カバー12の下面には、変位部11bの可動範囲を確保する凹部12aが設けられている。
第2の基板2は多層基板であって、内部に複数個の第3の導電パターン33(1個のみ図示)を有し、下面に複数個の第2の導電パターン32(1個のみ図示)を有する。さらに、第2の基板2の上下両面にはそれぞれ内面に第3の導電パターン33を露出させるビアホール2aが設けられ、各ビアホール2aの内面にはそれぞれ第4の導電パターン34が設けられていて、第3の導電パターン33と第4の導電パターン34とを介して第1の導電パターン31と第2の導電パターン32とは電気的に接続されている。
上記構成によれば、第2の基板2の内部の第3の導電パターン33を介して第1の導電パターン31と第2の導電パターン32とを電気的に接続しているから、従来例のようにスルーホール2bを設けてスルーホール2bを封止材Rや金属メッキで封止する場合に比べて密閉空間10の気密性が向上する。また、スルーホール2bを第1の基板1で閉塞する場合に比べ、第1の基板1にスルーホール2bを閉塞する部位を設ける必要がないから第1の基板1の小型化が可能となる。
ここで、第3の導電パターン33は、図2に示すように第2の基板2の端まで設けるよりも、図3に示すように第2の基板2により完全に覆うようにした方が気密性が向上し望ましい。また、第4の導電パターン34は、図4に示すようにビアホール2aの内面の一部にのみ設けるよりも、図5に示すようにビアホール2aの内面全体を覆うように設けた方が気密性が向上し望ましい。
以下、本実施形態の第2の基板2を形成する方法の例について説明する。ここで、マイクロ構造体は、通常の半導体プロセスと同様に、複数個が一体化したものを形成した後にダイシングによって個々に切り離して製造されるが、以下では主に1個のマイクロ構造体に対応する部分に着目して説明する。
第2の基板2は、例えば図6(a)に示すように上面に第3の導電パターン33が設けられた第1層21の上面に、図6(b)に示すように第2層22を接合し、次に図6(c)に示すように第1層21と第2層22とにそれぞれビアホール2aを設けて、最後に図6(d)に示すように第1,第2,第4の導電パターン31,32,34をそれぞれ形成する。固定電極42のように第2の基板2に設けられる電極は、第1の導電パターン31とともに形成される。第1層21と第2層22とは、それぞれ例えばアルミナからなるセラミックスやガラスからなり、厚さ寸法はそれぞれ例えば0.2mm〜0.5mmである。第1層21と第2層22とで材料を異ならせることも可能ではあるが、同じ材料を用いたほうが熱応力が発生せず接合もさせやすいため望ましい。
各導電パターン31〜34及び可動電極41及び固定電極42の材料には、それぞれ例えば銅、アルミ、金などを用いることができる。また、第1及び第2の導電パターン31,32の厚さは、それぞれ例えば0.1μm〜10μmである。さらに、第3の導電パターン33の厚さは、例えば0.1μm〜100μmである。各導電パターン31〜34は、例えばスパッタリングやメッキやペーストの塗布や薄膜の貼着といった周知の手段を用いて形成された導電体の層に、フォトリソグラフィーにより形成したレジストを利用したエッチングを施すことによって形成することができる。
また、第1層21と第2層22との接合には、溶融接合や、超音波溶接や、陽極接合や、接着剤を用いた貼着などの周知の手段を用いることができる。特に、溶融接合や陽極接合は、第1層21と第2層22とを強固に結合させることができる。
第1層21と第2層22との接合に陽極接合を用いる場合、例えば図7に示すようにそれぞれ長方形状の第1層21が3行3列に計9個分切り取られる基板20に、全ての第3の導電パターン33を含む導電パターン30を設け、この導電パターン30を陽極接合に用いる。図7の例について詳しく説明すると、基板20は円板形状であって、導電パターン30は、第3の導電パターン33となる部位の他、外周に沿って設けられ陽極接合時に電極が接続される円環部30aと、それぞれ第3の導電パターン33となる部位と円環部30aとを連結する連結部30bとを有する。この基板20は、第2層22を有する基板(図示せず)と、ベース11の構造が設けられた基板(図示せず)と、カバー12の構造が設けられた基板(図示せず)とに接合された後、上記各基板とともに図7の破線箇所が切断される。
さらに、ビアホール2aを設ける方法としては、サンドブラストや、レーザ加工や、超音波加工や、ドリル加工や、ドライエッチングや、ウェットエッチングといった周知の手段を用いることができる。上記の方法のうち、サンドブラストを用いると加工時間を最も短縮することができる。ビアホール2aの内径は、例えば50μm〜500μmである。図6(a)〜(d)のように第1層21と第2層22との接合後にビアホール2aを設ける場合には、例えばSFのような反応性ガスを用いたドライエッチングによってビアホール2aを形成すれば、第3の導電パターン33が侵食されず第3の導電パターン33と第4の導電パターン34との電気的接続の信頼性が確保されるから望ましい。
なお、第1層21と第2層22とを接合してからビアホール2aを設ける代わりに、図8(a)〜(d)に示すように第1層21と第2層22との接合前にビアホール2aを貫通穴の形で設けてもよい。この場合、図6(a)〜(d)の製造方法に比べ、第1層21と第2層22との接合方法としてビアホール2aが変形しにくい方法を選択する必要があるものの、第4の導電パターン34を確実に第3の導電パターン33に接続することができる。
また、第1及び第2の導電パターン31,32を、それぞれ第1層21と第2層22との接合前に設けてもよい。
ここで、第1層21と第2層22とで厚さ寸法を異ならせれば、図9に示すように第2の基板2の厚さ方向の中央よりも一方の面に近い位置に第3の導電パターン33を設けることができる。ビアホール2aを形成する方法には、サンドブラストのように、形成されるビアホール2aの内側面が開口に近付くほど内径を大きくする方向に傾斜するものが多いから、上記のように第2の基板2の一方の面に近い位置に第3の導電パターン33を設ければ、第3の導電パターン33に近い方の面においてビアホール2aの開口が小さくなり、より緻密な回路を形成することができる。
本発明の実施形態を示す断面図である。 同上の比較例の要部を示す断面図である。 同上の要部を示す断面図である。 同上の比較例の要部を示す断面図である。 同上の要部を示す断面図である。 同上の第2の基板の製造方法の一例を示し、(a)〜(d)はそれぞれ異なる段階を示す断面図である。 同上の製造過程において第2の基板の第1層を9個分有する基板を示す平面図である。 同上の第2の基板の製造方法の別の例を示し、(a)〜(d)はそれぞれ異なる段階を示す断面図である。 同上の別の形態の要部を示す断面図である。 従来例を示す断面図である。 別の従来例の要部を示す断面図である。
符号の説明
1 第1の基板
2 第2の基板
2a ビアホール
31 第1の導電パターン
32 第2の導電パターン
33 第3の導電パターン
34 第4の導電パターン

Claims (4)

  1. 凹部を有する第1の基板と、第1の基板に表面を向けて凹部を密封する形で第1の基板に接合された多層基板からなる第2の基板とを備え、第2の基板は、表面に設けられ少なくとも一部が凹部の内面に対向する第1の導電パターンと、反対面に設けられた第2の導電パターンと、内部に設けられた第3の導電パターンとを備え、第2の基板の両面には、それぞれ内面に第3の導電パターンを露出させるビアホールが設けられ、各ビアホールの内面にはそれぞれ第4の導電パターンが設けられ、第3の導電パターンと第4の導電パターンとを介して第1の導電パターンと第2の導電パターンとが電気的に接続されていて、第3の導電パターンは第2の基板の端まで設けられており、当該第2の基板の端にて前記第3の導電パターンの切断面が形成されていることを特徴とするマイクロ構造体。
  2. 第1の導電パターンと、第1の導電パターンに電気的に接続された第3の導電パターン及び第4の導電パターンと、第3の導電パターン及び第4の導電パターンを介して第1の導電パターンに電気的に接続された第2の導電パターンとが、複数組設けられていることを特徴とする請求項1記載のマイクロ構造体。
  3. 第3の導電パターンを、第2の基板の厚さ方向の中央よりも一方の面に近い位置に設けたことを特徴とする請求項1又は請求項2記載のマイクロ構造体。
  4. 第4の導電パターンは、ビアホールの内面全体を覆うことを特徴とする請求項1〜3のいずれか記載のマイクロ構造体。
JP2005185624A 2005-06-24 2005-06-24 マイクロ構造体 Expired - Fee Related JP4835048B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005185624A JP4835048B2 (ja) 2005-06-24 2005-06-24 マイクロ構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005185624A JP4835048B2 (ja) 2005-06-24 2005-06-24 マイクロ構造体

Publications (2)

Publication Number Publication Date
JP2007000986A JP2007000986A (ja) 2007-01-11
JP4835048B2 true JP4835048B2 (ja) 2011-12-14

Family

ID=37687034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005185624A Expired - Fee Related JP4835048B2 (ja) 2005-06-24 2005-06-24 マイクロ構造体

Country Status (1)

Country Link
JP (1) JP4835048B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5130711B2 (ja) 2006-12-26 2013-01-30 セイコーエプソン株式会社 電気光学装置及びその製造方法
KR100812235B1 (ko) * 2007-01-11 2008-03-10 주식회사 만도 자동차의 충격 흡수식 조향 컬럼
KR100812238B1 (ko) * 2007-01-11 2008-03-10 주식회사 만도 자동차의 조향컬럼
KR100812240B1 (ko) * 2007-01-11 2008-03-10 주식회사 만도 자동차의 충격 흡수식 조향 컬럼
KR100862428B1 (ko) * 2007-07-12 2008-10-08 현대자동차주식회사 캠버각 조정을 통한 구배로에서의 차량 쏠림 방지 장치
CN102160185B (zh) * 2008-09-22 2013-04-03 阿尔卑斯电气株式会社 Mems传感器
JP5062146B2 (ja) * 2008-11-21 2012-10-31 大日本印刷株式会社 物理量センサおよびその製造方法、ならびに電子機器
US8089144B2 (en) 2008-12-17 2012-01-03 Denso Corporation Semiconductor device and method for manufacturing the same
JP4883077B2 (ja) * 2008-12-17 2012-02-22 株式会社デンソー 半導体装置およびその製造方法
TWI439413B (zh) * 2011-03-30 2014-06-01 Pixart Imaging Inc 微機電感測裝置及其製作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2630303B2 (ja) * 1995-04-27 1997-07-16 日本電気株式会社 多層配線基板
JPH10294565A (ja) * 1997-04-21 1998-11-04 Murata Mfg Co Ltd 多層回路基板
JP4158008B2 (ja) * 1999-11-16 2008-10-01 セイコーエプソン株式会社 半導体チップの製造方法
JP4019847B2 (ja) * 2001-08-17 2007-12-12 株式会社デンソー 機能デバイス
JP2003276000A (ja) * 2002-03-25 2003-09-30 Murata Mfg Co Ltd 接合型マイクロ構造体
JP4278960B2 (ja) * 2002-08-08 2009-06-17 富士通コンポーネント株式会社 マイクロリレー及びマイクロリレーの製造方法

Also Published As

Publication number Publication date
JP2007000986A (ja) 2007-01-11

Similar Documents

Publication Publication Date Title
JP4835048B2 (ja) マイクロ構造体
JP4747677B2 (ja) 角速度センサの製造方法
JP5930268B2 (ja) Memsデバイスアセンブリ及びそのパッケージング方法
US8184845B2 (en) Electrical module comprising a MEMS microphone
JP5092462B2 (ja) 力学量センサ
JP5090929B2 (ja) 高性能mems実装アーキテクチャ
US6300676B1 (en) Small size electronic part and a method for manufacturing the same, and a method for forming a via hole for use in the same
JP4588753B2 (ja) 電子素子パッケージの製造方法および電子素子パッケージ
US7557417B2 (en) Module comprising a semiconductor chip comprising a movable element
CN101208990A (zh) 微机械加工的麦克风和多传感器及其制造方法
JP2001189467A (ja) 高真空パッケ−ジングマイクロジャイロスコ−プ及びその製造方法
NO340787B1 (no) Mikromekanisk komponent og fremgangsmåte for fremstilling av samme
EP1725495A1 (en) Flip chip bonded micro-electro-mechanical system (mems) device
EP2346083B1 (en) Mems sensor
KR101048085B1 (ko) 기능성 소자 패키지 및 그 제조 방법
US20100252897A1 (en) Performance-enhancing two-sided mems anchor design for vertically integrated micromachined devices
US20140260612A1 (en) Composite Sensor and Method for Manufacturing The Same
WO2010032821A1 (ja) Memsセンサ
JP2007524514A (ja) 空洞を形成する多層キャップを有する微細機械加工組立体
JP2010069599A (ja) Memsセンサ
JP2010071799A (ja) 加速度センサおよび加速度センサの製造方法
JP2007192587A (ja) 力学量センサ用配線基板、力学量センサ用配線基板の製造方法および力学量センサ
JP5771921B2 (ja) 封止型デバイス及びその製造方法
JP2009055490A (ja) マイクロホン装置
JP2010139496A (ja) Memsセンサおよびmemsセンサの固定方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080319

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100927

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110615

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110912

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees