JP4829340B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4829340B2
JP4829340B2 JP2009294260A JP2009294260A JP4829340B2 JP 4829340 B2 JP4829340 B2 JP 4829340B2 JP 2009294260 A JP2009294260 A JP 2009294260A JP 2009294260 A JP2009294260 A JP 2009294260A JP 4829340 B2 JP4829340 B2 JP 4829340B2
Authority
JP
Japan
Prior art keywords
film
fine particle
forming
electrode
conductive fine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009294260A
Other languages
English (en)
Other versions
JP2010109380A (ja
Inventor
敦子 坂田
圭一 佐々木
伸夫 早坂
勝弥 奥村
弘剛 西野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009294260A priority Critical patent/JP4829340B2/ja
Publication of JP2010109380A publication Critical patent/JP2010109380A/ja
Application granted granted Critical
Publication of JP4829340B2 publication Critical patent/JP4829340B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本発明は、電極構造の一部に導電性微粒子膜を用いた半導体基板の製造方法に関する。
半導体基板の素子領域に形成されている集積回路を基板外部の回路（外部回路）に接続するために、半導体基板周縁部の非素子領域にパッド電極を形成することが行なわれている。このパッド電極は上記集積回路と電気的に接続され、さらにリードを介して外部回路と電気的に接続される。
パッド電極とリードとの接続はバンプ（突起）電極を介して行われる。この種バンプ電極の形成は、従来より、金、半田などの電解メッキによって行なわれてきた。
図１８は、従来のバンプ電極の形成方法を示す工程断面図である。バンプ電極を形成するには、まず、図１８（ａ）に示すように、半導体基板８１の周縁部の絶縁膜８２で覆われた非素子領域に、Ａｌからなる複数のパッド電極８３（図には１個しか示していない）を形成する。
具体的には、例えば、スパッタリング法を用いてＡｌ膜を形成した後、このＡｌ膜をフォトリソグラフィおよびＲＩＥを用いて加工し、電極パッド８３を形成する。パッド電極８３は、半導体基板８１に形成されている図示しない集積回路を構成する半導体素子などに電気的に接続されている。
次に同図（ａ）に示すように、半導体基板８１の全面に層間絶縁膜８４を形成した後、パッド電極８３上の層間絶縁膜８４を選択的にエッチング除去し、開口部を形成する。
次に同図（ａ）に示すように、露出したパッド電極８３および層間絶縁膜８４を被覆するように、電解メッキに必要な導電膜である例えばＴｉ膜８５、Ｎｉ膜８６、Ｐｄ膜８７を例えばスパッタリング法を用いて順次形成する。
Ｔｉ膜８５はバンプ電極材料のバリア膜、Ｎｉ膜８６はパッド電極８３とバンプ電極との密着を目的とする密着膜、Ｐｄ膜８７はＮｉ膜８６の酸化を防止する酸化防止膜である。
次に図１８（ｂ）に示すように、バンプ電極の形成領域に開口部を有する厚さ２０μｍ程度のフォトレジストパターン８８を形成する。
次に図１８（ｃ）に示すように、膜８５〜８７に例えば通電ピンにより電気を通して電解メッキを行なって、金または半田のバンプ電極８９を開口部内に選択的に形成する。この際、半導体基板８１の裏側などの電界メッキをさせたくない領域は、予め絶縁膜で被覆しておく必要がある。
次に図１８（ｄ）に示すように、フォトレジストパターン８８を剥離した後、バンプ電極８８をマスクにして、膜８５〜８７をウェットエッチングし、バンプ電極８９の下部に膜８５〜８７を選択的に残置させ、バンプ電極間を絶縁する。
最後に、図１８（ｅ）に示すように、フラックスを塗布しながらの加熱により、バンプ電極８９のリフローを行なう。
しかしながら、この種のバンプ電極８９の形成方法には以下の問題がある。
まず、バンプ電極８９の形成に電界メッキを利用しているが、電界メッキはそもそも非常に多くの工程を必要とする方法であるため、工程数が多いという問題がある。
また、メッキに先立ってスパッタリングした種々の膜８５〜８７のウェットエッチング工程においては、膜種に応じた数度のウエットエッチング工程と水洗工程を必要とし、膨大な水を必要とする。
また、最近では、素子の微細化に伴って、パッド電極８３も微細化されているため、パッド電極８３となるＡｌ膜上に、リソグラフィ工程における露光時の反対防止を目的としたＴｉＮ膜などの反射防止膜を形成することがある。
ここで、ＴｉＮ膜はバリアメタルとしては有効であるが、半田、金などの金属からなるバンプ電極との密着性が悪い。このため、Ａｌ膜を加工してパッド電極８２を形成した後、ＴｉＮ膜を除去する必要があり、一層工程数が増加する傾向にある。
また、通常の半導体プロセスであるエッチング工程で使用するレジストパターンの厚さが数μｍであるの対し、メッキ工程で使用するレジストパターン８８の厚さは上述したように２０μｍもあり非常に厚い。このため、レジストパターン８８を形成するためのフォトリソグラフィー工程が今後困難になるという問題がある。
また、レジストパターン８８が形成された半導体装置を強酸であるメッキ浴に浸す場合、電解メッキ工程中にレジストパターン８８が有機系不純物としてメッキ浴中に溶出し、メッキ液の組成バランスが崩れてしまう。
その結果、バンプ電極８９のリフロー工程時、実装接続工程時に、バンプ電極８９のリフロー反応温度にばらつきが生じ、接続の信頼性や歩留まりが低下するという問題が生じる。
素子の高機能化、実装工程の多岐化によって、パッド電極サイズの微細化、パッド電極数の増加に拍車がかかり、パッド電極８９における信頼性を確保するためにも、上述したばらつきを押さえることは今後益々重要になる。
これらの問題を回避する方法として、半田ボールや金ボールなどの金属ボールをＡｌパッド電極上に配置し、圧接、溶融してバンプ電極を形成する方法が知られている。
しかしながら、半田ボールをＡｌ電極パッド上に設ける場合、半田ボールを構成するＳｎがＡｌ電極パッド中に拡散するのを防止するために、バリア膜や密着層を形成する必要があり、この点ではメッキ成膜と同様に工程数が増加する。
ところで、金属の成膜方法の１つとして、微粒子成膜法が知られており、一部プロセスへの適用が検討されている。実装技術への適用方法としては、パッド電極上に金（Ａｕ）の微粒子を堆積することによってし、Ａｕの微粒子からなるバンプ電極を形成する方法が検討されている。
この方法の場合、必要な厚さのバンプ電極を形成するために、大量のＡｕの微粒子を堆積する必要がある。しかしながら、現状では堆積レート等が不十分であるため、現実プロセスに見合わないという問題がある。すなわち、導電性微粒子膜を用いた現実的な電極構造はなかった。
上述の如く、バンプ電極を電界メッキにより形成する場合、不要な密着膜等を後工程で除去する必要があり、工程数が増大するなどのという問題があった。また、バンプ電極を導電性微粒子の堆積により形成する場合、堆積レートが不十分で非現実的であるという問題があった。
本発明は、上記事情を考慮してなされたもので、その目的とするところは、導電性微粒子膜を用いた現実的な電極構造を有する半導体基板の製造方法を提供することにある。
本発明に係る半導体装置の製造方法は、半導体基板上にパッド電極を形成する工程と、このパッド電極が形成された側の前記半導体基板上に絶縁膜を形成する工程と、前記パッド電極上の前記絶縁膜を除去し、前記絶縁膜に前記バッド電極に達する開口部を形成する工程と、この開口部の底部に、導電性微粒子からなる、密着層およびバリア膜としての導電性微粒子膜を微粒子成膜法を用いて形成する工程と、この導電性微粒子膜上にバンプ電極を配置する工程と、このバンプ電極と前記導電性微粒子膜とを接合させる工程とを有することを特徴とする。
本発明に係る半導体装置の製造方法は、半導体基板上に上面がバリア膜で覆われたパッド電極を形成する工程と、このパッド電極が形成された側の前記半導体基板上に絶縁膜を形成する工程と、前記バリア膜上の前記絶縁膜を除去し、前記絶縁膜に前記バリア膜に達する開口部を形成する工程と、この開口部の底部に、導電性微粒子からなる、密着層としての導電性微粒子膜を微粒子成膜法を用いて形成する工程と、この導電性微粒子膜上にバンプ電極を配置する工程と、このバンプ電極と前記導電性微粒子膜とを接合させる工程とを有することを特徴とする。
本発明に係る半導体装置の製造方法は、半導体基板上にパッド電極を形成する工程と、このパッド電極が形成された側の前記半導体基板上に絶縁膜を形成する工程と、前記パッド電極上の前記絶縁膜を除去し、前記絶縁膜に前記パッド電極に達する開口部を形成する工程と、この開口部が形成された側の基板全面にバリア膜を形成する工程と、前記開口部内の前記バリア膜上に、導電性微粒子からなる、密着層としての導電性微粒子膜を微粒子成膜法を用いて形成する工程と、この導電性微粒子膜上にバンプ電極を配置する工程と、このバンプ電極と前記導電性微粒子膜とを接合させる工程と、前記開口部外の前記バリア膜を除去する工程とを有することを特徴とする。
これらの半導体装置の製造方法において、導電性微粒子膜の自然酸化膜、または導電性微粒子膜およびバンプ電極の自然酸化膜を除去する工程を含むことが好ましい。
ここで、導電性微粒子膜の自然酸化膜の除去は、導電性微粒子膜の形成中、形成後、または形成中および形成後の両方で行なっても良い。
また、導電性微粒子膜およびバンプ電極の自然酸化膜の除去は、それぞれ別の工程で行なっても良いし、同時に行なっても良い。
また、自然酸化膜の除去は、例えば、熱処理（加熱処理）により行なう。
具体的には、例えば、真空雰囲気中、不活性ガス雰囲気中、還元ガス雰囲気中、またはＨ2 、フラックスを含むガス雰囲気中での熱処理により行なう。他の除去方法としては、例えば、逆スパッタリング法を用いる方法があげられる。
同様に、パッド電極、バリア膜またはこれら両方の自然酸化膜を除去することが好ましい。
パッド電極、バリア膜の自然酸化膜の除去は、導電性微粒子膜の形成前、形成中、または形成前および形成中の両方で行なっても良い。また、除去方法としては、例えば、導電性微粒子膜のそれと同様な方法を用いる。
以上詳述したように本発明によれば、導電性微粒子膜を電極に用いるのではなく、電極間に挿設する密着膜やバリア膜として利用することにより、導電性微粒子膜を用いた現実的な電極構造を有する半導体装置の製造方法を実現できるようになる。
本発明の第１の実施形態に係る微粒子膜形成装置の要部（微粒子噴出ノズル）を示す断面図。 同微粒子膜形成装置のより具体的な構成を示す図。 同微粒子膜形成装置のターゲットの変形例を示す図。 本発明の第２の実施形態に係る微粒子形成装置の要部（微粒子噴出ノズル）を示す断面図。 互いに材料の異なる第１および第２のターゲットからなる環状のターゲットを示す平面図。 同実施形態の微粒子噴出ノズルの変形例を示す断面図。 同微粒子噴出ノズルに用いられるターゲットを示す図。 本発明の第３の実施形態に係る半導体装置のパッド電極の形成方法を示す工程断面図。 同実施形態の変形例を説明するための工程断面図。 同実施形態で使用する微粒子噴出ノズルの例を示す図。 本発明の第４の実施形態に係るバンプ電極構造の形成方法を示す工程断面図。 同実施形態の変形例を説明するための断面図。 同実施形態の熱処理工程の熱処理時間と熱処理温度との関係を示す図。 本発明の第７の実施形態に係るバンプ電極構造の形成方法を示す工程断面図。 本発明の第９の実施形態に係るマルチチップ半導体装置用チップの製造方法を示す工程断面図。 図１６は、本実施形態の第１０の実施形態に係るマルチチップ半導体装置の製造方法を示す工程断面図。 同実施形態の変形例を説明するための工程断面図。 従来のバンプ電極の形成方法を示す工程断面図。 Ｎｉ微粒子膜に対するＮｉ窒化物量の熱処理雰囲気の温度依存性を示す図。 磁場を利用した高密度なＮｉ微粒子膜の形成方法を説明するための図。
以下、図面を参照しながら本発明の実施の形態（以下、実施形態という）を説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る微粒子膜形成装置の要部（微粒子噴出ノズル）を示す断面図である。本実施形態の微粒子形成装置は、大きく分けて、図１に示す微粒子噴出ノズルと、図示しないキャリアガス供給源と、図示しない外部光源と、図示しない微粒子噴出ノズルの移動手段とから構成されている。
図中、１は容器を示しており、この容器１内には微粒子源であるターゲット２が設けれている。ターゲット２は容器の内壁に保持されている。より詳細には、ターゲット２の主面は容器１内を流れるガス流の方向に対して平行に保持されている。
また、容器１の一端にはキャリアガス３を導入するためのガス導入口４、他端には微粒子を含むキャリアガス３を外部に吹き出すためのガス吹き出しノズル５が設けられている。
容器１の外部には図示しない外部光源が配置されており、この外部光源から出射した光６は、容器１の側壁に設けられた光学窓７を介して、ターゲット２の主面に照射されるようになっている。
次にこのように構成された微粒子形成装置を用いた微粒子膜の形成方法について説明する。
まず、ガス導入口４からキャリアガス３を導入し、ターゲット２の主面に沿って一定のガス流を作る。ターゲット２の主面を流れたキャリアガス３は、ガス吹き出しノズル５から吹き出されてウェハ（あるいは基板）８の表面に照射される。このようなガス流がある状態で、ターゲット２の主面に光学窓７を介して、外部光源から光６を照射する。
このとき、光６の光強度を適当に選択することにより、ターゲット２の主面からその構成材料（ターゲット材料）９を蒸発またはアブレーションさせ、ターゲット材料９をガス流中に放出させる。ターゲット材料９の形態は、原子、分子または粒子である。
さらに、容器１内の圧力を比較的高くすることにより、蒸発またはアブレーションで気相中に放出されたターゲット材料９をキャリアガス３と衝突させ、ターゲット材料９の運動エネルギーを失わせて、ターゲット材料同士の凝集を起こさせ、ターゲット材料９からなる微粒子を形成する。
この微粒子はキャリアガス３のガス流により運ばれ、この微粒子を含んだキャリアガス３はガス吹き出しノズル５から吹き出され、ウェハ８の表面に吹き付けられ、そこに微粒子が堆積して微粒子膜１０が形成される。
ここで、容器１を図示しない移動手段によって図に示す矢印ｍの方向に移動させながらターゲット２の主面に光６を連続的または断続的に照射することによって、ウェハ８上に線状またはスポット状の微粒子膜１０を形成することができる。
図２に、微粒子膜形成装置のより具体的な構成を示す。微粒子噴出ノズルは断面斜視図で示されている。
ここでは、外部光源としてレーザー光源を用いている。このレーザー光源から出射した光（レーザー光）６は、回転ミラー１１で反射してから光学窓７を介してターゲット２の主面に照射される。
そして、回転ミラー１１の回転角を制御することにより、ターゲット２の主面の所望の位置に、レーザー光６をスポット状に照射できるようになっている。このため、微粒子噴出ノズルを固定した場合には、レーザー光照射部の下に位置するウェハ８の表面にスポット状に微粒子が堆積し、スポット状の微粒子膜１０が形成される。
したがって、レーザー光６の照射タイミング、照射時間、微粒子噴出ノズルの移動（走査）を制御することにより、ウェハ８上に任意のパターンの微粒子膜１０を形成することができる。
次に本実施形態の微粒子形成装置を用いて、実際に微粒子膜を形成した例について述べる。
ターゲット材料としてはＮｉを用い、照射する光としてはＫｒＦエキシマパルスレーザー（波長２４８ｎｍ）を用いた。
レーザースポット径はターゲット面上で１００μｍφ、レーザーパワーは１〜１０Ｊ／ｃｍ2 、レーザーパルス幅は約１０ｎｓｅｃであった。
キャリアガス３としてＡｒガスを用いており、一定のガス流が生じる流量としている。容器１内は、ウェハを設置した外部の圧力よりも高い圧力に保った。ガス吹き出しノズル５の形状はスリット状で、その開口幅は１００μｍ、長さは５０ｍｍとした。光学窓７の材料には溶融石英を用いた。
微粒子膜の成膜は以下の通りである。まず、微粒子噴出ノズルを固定してターゲット２の主面上の複数カ所にレーザー光６を照射し、次に一定の距離だけ微粒子噴出ノズルを移動させた後に再び微粒子噴出ノズルを固定して、ターゲット２の主面上の複数カ所にレーザー光６を照射した。
その結果、図２に示すように、ウェハ８上にスポット状に微粒子が堆積してなる微粒子膜１０を配列形成することができた。また、微粒子膜１０のスポットサイズは、ガスの流量を制御することにより、１００〜２００μｍφとすることができた。
なお、本実施形態は以下のように種々変形できる。例えば、本実施形態では、ターゲット材料としてＮｉを用いたが、適切なレーザーパワーを選択することにより、金属、合金、半導体、絶縁物など各種材料を用いることができる。
また、本実施形態では、キャリアガス３としてＡｒガスを用いたが、反応性の高いガスを用いても良い。例えば、ターゲット材料としてＳｉを用い、キャリアガス３として酸素ガスを用いることにより、ＳｉＯ2 膜を形成することができるし、窒素ガスを導入させることで、シリコン窒化膜を形成することもできる。このような方法で、金属、半導体の酸化物、窒化物等の膜を形成することもできる。
また、本実施形態では、ターゲット材料はどの部分でもＮｉで同じあるが、図３に示すように、ガスの流れ方向に対して、上流、下流で別のターゲット材料１２ａ，１２ｂとなるようにし、そしてレーザー光６を上下に振って、交互に照射させるようにすることにより、材料の異なる膜からなる積層膜を形成することができる。
また、本実施形態では、レーザー光６の照射位置を制御するために回転ミラー１１を用いたが、他の方法で制御しても良い。
また、本実施形態では、レーザー光６として、ＫｒＦエキシマレーザー光を用いたが、他のレーザー光を用いても良い。例えば、ＣＯ2 レーザー、ＹＡＧレーザーの基本波、高調波等、あるいはより長い波長領域（赤外〜紫外領域）のレーザー光を用いることができる。また、本実施形態では、パルスレーザー光を用いたが、連続（ＣＷ）レーザー光を用いても良い。
（第２の実施形態）
図４は、本発明の第２の実施形態に係る微粒子形成装置の要部（微粒子噴出ノズル）を示す断面図である。これは、微粒子噴出ノズルを上から見た断面図である。なお、図１の微粒子噴出ノズルと対応する部分には、図１と同一の符号を付してあり、その詳細な説明は省略する。
本実施形態では、円柱状のターゲット２を用いる。この円柱状のターゲット２は、レーザー光６が照射される側（領域Ａ）よりも、それとは反対側（領域Ｂ）に偏心して容器１内に保持されている。
この結果、領域Ａの容器１とターゲット２との間のコンダクタンスは、領域Ｂの容器１とターゲット２との間のそれよりも大きくなり、キャリアガス３のガス流は、レーザー光照射側に主に形成される。これにより、蒸発またはアブレーションによって気相中に放出されたターゲット材料をウェハの表面により効率的に吹出できるようになる。
図５に、互いに材料の異なる第１および第２のターゲット２1 ，２2 からなる環状のターゲット２の平面図を示す。。
同図（ａ）に示すように、ターゲット２を２つの部分に分割し、ターゲット２の半分を第１のターゲット２1 で形成し、残りの半分を第２のターゲット２2で形成した場合には、ターゲット２1 （２2 ）に一定期間レーザー光を照射した後に、ターゲット２2 （２1 ）に一定期間レーザー光を照射することにより、２つの積層膜からなる微粒子膜を形成することができる。
また、ターゲット２を高速で回転させることによって、互いに異なる材料が混合してなる微粒子膜（混合膜）を形成することができる。さらに、ターゲット２を高速で回転させるとともに、容器１内の温度を制御することによって、微粒子膜を合金膜のかたちで形成することができる。
また、同図（ｂ）に示すように、ターゲット２をより多くの部分に分割するとともに、第１のターゲット２1 と第２のターゲット２2 とを交互に形成することによって、膜質がより均質な積層膜、混合膜、合金膜を形成することができる。
また、互いに材料の異なるターゲットは２つである必要はなく、３つ以上でも良い。材料の異なるターゲットの数を増やすことにより、種々の材料からなる積層膜、混合膜、合金膜を形成することができる。また、分割の比率は必ずしも等しくある必要はない。
図６に、本実施形態の変形例に係る微粒子噴出ノズルの断面図を示す。同図（ａ）は図４に示した円柱状ターゲット２の回転軸が異なるもの、同図（ｂ）は円盤状のターゲット２を用いものである。このような装量構成でも同様な効果が得られる。図７に図５に対応した図を示す。これは図６（ｂ）の沿う遅効性の場合のターゲット２の回転軸１３と平行な方向から見た平面図である。
（第３の実施形態）
図８は、本発明の第３の実施形態に係る半導体装置のパッド電極の形成方法を示す工程断面図である。
まず、図８（ａ）に示すように、ＭＯＳトランジスタ等の素子が形成された半導体基板２０上に層間絶縁膜２３を形成する。図中、２１は素子分離絶縁膜、２２はＬＤＤ構造を有するＭＯＳトランジスタを示している。
次に図８（ｂ）に示すように、周知の方法に従って、ソース・ドレイン電極および多層配線を形成する。図中、２５は層間絶縁膜を示しており、この層間絶縁膜２５中の異なる斜線の部分は多層配線の配線または接続プラグを示している。
次に同図（ｂ）に示すように、半導体基板２０上に、表面がＴｉＮからなるバリア膜２７で覆われたＡｌからなるパッド電極２６を形成する。なお、バリア膜２７の材料、パッド電極２６の材料はそれぞれＴｉＮ、Ａｌに限定されるものではない。
このようなバリア膜２７、パッド電極２６は、例えば以下のようにして形成する。
まず、層間絶縁膜２５上にパッド電極２６となるＡｌ膜、バリア膜２７となるＴｉＮ膜を順次形成した後、ＴｉＮ膜、Ａｌ膜をリソグラフィとＲＩＥを用いて加工し、パッド電極２６、バリア膜２７、を形成する。このとき、ＴｉＮ膜はリソグラフィ工程において反射防止膜の役割を果たす。
溝型（ダマシン型）のパッド電極を形成する場合には、溝の内面を覆うＴｉＮ膜等のライナー膜を形成した後に、Ａｌ膜およびバリア膜２７を形成する。ここでは、パッド電極の場合について述べたが下地が配線の場合も同様である。
次に同図（ｂ）に示すように、全面に保護絶縁膜２８を堆積した後、パッド電極２６上の保護絶縁膜２８を選択的にエッチング除去し、パッド電極２６上に開口部（パット開口部）を形成する。このとき、エッチングはバリア膜２７の表面が表出した状態で止めておく。
ここで、パッド開口部の底部にバリア膜２７が存在する構造を形成する他の方法としては、例えば、パッド開口部を形成した後、通常のスパッタリング法もしくはＣＶＤ法、または異方性のスパッタリング法もしくはＣＶＤ法を用いてバリア膜２７としてのＴｉＮ膜を形成し、保護絶縁膜２８上の不要なＴｉＮ膜をＣＭＰによって除去する方法もある。図９（ａ）に通常のスパッタリング法もしくはＣＶＤ法を用いた場合の構造、図９（ｂ）に異方性のスパッタリング法もしくはＣＶＤ法を用いた場合の構造を示す。
次に図８（ｃ）に示すように、バリア膜２７上に直径が１〜２μｍ以下のＮｉ粒子を選択的に堆積し、Ｎｉ微粒子膜２９を形成する。なお、図８（ｃ）以降の断面図は、図８（ｂ）の領域Ｃの断面図である。Ｎｉ微粒子膜２９の具体的な形成方法は以下の通りである。
すなわち、予め蒸発法などを用いて形成したＮｉ微粒子をキャリアガス、望ましくは還元性ガスを含むキャリアガス（例えば、水素を含むガス）により、半導体基板２０が収容され、上記ガスよりも低圧であるチャンバ内に導入し、上記ガスと上記チャンバの内圧との差圧を利用し、直進性よく半導体基板２０の表面に上記ガスを吹き付け、Ｎｉ微粒子を堆積していき、Ｎｉ微粒子膜２９を形成する。
このとき、パッド電極２６のサイズ以下の径でドット状にＮｉ微粒子を堆積できるように、図１０（ａ）に示すように、ノズル噴出径が例えば約５０μｍのペンシル型の微粒子噴出ノズル１５を用いて、所望のパッド電極２６上にバリア膜２７を介して例えば約５０μｍ径程度の面積でＮｉ微粒子膜２９を堆積させる。
なお、図１０（ｂ）に示すように、複数の微粒子噴出ノズル１５を用いても良い。また、図１０（ｃ）に示すように、Ｎｉ微粒子を線状または面状に噴出できる微粒子噴出ノズル１５ａと半導体基板２０との間にマスク１７を配置し、Ｎｉ微粒子を噴出させながら微粒子噴出ノズル１５ａを基板全面をスキャンし、所望のパッド電極２６上にＮｉ微粒子膜を堆積形成することもできる。
また、他のＮｉ微粒子膜２９の形成方法としては、例えば、アーク放電によってＮｉ微粒子１６を形成し、このＮｉ微粒子１６をバリア膜２７の表面に堆積させていき、Ｎｉ微粒子膜２９を形成する方法がある。
この場合も、Ｎｉ微粒子１６の形成を還元性雰囲気を含むガス中で行なうことにより、密着性の高いＮｉ微粒子膜２９をバリア膜２７上に堆積形成することが可能となる。もちろん、先に説明したＮｉ微粒子膜２９の形成方法でも密着性は高いものとなる。
次に図８（ｄ）に示すように、パッド電極２６上にＮｉ微粒子膜２９を介して半田ボールからなるバンプ電極３０を配置する。
最後に、図８（ｅ）に示すように、熱処理によりバンプ電極３０を溶融させ、Ｎｉ微粒子膜２９とバンプ電極３０とを接合することによって、バンプ電極構造が形成される。
ここで、上記熱処理は、還元性雰囲気で行なうことが好ましい。何故なら、Ｎｉ微粒子膜２９の自然酸化膜、バンプ電極３０の自然酸化膜が除去され、半田ボール３０とＮｉ微粒子膜２９との密着性、Ｎｉ微粒子膜２９とバリア膜（ＴｉＮ膜）２７との密着性が向上するからである。
また、Ｎｉ微粒子膜２９および半田ボール３０の自然酸化膜の除去は、真空雰囲気中、Ｎ2 雰囲気中，Ａｒ雰囲気中等の不活性ガス雰囲気中における加熱処理によっても可能である。ここで、自然酸化膜を効果的に除去するには、加熱処理を減圧下で行なうことが有効である。
また、Ｎｉ微粒子膜２９の自然酸化膜は、真空中で約１５０℃以上の加熱処理により除去することが可能であるため、半田ボール３０の融点未満で十分加熱した後、半田ボール３０の溶解を行なうことも可能である。
従来方法では、半田ボールとＴｉＮ膜（バリア膜）との密着性が悪いことから、パッド開口部の形成時のＲＩＥによりＴｉＮ膜を除去した後、バリア膜、密着膜、酸化防止膜として、例えばＴｉ膜、Ｎｉ膜、Ｐｄ膜の積層膜をスパッタリング法を用いて連続形成している。
しかし、本実施形態によれば、パッド開口部の形成時にＴｉＮ膜（バリア膜）２７を残存させ、これを半田ボールのバリア膜として用いることができるので、工程の簡略化を図れる。
一般に、微粒子は表面が活性であり、バルク材同士の接触の場合と異なり、反応が生じやすく、平衡状態における反応温度よりも低い温度で反応することが知られている。
したがって、半田ボール３０との密着層にＮｉ微粒子膜２９を用いれば、従来の密着層（例えばＮｉ層）を用いた場合よりも、同じ温度であればより反応しやすく、また程度の反応量で良ければ熱処理温度をより低くすることができる。
（第４の実施形態）
図１１は、本発明の第４の実施形態に係るバンプ電極構造の形成方法を示す工程断面図である。これは図８（ｂ）の領域Ｃに相当する工程断面図である。
まず、図１１（ａ）に示すように、周知の方法に従って、素子等（不図示）が形成された半導体基板３０上に層間絶縁膜３１を形成し、続いてこの層間絶縁膜３１に例えばＡｌからなるパッド電極３２を形成する。層間絶縁膜３１中には図示しない配線が存在する。
次に同図（ａ）に示すように、全面に保護絶縁膜３３を堆積した後、パッド電極３２上の保護絶縁膜３３を選択的にエッチング除去し、パッド電極３２上に開口部（パッド開口部）を形成する。次に同図（ａ）に示すように、ＴｉＮからなるバリア膜３４を全面に堆積形成する。
次に図１１（ｂ）に示すように、パッド開口部の底部にＮｉ微粒子膜３５を第１の実施形態で述べた方法により選択的に形成する。
なお、図には、Ｎｉ微粒子膜３５の選択形成が不完全で、パッド開口部以外のバリア膜３４上にもＮｉ微粒子膜３５´が形成された様子が示されている。
次に図１１（ｃ）に示すように、パッド電極３２上にバッファ膜３４、Ｎｉ微粒子膜３５を介して半田ボールからなるバンプ電極３６を配置する。
次に図１１（ｄ）に示すように、熱処理によりバンプ電極３６を溶融させ、Ｎｉ微粒子膜３５とバンプ電極３６とを接合して、第１の実施形態と同様にバンプ電極構造を形成する。
次に図１１（ｅ）に示すように、バンプ電極３６をマスクとして、パッド電極間に存在する不要なバリア膜（ＴｉＮ膜）３４を除去する。この結果、Ｎｉ微粒子膜３５の形成時に、パッド開口部以外のバリア膜３４上に形成されたＮｉ微粒子膜３５´は、不要なバリア膜３４と同時に除去される。これにより、パッド電極３２が微細化した場合でも、パッド電極間のショートを防ぐことができる。
ここで、バリア膜（ＴｉＮ膜）３４の除去は、例えば、ＮＨ4 ０ＨとＨ2 Ｏ2とＨ2 Ｏを含む混合液を用いたウエットエッチングにより除去する。
ウエットエッチングを用いたリフトオフの場合、薬品の回り込みなどによる下地配線層のダメージが危惧される。このような不都合を防止するには、下地配線層の上部がバンプ電極によって十分カバーされるように、バリア膜（ＴｉＮ膜）３４をパッド開口部の側壁にあまり形成しないようにすれば良い。
具体的には、配線上部がバンプ電極で十分覆われるように、側壁にあまりバリア膜（ＴｉＮ膜）２４が形成されない成膜方法、例えば異方性の成膜方法により、図１２に示す構造のバリア膜３４´を形成する。
他の方法としては、バンプ電極３６をマスクにして、ＴｉＮを選択的にエッチング除去できるガス系を用いたＲＩＥによって、不要なバリア膜（ＴｉＮ膜）３４を選択的に除去する方法がある。
さらに別の方法としては、まず、バンプ電極３６を覆うレジストパターンを形成し、次いでこのレジストパターンをマスクにして不要なバリア膜（ＴｉＮ膜）３４をＲＩＥによって除去し、しかる後上記レジストパターンを剥離する。
（第５の実施形態）
本実施形態がこれまで説明した実施形態と異なる点は、半田ボールを形成した後の熱処理工程にある。
すなわち、内部が真空雰囲気、Ｎ2 ガス雰囲気またはＡｒガス雰囲気等の不活性ガス雰囲気の容器内に半導体基板を収容し、熱処理温度をＮｉ微粒子膜の自然酸化膜が除去される温度以上、半田ボールの融点未満の温度に保持し、Ｎｉ微粒子膜の自然酸化を除去した後、熱処理温度を半田ボールの融点まで上昇させ、Ｎｉ微粒子膜と半田ボールとを接合して、バンプ電極を形成する。
ここで、Ｎｉ微粒子膜の自然酸化膜の除去工程とバンプ電極の形成工程を同一容器の同一雰囲気中で行なえば、工程数の削減化を図ることが可能となる。
もちろん、Ｎｉ微粒子膜の自然酸化膜の除去工程とバンプ電極の形成工程をそれぞれ別の容器（装置）内で行なっても良い。この場合、基板の搬送は真空連続的に行なう。
なお、Ｎｉ微粒子膜の自然酸化膜の除去は、Ｎｉ微粒子膜の成膜中に同時に行なっても良いし（この場合、Ｎｉ微粒子膜の成膜も同一容器で行なうことになる）、Ｎｉ微粒子膜の成膜後に行なっても良い（この場合、Ｎｉ微粒子膜の成膜と同一容器または異なる容器で行なうことになる）。
図１３に、上記熱処理工程における具体的な熱処理時間と熱処理温度との関係を示す。Ｎｉ微粒子膜の自然酸化が除去される温度以上、半田ボールの融点未満の温度とは、半田ボールの半田組成にも依存するが、共晶半田を用いた場合、例えば、１５０℃近傍以上、１８３℃未満の温度である。なお、不活性ガス雰囲気中ではなく、還元性ガス雰囲気中で行なえば、同じ熱処理温度であればＮｉ微粒子膜の自然酸化膜をより効果的に除去できる。
図１９に、Ｎｉ微粒子膜に対するＮｉ窒化物量の熱処理雰囲気の温度依存性を示す。これは熱処理前の初期のＮｉ微粒子に対するＮｉ酸化物量を１として、熱処理を行った場合のＮｉ微粒子量に対するＮｉ酸化物量の割合を示している。
図中、白丸は真空度５×１０-8Ｔｏｒｒ以下において熱処理を行った場合、黒丸は水蒸気分圧１５２×１０-3の雰囲気中で熱処理を行った場合のＮｉ酸化物量の割合をそれぞれ示している。
図から、温度が同じである場合には、還元雰囲気中での熱処理のほうが真空中での熱処理よりも多くの量のＮｉ酸化物を除去できることが分かる。また、同じ量のＮｉ酸化物を除去する場合は、還元性雰囲気中での熱処理のほうが真空中での熱処理よりも低温でＮｉ酸化物を除去できることが分かる。さらに、適切な熱処理の時間や水素分圧を選択することによって、温度２８０℃で図中の黒四角で示した量までＮｉ酸化物を除去できることを確認した。
このような還元性雰囲気中での熱処理により表面処理を行うことにより、半田の溶融接着工程に必要な温度以下の温度で十分なＮｉ酸化物を除去することが可能となる。すなわち、本実施形態中にあるように、微粒子膜表面の酸化膜除去のための熱処理工程と、半田ボールの溶融接続のための熱処理工程とを同一装置内でも熱処理温度を変化させるだけで連続的に行える。また、例えば熱処理温度の異なるチャンバー内でももちろん可能である。
（第６の実施形態）
本実施形態がこれまで説明した実施形態と異なる点は、Ｎｉ微粒子膜の形成方法にある。
すなわち、バリア膜（ＴｉＮ膜）上にＮｉ微粒子膜を堆積形成する工程において、その初期には高密度なＮｉ微粒子膜を堆積形成し、それ以降は低密度なＮｉ微粒子膜を堆積形成する。
具体的には、基板に衝突するＮｉ微粒子の運動エネルギーを後述する方法により変化させ、バリア膜（ＴｉＮ膜）上にＮｉ微粒子膜を堆積するに従ってＮｉ微粒子の密度が連続的に低くなるような密度勾配を有するＮｉ微粒子膜を堆積形成する。
または基板に衝突するＮｉ微粒子の運動エネルギーを後述する方法により変化させ、バリア膜（ＴｉＮ膜）上に成膜するに従ってＮｉ微粒子の密度が不連続的に低くなるような密度勾配を有するＮｉ微粒子膜を堆積形成する。言い換えれば、バリア膜（ＴｉＮ膜）に近いほうが密度が高い、少なくとも２層以上の密度が異なる積層構造のＮｉ微粒子膜を堆積形成する。
基板に衝突するＮｉ微粒子の運動エネルギーは以下のようにして制御する。
すなわち、Ｎｉ微粒子を形成し、それを噴出させるノズルと基板との間の距離を連続的または断続的に変える。距離が短いほど、Ｎｉ微粒子の運動エネルギーの損失が少なく、基板に衝突するＮｉ微粒子の運動エネルギーが大きく、より高密度のＮｉ微粒子膜を堆積形成することができる。
他の方法としては、ノズルから微粒子を噴出させるガス圧を連続的または断続的に変えるのも有効である。ガス圧が高いほど基板に衝突するＮｉ微粒子の運動エネルギーが大きくなり、より高密度のＮｉ微粒子膜を堆積形成することができる。
さらに別の方法としては、ノズルと基板との間に磁場を形成し、その磁場の強度を制御する。磁場が強いほどＮｉ微粒子はより大きな力を受け、基板に衝突するＮｉ微粒子の運動エネルギーが大きくなり、より高密度のＮｉ微粒子膜を堆積形成することができる。この磁場を利用した方法については第９の実施形態でさらに説明する。
この後の工程はこれまで説明した実施形態と同じである。
本実施形態によれば、バリア膜（ＴｉＮ膜）と接触する側のＮｉ微粒子膜の密度が高いため、バリア膜（ＴｉＮ膜）とＮｉ微粒子膜との接触面積が大きくなり、バリア膜（ＴｉＮ膜）とＮｉ微粒子膜との密着強度が強くなる。
一方、半田ボールと接触する側のＮｉ微粒子膜の密度は低いため、半田ボールを溶解してバンプ電極を形成する工程において、溶融した半田が容易にＮｉ微粒子膜膜中に進入し、バンプ電極とＮｉ微粒子膜との接触面積が大きくなり、バンプ電極とＮｉ微粒子膜との密着強度が強くなる。
（第７の実施形態）
図１４は、本発明の第７の実施形態に係るバンプ電極構造の形成方法を示す工程断面図である。
まず、図１４（ａ）に示すように、図８の第３の実施形態と同様な多層配線が形成された層間絶縁膜４１に例えばＡｌからなるパッド電極４２を形成する。層間絶縁膜４１の下には第３の実施形態のような素子が形成された半導体基板（不図示）が存在する。
次に同図（ａ）に示すように、保護絶縁膜４３を堆積した後、パッド電極４２上の保護絶縁膜４３を選択的にエッチング除去し、パッド電極４２上に開口部（パッド開口部）を形成する。
次に同図（ａ）に示すように、パッド開口部の底部に微粒子からなる密着とバリア膜、あるいはそれらを兼ねた膜４４を選択的に堆積形成する。
ここで、微粒子とは、これまでの実施形態で示したＮｉ微粒子の他に、Ｔｉ微粒子、ＴｉＮｉx 合金微粒子またはＮｉＴｉx 混合微粒子からなる密着とバリア膜、あるいはそれらを兼ねた膜を用いても良し、また複数種、これらの微粒子を組み合わせて用いても良いことはいうまでもない。
さらに、Ｎｉ微粒子、Ｔｉ微粒子、ＴｉＮｉx 合金微粒子およびＴｉＮｉx混合微粒子からなる微粒子群から選ばれた少なくとも１つの微粒子と上記微粒子群とは別の微粒子群から選ばれた少なくとも１つの微粒子とからなる密着・バリア膜を用いても良い。このときの合金微粒子膜、混合微粒子膜の形成方法は、例えば第１の実施形態で説明した形成方法を用いる。
次に図１４（ｂ）に示すように、パッド電極４２上に密着・バリア膜４４を介して半田ボールからなるバンプ電極４５を配置する。
最後に、図１４（ｃ）に示すように、熱処理により半田ボールからなるバンプ電極４５を溶融させ、密着、バリア膜、あるいはそれらを兼ねた膜４４とバンプ電極４５とを接合して、バンプ電極構造が完成する。図中、４６は密着・バリア膜４５とバンプ電極４５とが反応してできた導電層である。
本実施形態でも、第３の実施形態と同様な効果が得られる。さらに本実施形態によれば、あらかじめバリア膜を形成する必要がないので、より少ない工程数で済む。
なお、半田ボールの代わりに金ボールを用いた場合にも、密着・バリア膜４４上にＡｕボールを配置し、溶融接続を行なうことが可能である。このとき、Ａｕボールは酸化しないので、微粒子からなる膜の自然酸化膜の除去した後、Ａｕボールと密着層、バリア膜、あるいは密着層とバリア膜を兼ねた膜４４との圧接溶融工程を行なえば良い。
また、ＡｕボールとＡｌ配線（下地配線）との組合わせの場合、金とＡｌとが合金化し、合金層が形成されるため、Ａｌ配線中、Ａｌ配線周囲の絶縁膜中への金の拡散が防止され、現状では、バリア膜を用いてない。
しかし、実際には、例えば数１０ｎｍの金ボールを形成すると、微量の金の拡散が生じてしまう。この種の金の拡散は素子の微細化とともに問題となる。このような場合にも、前述したような微粒子からなるバリア膜を用いることができる。
（第８の実施形態）
本実施形態がこれまで説明した実施形態と異なる点は、Ｎｉ微粒子膜の形成方法にある。すなわち、本実施形態の特徴は、Ｎｉ微粒子膜としてＮｉ微粒子が分散されたペースト（Ｎｉ微粒子ペースト）を用いることにある。
具体的には、まず、パッド開口部を形成した後、Ｎｉ微粒子ペーストを基板全面に塗布し、次にＮｉ微粒子ペーストをパターニングし、パッド開口部以外の領域のＮｉ微粒子ペーストを除去し、その後、パッド開口部上のＮｉ微粒子ペースト（Ｎｉ微粒子膜）上に半田ボールを配置する。
ここで、Ｎｉ微粒子ペーストのパターニングは、半田ボールを配置した後でも良いが、この場合、パターニングにより半田ボールにダメージが入る恐れがあるので、パターニングは半田ボールの配置前に行なうことが好ましい。
また、スクリーン印刷によりＮｉ微粒子ペーストの塗布を行なえば、塗布とパターニングが同時に行なわれるので、工程数の削減化を図ることができる。
また、Ｎｉ微粒子ペーストは、焼成タイプおよび硬化タイプのいずれのタイプのものでも良い。
ただし、焼成処理または硬化処理を行なった後に、Ｎｉ微粒子ペーストが導電性膜のＮｉ微粒子膜となるためには、処理温度は４５０℃以下であることが好ましい。
例えば、Ｎｉ微粒子の径が０．１μｍφ以下であれば、４５０℃以下の焼成処理および硬化処理で導電性を得ることができる。また、焼成処理雰囲気および硬化処理雰囲気として、真空雰囲気、還元性雰囲気、例えば水素雰囲気を用いた場合にも、焼成処理および硬化処理の処理温度を低くでき、例えば３５０℃においても導電性を得ることができる。さらに、雰囲気中を制御した状態で４５０℃の焼成処理または硬化処理を行なうことにより、制御しない場合よりも抵抗率の低いＮｉ微粒子膜を得ることができる。
また、Ｎｉ微粒子ペーストの塗布方法（形成方法）は、上述したスクリーン印刷の他に、ディッピングを用いても良い。Ｎｉ微粒子の径が０．１μｍφ以下のＮｉ微粒子ペーストであれば、１μｍ以下のパターニングが可能である。
他の方法としてはスピンコートによる方法があげられる。ただし、この場合、粘度調整が必要になる。ここで、スピンコーターのように、基板全面にＮｉ微粒子ペーストを塗布する場合、このまま焼成処理または硬化処理を行なうと、熱膨張率がＮｉ微粒子ペーストと基板とで異なるため、Ｎｉ微粒子膜（Ｎｉ微粒子ペースト）の膜剥がれが起こる恐れがあるので、焼成処理または硬処理の前にパターニングを行なうことが望ましい。
なお、上記分散ペーストとして極性（＋または−）を有するものを用いれば、パッド電極に上記極性と逆極性の電圧を印加することにより、パッド開口部の底部に最初から分散ペーストを選択的にパッド上に形成することも可能である。
この後の工程は他の実施形態と同様に、パッド電極上に半田ボールを配置し、熱処理により半田ボールを溶融させ、Ｎｉ微粒子膜と半田ボールとを接合して、バンプ電極構造が完成する。なお、この熱処理工程は上記焼成工程と同時に行なっても良い。
なお、本実施形態では、Ｎｉ微粒子ペーストを半田ボールとパッド電極との密着層に用いたが、コンタクトホールやスルーホールなどの接続孔の埋め込みメタル材料として用いることもできる。
（第９の実施形態）
図１５は、本発明の第９の実施形態に係るマルチチップ半導体装置用チップの製造方法を示す工程断面図である。本実施形態の特徴は、Ｎｉ微粒子が混濁された溶液（Ｎｉ分散液）を用いた成膜方法により、微粒粒子膜を成膜することにあるが、特に本実施形態では貫通プラグへの適用例で示す。研濁まず、図１５（ａ）に示すように、ＭＯＳトランジスタ等の素子が形成されたシリコン基板５１上に層間絶縁膜５５を形成する。図中、５２は素子分離絶縁膜、５３はＭＯＳトランジスタのゲート部（ゲート酸化膜、ゲート電極、ゲートキャップ絶縁膜、ゲート側壁絶縁膜）、５４はＬＤＤ構造のソース・ドレイン拡散層を示している。
次に図１５（ｂ）に示すように、層間絶縁膜５５、シリコン基板５１をエッチングしてトレンチを形成した後、このトレンチの内面に均一な薄い絶縁膜５６を形成する。
次に図１５（ｃ）に示すように、トレンチの内部にＮｉ微粒子からなる貫通プラグ５７を形成する。この貫通プラグ５７の形成方法は以下の通りである。
まず、Ｎｉ分散液をシリコン基板５１上に塗布する。Ｎｉ分散液としては、例えば、純水中にＮｉ微粒子を１０％混ぜ、これに超音波を照射してＮｉ微粒子を純水中に分散させたものを使用する。また、Ｎｉ分散液の塗布は、例えばスピンコーターを用いて行なう。
次にシリコン基板５１を８０℃に加熱し、Ｎｉ分散液中の水を蒸発させ、Ｎｉ微粒子からなる膜（Ｎｉ微粒子膜）を形成する。
最後に、シリコン基板５１を４５０℃の水素雰囲気中で加熱し、Ｎｉ微粒子を焼結させることで、Ｎｉ微粒子膜からなる貫通プラグ５７が得られる。
なお、上記工程において、Ｎｉ微粒子膜の下地として、多結晶シリコン膜を形成しておけば、Ｎｉシリサイド膜からなる貫通プラグ５７を形成することができる。
また、導電性微粒子としてＮｉ微粒子を用いたが、４μｍφ以下の金属微粒子であれば、同様の方法により貫通プラグ５７を形成することができる。
また、溶媒として水を用いたが、アルコール、シンナーを用いても良い。導電性微粒子を分散させる能力は、水、アルコール、シンナーの順で高くなる。
また、導電性微粒子の濃度は１０％としたが、これよりも高くても良い。濃度が高いほど基本的には膜の緻密性は高くなる。なお、塗布と乾燥を繰り返すことでも、膜の緻密性を高くすることができる。
また、焼結温度は４５０℃としたが、Ｎｉ微粒子が０．１μｍφ以下であれば、焼結温度はより低い温度で済む。
次に同図（ｃ）に示すように、周知の方法に従って、ソース・ドレイン電極および多層配線を形成する。図中、５５，５９〜６１は層間絶縁膜を示しており、これらの層間絶縁膜５５，５９〜６１中の異なる斜線の部分は多層配線の配線または接続プラグ５８を示している。
最後に、図１５（ｄ）に示すように、シリコン基板５１の裏面を研削し、トレンチ底部の貫通プラグ５７を露出させる。このようにして貫通孔内に絶縁膜５６を介して貫通プラグ５７が埋め込まれた構造の接続プラグを有するマルチチップ半導体装置用チップが完成する。
（第１０の実施形態）
図１６は、本実施形態の第１０の実施形態に係るマルチチップ半導体装置の製造方法を示す工程断面図である。
まず、図１６（ａ）に示すように、第１の半導体基板７１に図示しない素子および配線（多層配線）を形成し、次に上述した実施形態、例えば第３の実施形態に従って、第１の半導体基板７１に第１のパッド電極７２、第１のＮｉ微粒子膜７３を形成し、第１のマルチチップ半導体装置用チップ（以下、単にチップという）を完成させる。この第１のＮｉ微粒子膜７３は、本実施形態の場合密着層であるが、パッド電極上にバリアメタル膜が形成されていない場合は、バリアメタル材料を用いてバリアメタル膜を形成後、密着層を形成してもよい。同様に、第２の半導体基板７４に図示しない素子および配線（多層配線）、ならびに第２のパッド電極７５、第２のＮｉ微粒子膜７６を形成し、第２のチップを完成させる。
次に同図（ａ）に示すように、第１のチップのＮｉ微粒子膜７３上に半田ボールからなるバンプ電極７７を配置し、位置確認を行なった後、第２のチップのＮｉ微粒子膜７６をバンプ電極７７を介して第１のチップの上方に配置する。
次に図１６（ｂ）に示すように、Ｎｉ微粒子膜７３，７６およびバンプ電極７７の自然酸化膜を除去した後、熱処理によりバンプ電極７７を溶融させ、Ｎｉ微粒子膜７３，７６とバンプ電極７７とを接合（溶融接続）して、第１のチップと第２のチップとを電気的に接続する。
なお、本実施形態では、２つのチップを接続する場合について説明したが、３つ以上のチップも同様にして接続することができる。ただし、間の配置されるチップには図１５に示した接続プラグ（絶縁膜５６、貫通プラグ５７）を有するものを使用する。図１７に、チップ数が３個の場合の図１６に対応した工程断面図を示す。図中、７８は第３の半導体基板、７９は第３のパッド電極、８０は第３のＮｉ微粒子膜、８１は接続プラグを示している。なお、ここでは、第２および第３のチップには接続プラグ８１を形成した例を示してある。
（第１１の実施形態）
高密度なＮｉ微粒子膜を形成する方法の１つとして、基板に衝突するＮｉ微粒子の運動エネルギーを増加させる方法があることを先に述べた。ここでは、この磁場を用いた方法についてさらに説明する。
図２０は、その手法を示す模式図である。図に示すように、微粒子噴出ノズルからＮｉ微粒子１６が噴出される軸に平行に磁力線（磁場Ｂ）を形成する。磁場の発生源としては永久磁石でも電磁石でも良い。
微粒子噴出ノズルがその軸方向が基板８の表面に対して垂直となるように配置されている場合、上記軸方向は基板８の表面に対して垂直に磁力線が入るようにすることがさらに望ましい。
また、磁場Ｂは、図２０（ａ）に示すように、少なくとも基板８の面内で均一であることがさらに望ましい。あるいは図２０（ｂ）に示すように、成膜スポットと同程度の大きさの局所的な磁場Ｂを形成することも高密度のＮｉ微粒子膜を形成するためには効果的である。
また、微粒子が常磁性体または強磁性体を有するものである場合には、磁場Ｂによって磁場Ｂと同じ方向に磁化される。このとき、磁場の発生源の磁荷に準じる方向に誘導磁荷が生じるため、微粒子は基板８のある方向に引力を受ける。
基板８の下方に磁場発生源を配置し、基板８の表面に対して垂直な磁場Ｂを発生させた場合、微粒子噴出ノズルから噴出されたＮｉ微粒子１６は基板８の方向に力を受けるために、基板８へのＮｉ微粒子１６の運動エネルギー（衝突エネルギー）が増加する。これにより、高密度のＮｉ微粒子膜を基板８上に形成できるようになる。
図２０では、磁場Ｂの方向は基板８の上から下に向う方向であるが、基板８の下から上に向う方向であっても同様な効果が得られる。何故なら、この場合には、常磁性体または強磁性体を有する微粒子はその磁場Ｂの方向と同じ方向に磁化され、磁場発生源の磁荷に応じた磁荷を生じるため、磁場Ｂの方向に関わらず、磁場の発生源方向に引力が生じるからである。
基板８の下方に磁場発生源としての誘導コイルを配置した場合は、コイル電流を流す量を時間的に変化させることによって、磁場Ｂの強さを変化させることができ、成膜する微粒子膜の密度に所望の密度分布を持たせることも可能である。なお、反磁性が優位な材料を成膜する場合は基板８の上方に磁場発生源を配置することはいうまでもない。
なお、本実施形態では、磁場をＮｉ粒子の衝突エネルギーを増加させ、微粒子膜を高密度化させる一手段として用いたが、Ｎｉペーストや懸濁液を用いて成膜する際にも同様に用いられる。
１…容器、２，２1 ，２2 …ターゲット、３…キャリアガス、３’…微粒子を含むキャリアガス、４…ガス導入口、５…ガス吹き出しノズル、６…光、７…光学窓、８…ウェハ（基板）、９…ターゲット材料、１０…微粒子膜、１１…回転ミラー、１２ａ，１２ｂ…ターゲット材料、１３…回転軸、１５，１５ａ…微粒子噴出ノズル、１６…Ｎｉ微粒子、１７…マスク、２０…半導体基板、２１…素子分離絶縁膜、２２…ＭＯＳトランジスタ、２３…層間絶縁膜、２４…ソースド・レイン電極、２５…層間絶縁膜、２６…パッド電極、２７…バリア膜、２８…保護絶縁膜、２９…Ｎｉ微粒子膜、３０…半田ボール、３１’…バンプ電極、３１…層間絶縁膜、３２…パッド電極、３３…保護絶縁膜、３４，３４’…バリア膜、３５，３５´…Ｎｉ微粒子膜、３６…半田ボール、３６’…バンプ電極、４１…層間絶縁膜、４２…パッド電極、４３…保護絶縁膜、４４…密着・バリア膜、４５…半田ボール、４５’…バンプ電極、４６…導電層、５１…シリコン基板、５２…素子分離絶縁膜、５３…ＭＯＳトランジスタ、５４…ソース・ドレイン拡散層、５５…層間絶縁膜、５６…絶縁膜、５７…貫通プラグ、５８…接続プラグおよび配線、５９〜６１…層間絶縁膜、７１…第１の半導体基板、７２…第１のパッド電極、７３…第１のＮｉ微粒子膜、７４…第２の半導体基板、７５…第２のパッド電極、７６…第２のＮｉ微粒子膜、７７…半田ボール、７８…第３の半導体基板、７９…第３のパッド電極、８０…第３のＮｉ微粒子膜。

Claims (3)

  1. 半導体基板上にパッド電極を形成する工程と、
    このパッド電極が形成された側の前記半導体基板上に絶縁膜を形成する工程と、
    前記パッド電極上の前記絶縁膜を除去し、前記絶縁膜に前記バッド電極に達する開口部を形成する工程と、
    この開口部の底部に、導電性微粒子からなる、密着層およびバリア膜としての導電性微粒子膜を微粒子成膜法を用いて形成する工程と、
    この導電性微粒子膜上に半田で形成されたバンプ電極を配置する工程と、
    前記導電性微粒子膜の自然酸化膜、または前記導電性微粒子膜および前記バンプ電極の自然酸化膜を除去する工程と、
    前記バンプ電極と前記導電性微粒子膜とを接合させる工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 半導体基板上に上面がバリア膜で覆われたパッド電極を形成する工程と、
    このパッド電極が形成された側の前記半導体基板上に絶縁膜を形成する工程と、
    前記バリア膜上の前記絶縁膜を除去し、前記絶縁膜に前記バリア膜に達する開口部を形成する工程と、
    この開口部の底部に、導電性微粒子からなる、密着層としての導電性微粒子膜を微粒子成膜法を用いて形成する工程と、
    この導電性微粒子膜上に半田で形成されたバンプ電極を配置する工程と、
    前記導電性微粒子膜の自然酸化膜、または前記導電性微粒子膜および前記バンプ電極の自然酸化膜を除去する工程と、
    前記バンプ電極と前記導電性微粒子膜とを接合させる工程と
    を有することを特徴とする半導体装置の製造方法。
  3. 半導体基板上にパッド電極を形成する工程と、
    このパッド電極が形成された側の前記半導体基板上に絶縁膜を形成する工程と、
    前記パッド電極上の前記絶縁膜を除去し、前記絶縁膜に前記パッド電極に達する開口部を形成する工程と、
    この開口部が形成された側の基板全面にバリア膜を形成する工程と、
    前記開口部内の前記バリア膜上に、導電性微粒子からなる、密着層としての導電性微粒子膜を微粒子成膜法を用いて形成する工程と、
    この導電性微粒子膜上に半田で形成されたバンプ電極を配置する工程と、
    前記導電性微粒子膜の自然酸化膜、または前記導電性微粒子膜および前記バンプ電極の自然酸化膜を除去する工程と、
    前記バンプ電極と前記導電性微粒子膜とを接合させる工程と、
    前記開口部外の前記バリア膜を除去する工程と
    を有することを特徴とする半導体装置の製造方法。
JP2009294260A 2009-12-25 2009-12-25 半導体装置の製造方法 Expired - Fee Related JP4829340B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009294260A JP4829340B2 (ja) 2009-12-25 2009-12-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009294260A JP4829340B2 (ja) 2009-12-25 2009-12-25 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP34026498A Division JP4564113B2 (ja) 1998-11-30 1998-11-30 微粒子膜形成方法

Publications (2)

Publication Number Publication Date
JP2010109380A JP2010109380A (ja) 2010-05-13
JP4829340B2 true JP4829340B2 (ja) 2011-12-07

Family

ID=42298450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009294260A Expired - Fee Related JP4829340B2 (ja) 2009-12-25 2009-12-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4829340B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5958732B2 (ja) 2011-03-11 2016-08-02 ソニー株式会社 半導体装置、製造方法、および電子機器
JP5540276B2 (ja) * 2011-03-31 2014-07-02 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法
JP6362254B2 (ja) * 2014-05-12 2018-07-25 国立大学法人東北大学 半導体装置およびその製造方法
KR101586401B1 (ko) * 2014-05-12 2016-01-20 한국생산기술연구원 금속분말 코팅을 활용한 범프 형성 방법 및 그에 의하여 형성되는 범프
JP6572673B2 (ja) 2015-08-13 2019-09-11 富士通株式会社 電子装置及び電子装置の製造方法
JP6860995B2 (ja) * 2016-08-29 2021-04-21 太陽誘電株式会社 積層セラミックコンデンサ
US10424552B2 (en) * 2017-09-20 2019-09-24 Texas Instruments Incorporated Alloy diffusion barrier layer
JP7235541B2 (ja) * 2019-03-11 2023-03-08 株式会社東芝 半導体装置およびその製造方法
WO2021079659A1 (ja) * 2019-10-25 2021-04-29 Dic株式会社 導電性ピラー、接合構造、電子機器および導電性ピラーの製造方法
US20230041521A1 (en) * 2020-01-17 2023-02-09 Dic Corporation Conductive pillar, method for manufacturing the same, and method for manufacturing bonded structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3147424B2 (ja) * 1991-08-15 2001-03-19 オムロン株式会社 電子回路部品
JP3249276B2 (ja) * 1992-12-28 2002-01-21 株式会社東芝 半導体装置の製造方法及び薄膜形成装置
JP3350131B2 (ja) * 1993-03-30 2002-11-25 株式会社東芝 金属微粒子堆積装置
JPH07142487A (ja) * 1993-11-12 1995-06-02 Sony Corp 金属バンプ及び半導体装置の生産方法
JPH1064912A (ja) * 1996-08-20 1998-03-06 Matsushita Electric Ind Co Ltd 半導体デバイスの製造方法
JP3400279B2 (ja) * 1997-01-13 2003-04-28 株式会社新川 バンプ形成方法

Also Published As

Publication number Publication date
JP2010109380A (ja) 2010-05-13

Similar Documents

Publication Publication Date Title
JP4564113B2 (ja) 微粒子膜形成方法
JP4829340B2 (ja) 半導体装置の製造方法
KR101523929B1 (ko) 금속계 잉크
US7754597B2 (en) Bonding pad fabrication method, method for fabricating a bonding pad and an electronic device, and electronic device
TWI381781B (zh) 用雷射照射之導電性電路形成方法及導電性電路
JP3866978B2 (ja) 半導体装置の製造方法
JP4826924B2 (ja) 微細金属バンプの形成方法
JP2009152589A (ja) 太陽電池上に多層電極構造を形成する方法、金属配線コンタクト構造、層のパターニング方法、機能構造の形成方法
JP2008252072A (ja) 配線及び記憶素子の作製方法
JP2001291721A (ja) 配線構造、導電パターンの形成方法、半導体装置および半導体装置の製造方法
JP2005032769A (ja) 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法
US5331172A (en) Ionized metal cluster beam systems and methods
KR100810674B1 (ko) 전자 디바이스 및 전자 디바이스의 제조 방법
JP2001168061A (ja) レーザ照射により半導体基板上に成膜を形成するためのターゲット及びその製造方法
TWI297514B (en) Method of manufacturing thin film transistor
US11705365B2 (en) Methods of micro-via formation for advanced packaging
CN111373530A (zh) 用于微电子装置的工业芯片级封装
JP3249276B2 (ja) 半導体装置の製造方法及び薄膜形成装置
KR100349282B1 (ko) 레이저를 이용하여 성막을 반도체 기판 상에 형성하는타겟 및 이 타겟을 이용한 성막의 형성 방법
JPH09150296A (ja) 金属ボールの形成方法
JP2007115923A (ja) 半導体装置の製造方法および半導体装置
JPH09306918A (ja) はんだボールバンプ形成工程におけるバリアメタル形成方法
JP2001192855A (ja) 薄膜形成方法及びその装置
TW520302B (en) Nozzle and coating system for spraying different chemical solutions
JPH07336019A (ja) 導体パターンの形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees