JP4825832B2 - 印刷回路基板の製造方法 - Google Patents

印刷回路基板の製造方法 Download PDF

Info

Publication number
JP4825832B2
JP4825832B2 JP2008067433A JP2008067433A JP4825832B2 JP 4825832 B2 JP4825832 B2 JP 4825832B2 JP 2008067433 A JP2008067433 A JP 2008067433A JP 2008067433 A JP2008067433 A JP 2008067433A JP 4825832 B2 JP4825832 B2 JP 4825832B2
Authority
JP
Japan
Prior art keywords
circuit pattern
metal layer
forming
insulating layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008067433A
Other languages
English (en)
Other versions
JP2009021545A (ja
Inventor
智 秀 睦
俊 炯 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009021545A publication Critical patent/JP2009021545A/ja
Application granted granted Critical
Publication of JP4825832B2 publication Critical patent/JP4825832B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、印刷回路基板の製造方法に関する。
電子産業の発達に伴い電子部品の高機能化、小型化に対する要求が急増している。これに対応するために、電子製品に内蔵される印刷回路基板においても高密度化が加速化されている。最近では印刷回路基板の多層積層だけでなく、回路パターンの微細化も要求されている。さらに、生産性向上のために製造工程の短縮も必要な実状である。
図６は、従来技術に係る印刷回路基板の製造方法を示す工程図である。図６を参照すると、銅箔積層板１００、ビアホール１０２、メッキ層１０４、回路パターン１０６、絶縁層１０８、ブラインドビアホール１１２、外部回路パターン１１４が示されている。
図６に示すように、従来、多層印刷回路基板を製造するためには様々な工程が必要であった。先ず、銅箔積層板１００にビアホール１０２を加工し、銅箔積層板１００をメッキした後にビアホール１０２を充填した。次に、銅箔積層板１００の外面に回路パターン１０６を形成し、絶縁層１０８を積層して新しい層を作った後、外部にブラインドビアホール１１２を加工した。ブラインドビアホール１１２をメッキして電気的接続を提供するようにし、外部絶縁層の外側面に外部回路パターン１１４を形成して多層印刷回路基板を製作した。
しかし、従来の印刷回路基板の製造方法は、ビアホールを形成して加工する困難があり、メッキの厚さに応じて微細回路パターンの製造可能範囲が決定されるため、信頼性が確保された高密度印刷回路基板の製造に限界があった。
こうした従来技術の問題点に鑑み、本発明の目的は、信頼性が確保できる微細パターンを形成し、その生産性が向上できる印刷回路基板の製造方法を提供することにある。
本発明の一実施形態によれば、一面に金属層が積層された導電性キャリアの金属層に第１回路パターンを形成するステップと、第１回路パターンが第１絶縁層に向かう（対向する）ように導電性キャリアと第１絶縁層とを圧着するステップと、導電性キャリアを選択的に除去してビアを形成するステップと、金属層を除去するステップと、を含む印刷回路基板の製造方法が提供される。
ビアを形成するステップは、ビア位置に対応するエッチングレジストを形成するステップ及び導電性キャリアに対応するエッチング液を塗布するステップを含むことができ、金属層を除去するステップは、金属層に対応するエッチング液を塗布することによりエッチングすることができる。ここで、導電性キャリアと金属層とは、互いに異なるエッチング液に反応することがよい。第１回路パターンを形成するステップは、金属層に第１回路パターンに対応するメッキレジストを形成するステップ及び金属層を電極にして電解メッキするステップを含むことができ、金属層はニッケル（Ｎｉ）を含むことができる。
一方、第１回路パターンの所定の位置にペーストバンプを形成するステップをさらに含むことができ、第１絶縁層を圧着するステップはペーストバンプが突出するように第１絶縁層を圧着することができる。導電性キャリアは一対で構成され、第１絶縁層を圧着するステップは、一対の導電性キャリアの間に第１絶縁層を介在して圧着することができる。ここで、一対の導電性キャリアは、接着剤が塗布された離型材の両面に各々接着されることができる。
第１回路パターンを形成するステップは、一対の導電性キャリアの金属層に第１回路パターンに対応するメッキレジストを形成するステップ及び金属層を電極にして電解メッキするステップを含むことができ、第１回路パターンを形成するステップ以後に一対の導電性キャリアを分離するステップをさらに含むことができる。
金属層を除去するステップ以後に、ビアが貫通するように第２絶縁層を圧着するステップ及び第２絶縁層上に第２回路パターンを形成するステップをさらに含むことができる。ここで、第２絶縁層は外面に導電層をさらに含み、圧着するステップはビアが第２絶縁層を貫通して導電層と電気的に接続するように圧着することができる。第２回路パターンを形成するステップ以後に、第２回路パターンを加圧して前記第２絶縁層に圧入するステップをさらに含むことができる。また、第２回路パターンを形成するステップは、第２絶縁体上に第２回路パターンに対応するメッキレジストを形成するステップ及び第２絶縁体をメッキするステップを含むことを特徴とする。
本発明の一実施形態によれば、信頼性が向上した高密度の薄板パッケージを製造することができ、製造工程上の生産性も向上させることができる。
本発明の特徴、利点が以下の図面と発明の詳細な説明から明らかになるだろう。以下、本発明に係る印刷回路基板及びその製造方法の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明することに当たって、同一かつ対応する構成要素は、同一の図面符号を付し、これに対する重複説明は省略する。
図１は、本発明の一実施形態に係る印刷回路基板の製造方法を示したフローチャートであり、図２は、本発明の一実施形態に係る印刷回路基板の製造方法を示す工程図であり、図３は、本発明の一実施形態に係る印刷回路基板の製造方法を示す工程図である。図１〜図３を参照すると、導電性キャリア３００、金属層３０２、感光材３０４、第１回路パターン３０６、ペーストバンプ３０８、第１絶縁層３１０、ビア３１２、第２絶縁層３１４、導電層３１６、第２回路パターン３１７が示されている。
本実施形態によれば、一面に金属層３０２が積層された導電性キャリア３００の金属層３０２に第１回路パターン３０６を形成するステップと、第１回路パターン３０６が第１絶縁層に向かう（対向する）ように導電性キャリアと第１絶縁層３１０とを圧着するステップと、導電性キャリア３００を選択的に除去してビア３１２を形成するステップと、金属層３０２を除去するステップと、を含む印刷回路基板の製造方法は、信頼性が向上した高密度の薄板パッケージを製造することができ、製造工程上の生産性も向上させることができる。
先ず、ステップＳ１００で、一面に金属層３０２が積層された導電性キャリア３００の前記金属層３０２に第１回路パターン３０６を形成する。導電性キャリア３００は、最終的に多層印刷回路基板の層間電気的接続を提供する役割をする。導電性キャリア３００は、電気的接続を提供することができる、例えば、銅（Ｃｕ）であることができる。金属層３０２は、導電性キャリア３００をエッチングしてビア３１２を形成するステップにて第１回路パターン３０６を保護する役割をするため、導電性キャリア３００とは異なるエッチング液に反応する金属であることがよい。本実施形態において、導電性キャリア３００は銅であるため、金属層３０２は、例えばニッケル（Ｎｉ）であることができる。
導電性キャリア３００は、一面に金属層３０２が積層された状態で提供されることができ、または、本工程上で製造されることもできる。導電性キャリア３００の一面に金属層３０２を積層するために、先ず、導電性キャリア３００を準備する。導電性キャリア３００の一面に金属層３０２をメッキする。本実施形態では、銅からなる導電性キャリア３００にニッケルをメッキする。メッキは、例えば、ウェット方式のニッケルメッキ（Ni plating）を行うことができ、ドライ方式のスパッタリング（sputtering）を行うこともできる。
次に、ステップＳ１０２で、第１回路パターン３０６を形成するために、金属層３０２上に第１回路パターン３０６に対応するメッキレジストを形成する。第１回路パターン３０６とは、導電性キャリア３００上に形成される任意の回路パターンをいう。メッキレジストは感光材３０４であって、例えば、ドライフィルムであってもよい。
メッキレジストを形成した後、露光、現像工程を行う。次に、ステップＳ１０４で、金属層３０２を電極にして電解メッキする。本実施形態では、ニッケルを金属層３０２にしたため、ニッケル層が電極になる。ニッケル層を電解メッキして第１回路パターン３０６を形成する。電解メッキ方法としては、例えば、セミアディティブ（semi-additive）方式を用いてもよい。ニッケル層を電極にしてメッキされた第１回路パターン３０６は、接着力が向上して微細パターンを形成することができる。
次に、ステップＳ１１０で、第１回路パターン３０６の所定の位置にペーストバンプ３０８を形成する。図２に示すように、二つの導電性キャリア３００上に第１回路パターン３０６を形成した場合、何れか一つの第１回路パターン３０６上にペーストバンプ３０８を形成する。ペーストバンプ３０８は、シルバーペースト（silver paste）を含むことができる。所定の位置とは設計上で層間連結体が必要な位置をいう。
ステップＳ１２０で、ペーストバンプ３０８を第１回路パターン３０６の所定の位置に形成した後、第１回路パターン３０６に対向するように第１絶縁層３１０を圧着する。図２に示すように、第１絶縁層３１０を、何れか一つのペーストバンプ３０８が形成された導電性キャリア３００上にペーストバンプ３０８が突出するように圧着する。
一方、ペーストバンプ３０８は、二つの導電性キャリア３００の第１回路パターン３０６に形成されてもよく、この時、ペーストバンプ３０８が形成された二つの導電性キャリア３００上に第１絶縁層３１０を介在し圧着して、同時に形成することができる。
次に、ステップＳ１３０で、導電性キャリア３００を選択的に除去してビア３１２を形成する。ビア３１２を形成するために、先ず、ステップＳ１３２で、ビア３１２の位置に対応してエッチングレジストを形成する。設計上、ビア３１２が形成される位置にエッチングレジストを形成する。次に、ステップＳ１３４で、導電性キャリア３００に対応するエッチング液を塗布してビア３１２を形成する。
ここで、エッチング液は、導電性キャリア３００をエッチングできるエッチング液をいう。本実施形態において、導電性キャリア３００は銅であるため、エッチング液は、例えば、塩化鉄（ＦｅＣｌ３）、塩化銅（ＣｕＣｌ２）などであることがよい。図３に示すように、導電性キャリア３００の銅をエッチングしてビア３１２を形成することができる。ビア３１２を形成するためのドリリング（drilling）のような工程なしで層間連結体を形成することができるので工程を単純化することができる。
次に、ステップＳ１４０で、金属層３０２に対応するエッチング液を塗布してエッチングする。ここで、エッチング液は、金属層をエッチングさせながら、導電性キャリアはエッチングさせないエッチング液をいう。本実施形態では、金属層３０２としてニッケルを一例に挙げて説明しているため、エッチング液はニッケルだけをエッチングし、銅はエッチングさせない性質を有する。換言すれば、金属層３０２と導電性キャリア３００とが互いに異なるエッチング液に反応する。例えば、エッチング液は硝酸（ＨＮＯ３）であってもよい。
次に、ステップＳ１５０で、第２回路パターン３１７を形成する。第２回路パターン３１７を形成するステップは、ビア３１２が貫通するように第２絶縁層３１４を圧着するステップ、及び第２絶縁層３１４上に第２回路パターン３１７を形成するステップをさらに含むことができる。
ここで、第２絶縁層３１４は外面に導電層をさらに含み、圧着するステップはビア３１２が第２絶縁層３１４を貫通して導電層と電気的に接続するように圧着することを特徴とし、第２回路パターン３１７を形成するステップ以後に、第２回路パターン３１７を加圧して圧入するステップをさらに含むことができる。
一方、第２回路パターン３１７を形成するまた他のステップは、ビア３１２が貫通するように第２絶縁層３１４を圧着した後、第２絶縁層３１４上に第２回路パターン３１７に対応するメッキレジストを形成するステップ、及び第２絶縁層３１４をメッキするステップを含むことができる。
本実施形態では、前者の方法を用いて第２回路パターン３１７を形成する場合を説明する。後者の方法は後述する次の実施形態で説明する。
第２回路パターン３１７を形成するために、先ず、ステップ１５２で、外面に導電層を有する第２絶縁層３１４がビア３１２を貫通し導電層と電気的に接続するように圧着する。導電層は、第２回路パターン３１７が形成される部分であって、例えば、銅であってもよい。ビア３１２は、層間に電気的接続を提供するもので、第２絶縁層３１４を圧着することに当たって、外面の導電層と電気的に接続するように圧着する。圧着方法としては、形成された印刷回路基板にプレスなどで圧力をかける方法を用いてもよい。
一方、本実施形態のように、外面に導電層が形成された絶縁層を積層してもよく、ビア３１２が貫通するように絶縁層を積層した後、導電層を絶縁層の外面に圧着してもよい。
次に、ステップＳ１５４で、外面の導電層をエッチングして第２回路パターン３１７を形成する。導電層に、第２回路パターン３１７に対応するエッチングレジストを形成し、エッチング液を塗布して導電層の一部を選択的に除去することにより第２回路パターン３１７を形成する。
次に、ステップＳ１５６で、第２回路パターン３１７を加圧して圧入する。形成された第２回路パターン３１７に圧力をかけて第２絶縁層３１４に埋め込むことにより、第２回路パターン３１７の接着力を確保し、超薄板印刷回路基板を製造することができる。第２絶縁層３１４の材料によっては、加圧と共に熱を加え圧入することもできる。
図４は、本発明の他の実施形態に係る印刷回路基板の製造方法を示すフローチャートであり、図５は、本発明の他の実施形態に係る印刷回路基板の製造方法を示す工程図である。図４及び図５を参照すると、離型材６００、導電性キャリア３００、金属層３０２、感光材６０２、第１回路パターン３０６、ペーストバンプ３０８、第１絶縁層３１０、ビア３１２、第２絶縁層３１４、金属層３０２、第２回路パターン３１７が示されている。
本実施形態に係る印刷回路基板の製造方法は、接着剤が塗布された離型材６００に各々接着された一対の導電性キャリア３００を用いて両面に第１回路パターン３０６を形成することにより製造工程を簡素化することができる。
図４に示すように、先ず、ステップＳ２００で、接着剤が塗布された離型材６００に各々接着され、一面に金属層３０２が形成された一対の導電性キャリア３００が提供される。離型材６００は、後述する次工程で導電性キャリア３００を分離するのに容易な材料であることがよい。例えば、発泡性樹脂であってもよい。離型材６００自体に接着力が確保された材料であれば、接着剤を含まなくてもよい。
一方、一対の導電性キャリア３００は、離型材６００に接着されて提供されることもでき、本工程から形成されることもできる。すなわち、一対の導電性キャリア３００の間に接着剤が塗布された離型材６００を介在し圧着して形成すればよい。
また、一対の導電性キャリア３００は、一面に金属層３０２が積層されている。一面に金属層３０２が積層された一対の導電性キャリア３００を、接着剤が塗布された離型材６００の両面に各々接着してもよく、圧着した後に両面にメッキを行い、同時に形成してもよい。
次に、ステップＳ２１０で、一面に金属層３０２が積層された導電性キャリア３００の金属層３０２に第１回路パターン３０６を形成する。第１回路パターン３０６を形成するために、先ず、ステップＳ２１２で、一対の導電性キャリア３００の外面金属層３０２に第１回路パターン３０６に対応するメッキレジストを形成する。
第１回路パターン３０６とは、導電性キャリア３００上に形成される任意の回路パターンをいう。メッキレジストは感光材６０２であって、例えば、ドライフィルムであってもよい。第１回路パターン３０６が形成される部分を除いた残りの部分に光が透過できる状態でメッキレジストを形成する。
メッキレジストを形成した後に露光、現像工程を経る。次に、ステップＳ２１４で、金属層３０２を電極にして電解メッキする。本実施形態では、金属層３０２としてニッケルを用いたため、ニッケル層が電極になる。ニッケル層を電解メッキして第１回路パターン３０６を形成する。電解メッキ方法は、例えば、セミアディティブ（semi-additive）方式を用いることができる。ニッケル層を電極にしてメッキされた第１回路パターン３０６は、接着力が向上して微細パターンを形成することができる。また、一対の導電性キャリア３００の両面で工程が進行されるため、製造工程が簡素化かつ迅速化できる。
次に、ステップＳ２２０で、一対の導電性キャリア３００を分離する。分離するステップは、離型材６００の性質に応じて変わることができる。例えば、離型材６００に一定の温度を加えて、接着力が０またはそれに近くなるようにして分離することができる。
次に、ステップＳ２３０で、第１回路パターン３０６の所定の位置にペーストバンプ３０８を形成する。図５に示すように、二つの導電性キャリア３００上に第１回路パターン３０６を形成した場合、何れか一つの第１回路パターン３０６上にペーストバンプ３０８を形成する。ペーストバンプ３０８はシルバーペースト（silver paste）を含むことができる。所定の位置とは、設計上に層間連結体が必要な位置をいう。
次に、ステップＳ２４０で、第１絶縁層３１０を圧着する。ペーストバンプ３０８を第１回路パターン３０６の所定の位置に形成した後、ステップＳ２４２で、一対の導電性キャリア３００の間に第１回路パターン３０６と対向するように第１絶縁層３１０を圧着する。図５に示すように、第１絶縁層３１０をペーストバンプ３０８が形成された何れか一つの導電性キャリア３００上に、ペーストバンプ３０８が突出するように圧着する。
一方、ペーストバンプ３０８は、二つの導電性キャリア３００のそれぞれの第１回路パターン３０６に形成されることもでき、この場合には、ペーストバンプ３０８が形成された二つの導電性キャリア３００上に第１絶縁層３１０を介在し圧着して、同時に形成することができる。
次に、ステップＳ２５０で、導電性キャリア３００を選択的に除去してビア３１２を形成する。ビア３１２を形成するために、先ず、ステップＳ２５２で、ビア３１２の位置に対応するエッチングレジストを形成する。設計上、ビア３１２が形成される位置にエッチングレジストを形成する。次に、ステップＳ２５４で、導電性キャリア３００にエッチング液を塗布してビア３１２を形成する。
本実施形態で導電性キャリア３００は銅であるため、エッチング液は、例えば、塩化鉄（ＦｅＣｌ３）、塩化洞（ＣｕＣｌ２）などであることがよい。図５に示すように、導電性キャリア３００の銅をエッチングしてビア３１２を形成することができる。ビア３１２を形成するためのドリリング（drilling）のような工程なしに層間連結体を形成することができるので、工程を単純化できる。
次に、ステップＳ２６０で、金属層３０２をエッチングして除去する。本実施形態では金属層３０２としてニッケルを一例として説明しているため、エッチング液はニッケルだけをエッチングし、銅はエッチングさせない性質を有する。換言すれば、金属層３０２と導電性キャリア３００が互いに異なるエッチング液に反応する。例えば、エッチング液は硝酸（ＨＮＯ３）であってもよい。
次に、ステップＳ２７０で、第２回路パターン６０４を形成する。第２回路パターン６０４は、上述した二つの方法のうち、後者を例として説明する。第２回路パターン６０４を形成するために、先ず、ステップＳ２７２で、ビア３１２が貫通するように第２絶縁層３１４を圧着する。
第２絶縁層３１４の間に、ビア３１２を有する基板を介在し、ビア３１２が貫通するように第２絶縁層３１４を加圧して積層する。ビア３１２は、第２絶縁層３１４上に形成される第２回路パターン６０４との電気的接続を提供するものであるので、ビア３１２が貫通するように第２絶縁層３１４を圧着する。次に、ステップＳ２７４で、第２絶縁層３１４上に第２回路パターン６０４に対応するメッキレジストを形成する。
メッキレジストは感光材６０２であって、例えば、ドライフィルムであってもよい。メッキレジストを形成した後に、ステップＳ２７６で、露光、現像工程を経て、第２絶縁層３１４をメッキする。メッキ方法としては、例えば、セミアディティブ方式を用いてもよい。セミアディティブ方式で第２絶縁層３１４をメッキする場合、第２絶縁層３１４は、例えば、ＡＢＦ（Ajimoto build-up film）を用いて微細回路パターンを形成することができる。
前記では本発明の実施形態を参照して説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させることができることを理解できよう。
本発明の一実施形態に係る印刷回路基板の製造方法を示すフローチャートである。 本発明の一実施形態に係る印刷回路基板の製造方法を示す工程図である。 発明の一実施形態に係る印刷回路基板の製造方法を示す工程図である。 本発明の他の実施形態に係る印刷回路基板の製造方法を示すフローチャートである。 本発明の他の実施形態に係る印刷回路基板の製造方法を示す工程図である。 従来技術に係る印刷回路基板の製造方法を示す工程図である。
符号の説明
３００ 導電性キャリア
３０２ 金属層
３０４ 感光材
３０６ 第１回路パターン
３０８ ペーストバンプ
３１０ 第１絶縁層
３１２ ビア
３１４ 第２絶縁層
３１６ 導電層
６００ 離型材

Claims (6)

  1. 一面に金属層が積層され、前記金属層と異なるエッチング液に反応し、接着剤が塗布された離型材の両面に各々接着される一対の導電性キャリアの前記金属層に第１回路パターンを形成するステップと、
    前記一対の導電性キャリアを分離するステップと、
    前記第１回路パターンの所定の位置にペーストバンプを形成するステップと、
    前記第１回路パターンが第１絶縁層に向かい、前記ペーストバンプが突出するように一対の前記導電性キャリアの間に前記第１絶縁層を介在して圧着するステップと、
    前記導電性キャリアを選択的に除去してビアを形成するステップと、
    前記金属層に対応するエッチング液を塗布して前記金属層を除去するステップと、を含み、
    前記ビアを形成するステップが
    前記ビアの位置に対応するエッチングレジストを形成するステップと、
    前記導電性キャリアに対応するエッチング液を塗布するステップと、を含み、
    前記第１回路パターンを形成するステップは、
    前記一対の導電性キャリアの前記金属層に前記第１回路パターンに対応するメッキレジ
    ストを形成するステップと、
    前記金属層を電極にして電解メッキするステップと、
    を含むことを特徴とする印刷回路基板の製造方法。
  2. 前記第１回路パターンを形成するステップは、
    前記金属層に前記第１回路パターンに対応するメッキレジストを形成するステップと、
    前記金属層を電極にして電解メッキするステップと、
    を含むことを特徴とする請求項１に記載の印刷回路基板の製造方法。
  3. 前記金属層は、ニッケル（Ｎｉ）を含むことを特徴とする請求項１または請求項２に記載の印刷回路基板の製造方法。
  4. 前記金属層を除去するステップ以後に、
    前記ビアが貫通するように第２絶縁層を圧着するステップと、
    前記第２絶縁層上に第２回路パターンを形成するステップと、
    をさらに含むことを特徴とする請求項１から請求項３までの何れか１項に記載の印刷回路基板の製造方法。
  5. 前記第２絶縁層は外面に導電層をさらに含み、
    前記圧着するステップは、
    前記ビアが前記第２絶縁層を貫通して前記導電層と電気的に接続するように圧着するステップと、を含み、
    前記第２回路パターンを形成するステップ以後に、
    前記第２回路パターンを加圧して前記第２絶縁層に圧入するステップをさらに含むことを特徴とする請求項４に記載の印刷回路基板の製造方法。
  6. 前記第２回路パターンを形成するステップは、
    前記第２絶縁層上に前記第２回路パターンに対応するメッキレジストを形成するステップと、
    前記第２絶縁層をメッキするステップと、
    を含むことを特徴とする請求項４に記載の印刷回路基板の製造方法。
JP2008067433A 2007-07-10 2008-03-17 印刷回路基板の製造方法 Expired - Fee Related JP4825832B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070069280A KR100872131B1 (ko) 2007-07-10 2007-07-10 인쇄회로기판 제조방법
KR10-2007-0069280 2007-07-10

Publications (2)

Publication Number Publication Date
JP2009021545A JP2009021545A (ja) 2009-01-29
JP4825832B2 true JP4825832B2 (ja) 2011-11-30

Family

ID=40251923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008067433A Expired - Fee Related JP4825832B2 (ja) 2007-07-10 2008-03-17 印刷回路基板の製造方法

Country Status (3)

Country Link
US (1) US7836590B2 (ja)
JP (1) JP4825832B2 (ja)
KR (1) KR100872131B1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100841987B1 (ko) * 2007-07-10 2008-06-27 삼성전기주식회사 다층 인쇄회로기판 제조방법
TWI347807B (en) * 2008-05-13 2011-08-21 Unimicron Technology Corp Electrically interconnect structure and process thereof and circuit board structure
KR100990576B1 (ko) * 2008-05-26 2010-10-29 삼성전기주식회사 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법
KR101021344B1 (ko) 2009-10-19 2011-03-14 (주)인터플렉스 연성인쇄회로기판의 제조방법
KR101047139B1 (ko) * 2009-11-11 2011-07-07 삼성전기주식회사 단층 보드온칩 패키지 기판 및 그 제조방법
KR101088062B1 (ko) * 2009-12-23 2011-11-30 엘지이노텍 주식회사 범프를 구비한 스택형 인쇄회로기판 및 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE86797T1 (de) * 1988-12-16 1993-03-15 Siemens Ag Verfahren zur selbstjustierten herstellung von kontakten zwischen in uebereinander angeordneten verdrahtungsebenen einer integrierten schaltung enthaltenen leiterbahnen.
US5121299A (en) * 1989-12-29 1992-06-09 International Business Machines Corporation Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein
US5209817A (en) * 1991-08-22 1993-05-11 International Business Machines Corporation Selective plating method for forming integral via and wiring layers
JP2658661B2 (ja) * 1991-09-18 1997-09-30 日本電気株式会社 多層印刷配線板の製造方法
US5480048A (en) * 1992-09-04 1996-01-02 Hitachi, Ltd. Multilayer wiring board fabricating method
JPH08139450A (ja) * 1994-11-07 1996-05-31 Toshiba Corp 印刷配線板の製造方法
JPH08264939A (ja) * 1995-03-28 1996-10-11 Toshiba Corp 印刷配線板の製造方法
US6168725B1 (en) * 1997-12-22 2001-01-02 Visteon Global Technologies, Inc. Etching of Al-Cu layers to form electronic circuits using base solutions including nitrites, borates or bromates
JP3554171B2 (ja) * 1998-01-23 2004-08-18 京セラ株式会社 回路基板の製造方法
US6815709B2 (en) * 2001-05-23 2004-11-09 International Business Machines Corporation Structure having flush circuitry features and method of making
KR20030071391A (ko) 2002-02-28 2003-09-03 삼성전기주식회사 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
JP2004140085A (ja) 2002-10-16 2004-05-13 Shinko Electric Ind Co Ltd 回路基板及びその製造方法
JP4283609B2 (ja) 2003-07-15 2009-06-24 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路基板の製造方法、配線回路基板および多層配線基板の製造方法
JP4398683B2 (ja) * 2003-08-11 2010-01-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 多層配線基板の製造方法
DE102004005300A1 (de) 2004-01-29 2005-09-08 Atotech Deutschland Gmbh Verfahren zum Behandeln von Trägermaterial zur Herstellung von Schltungsträgern und Anwendung des Verfahrens
KR100688823B1 (ko) 2004-07-21 2007-03-02 삼성전기주식회사 고밀도 기판의 제조방법
JP4597631B2 (ja) * 2004-10-13 2010-12-15 大日本印刷株式会社 部品内蔵配線板、部品内蔵配線板の製造方法
JP2007150171A (ja) * 2005-11-30 2007-06-14 Kyocer Slc Technologies Corp 配線基板の製造方法

Also Published As

Publication number Publication date
JP2009021545A (ja) 2009-01-29
US7836590B2 (en) 2010-11-23
KR100872131B1 (ko) 2008-12-08
US20090013525A1 (en) 2009-01-15

Similar Documents

Publication Publication Date Title
JP4558776B2 (ja) 回路基板の製造方法
JP4825832B2 (ja) 印刷回路基板の製造方法
JP2008131036A (ja) 印刷回路基板及びその製造方法
JP2007142399A (ja) ペーストバンプを用いた印刷回路基板およびその製造方法
JP2008016817A (ja) 埋立パターン基板及びその製造方法
KR100857165B1 (ko) 회로기판 제조방법
US8723050B2 (en) Multilayer printed circuit board and method for making same
WO2012128269A1 (ja) 配線基板
JP5539759B2 (ja) 印刷回路基板製造方法
JP4172893B2 (ja) 金属ベース回路基板の製造方法
JP3431532B2 (ja) 転写媒体の製造方法およびその転写媒体を用いた配線基板の製造方法
US20100193232A1 (en) Printed circuit board and method of manufacturing the same
JP2000133943A (ja) 多層基板の製造方法
KR101924458B1 (ko) 전자 칩이 내장된 회로기판의 제조 방법
JP6016017B2 (ja) 接着シート付きプリント配線板の製造方法及びそれを用いた貼り合せプリント配線板の製造方法
WO2011135670A1 (ja) 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
KR101044123B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP5335971B2 (ja) フレキシブルプリント配線板への電子部品の実装方法
JP4637893B2 (ja) プリント基板のペーストバンプ形成方法
JP2006093303A (ja) プリント配線板およびその製造方法
JP2005260012A (ja) 両面配線基板及び多層配線基板の製造方法
JP4797910B2 (ja) 半導体パッケージ多層基板の製造方法
JP4736251B2 (ja) フィルムキャリア及びその製造方法
JP5095140B2 (ja) フレキシブルプリント配線板の部品実装方法
JP2007311723A (ja) 多層回路基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100908

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110816

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110912

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees