JP4823244B2 - 変換器 - Google Patents
変換器 Download PDFInfo
- Publication number
- JP4823244B2 JP4823244B2 JP2008022058A JP2008022058A JP4823244B2 JP 4823244 B2 JP4823244 B2 JP 4823244B2 JP 2008022058 A JP2008022058 A JP 2008022058A JP 2008022058 A JP2008022058 A JP 2008022058A JP 4823244 B2 JP4823244 B2 JP 4823244B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- input
- filter
- delta
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
デルタシグマ型AD変換器は、図5(a)に示すように、アナログ回路のデルタシグマ変調器10とデジタルフィルタ11で構成される。また、デルタシグマ型DA変換器は、図5(b)に示すように、デジタル回路のデルタシグマ変調器20とアナログフィルタ21で構成される。デルタシグマ変調器の前段にインタポレーションフィルタを配置してもよい。
このデルタシグマ変調器は、入力される信号を積分して出力する積分器101と、この積分器101の出力を量子化して出力する量子化器102と、この量子化器により量子化されて出力される信号を遅延させて出力する遅延器103と、入力信号INと遅延器103の出力とを入力とし、入力信号INから遅延器103の出力を減算した信号を積分器101の入力とする減算器(微分器)104とから構成される。
このデルタシグマ変調器は、入力信号INをその信号周波数帯域よりも数倍以上高いサンプリング周波数でサンプリング(オーバーサンプリング)を行うととも、積分器101、量子化器102、遅延器103によりフィードバックループを形成し、量子化雑音を含む量子化された入力信号をフィードバックする。このフィードバックループにより、デルタシグマ変調器は、このループ内の量子化器102で発生する量子化雑音は、低周波成分が抑えられる代わりに高周波帯域にシフトする「ノイズシェーピング」特性を示す。したがって、デルタシグマ変調器は、オーバーサンプリングを行い、かつ、フィードバックループによって量子化器で発生する量子化雑音を高周波側にノイズシェーピングすることにより、量子化器のビット数が少なくても高い精度を実現することができる。特に、サンプリング周波数を高くすればより高周波側にシェーピングされるので、より高精度化ができる。
また、前記ディザ生成器により生成される擬似雑音は、当該疑似雑音が前記フィルタを通過することによって最下位のビットの1ビット分の信号出力の半分以下になるように設定されていてもよい。
また、本発明では、ディザ生成器により生成される疑似雑音の中心周波数をローパスフィルタのカットオフ周波数以上とすることにより、ディザの信号をフィルタで十分抑圧でき、精度の向上を図ることができる。
図1は、本発明の第1の実施の形態に係るデルタシグマ変調器とこのデルタシグマ変調器を用いたAD変換器の構成を説明する図である。
このA/D変換器は、アナログ信号を入力とするアナログ回路のデルタシグマ変調器10と、このデルタシグマ変調器10から出力される信号から所定の周波数帯域成分を除去して出力信号を出力するデジタルフィルタ11とから構成されている。ここで、デルタシグマ変調器10は、擬似雑音を生成するディザ生成器105と、入力信号とディザ生成器105の出力(疑似雑音)とを加算した信号を出力する加算器106と、入力される信号を積分して出力する積分器101と、この積分器101の出力を量子化して出力する量子化器102と、この量子化器102により量子化された信号を遅延させて出力する遅延器103と、上記加算器106の出力から遅延器103の出力を減算した信号を積分器101の入力とする減算器104とから構成されている。
このAD変換器においては、ディザ生成器105により生成されたディザは、デルタシグマ変調器10の前段に設けられた加算器106により、入力信号に加算される。加算器106の出力信号は、遅延器103から出力されるフィードバック信号を減算器104により減算された後、積分器101によって積分され、この積分された信号が量子化器102によって量子化される。この量子化された信号は、ローパスフィルタとして作用するデジタルフィルタ11を通すことにより、入力信号の信号帯域よりも高い所定の周波数成分が除去されて、デジタルの出力信号として出力される。
図2(a)に示すように、量子化雑音は、オーバーサンプリングにより低周波から高周波側にかけて分布する。しかしながら、この量子化雑音はデルタシグマ変調器10のフィードバックループ内で発生するものであるから、デルタシグマ変調器10を通すことによってノイズシェービングされ、図2(b)に示すような高周波側に移動した分布をもつことになる。一方、加算器106により入力信号に加算されたディザについては、ノイズシェーピングされない。したがって、図2(c)に示すように、デルタシグマ変調器10の出力を、入力信号の信号帯域を通過させるような帯域特性(図2(c)において波線で示す。)を有するデジタルフィルタ11にかけることによって、入力信号の帯域外の信号を除去し、量子化雑音およびディザの影響を排除して、高精度の出力信号を得ることができる。
例えば、ディザで生成された信号が、デジタルフィルタを通過することによって、AD変換器の出力のLSB(Least Significant Bit)1ビット分の信号出力の半分程度以下になるような、ディザの周波数成分あるいはデジタルフィルタのカットオフ周波数を設定すれば、AD変換器の変換精度は劣化しない。
図3に、本発明の第2の実施の形態に係るデルタシグマ変調器とこのデルタシグマ変調器を用いたDA変換器の構成を示す。
このDA変換器は、デジタル信号を入力とするデジタル回路のデルタシグマ変調器20と、このデルタシグマ変調器20から出力される信号から所定の周波数帯域成分を除去して出力信号を出力するアナログフィルタ21とから構成されている。ここで、デルタシグマ変調器20は、擬似雑音を生成するディザ生成器205と、入力信号とディザ生成器205の出力(疑似雑音)とを加算した信号を出力する加算器206と、入力される信号を積分して出力する積分器201と、この積分器201の出力を量子化して出力する量子化器202と、この量子化器202により量子化された信号を遅延させて出力する遅延器203と、上記加算器206の出力から遅延器203の出力を減算した信号を積分器201の入力とする減算器204とから構成されている。
なお、上述したAD変換器と同様に、ディザ生成器205により生成されるディザの中心周波数は、アナログフィルタ21のカットオフ周波数に等しいか、それよりも大きいことが望ましい。ディザ生成器205で生成する信号が、アナログフィルタ21で十分除去できる程度に信号強度が小さく、また周波数が信号帯域から離れていれば十分高精度の信号を得ることができる。
いずれのシミュレーションにおいても、入力信号として階段状の信号を入力し、デルタシグマ変調器の動作クロック(サンプリング周波数)は、ディザの中心周波数の10倍以上、アナログフィルタのカットオフ周波数は、ディザの中心周波数より低いものとした。
図4に示すシミュレーション結果によれば、ディザ生成器205からのディザを入力信号に加算した後にデルタシグマ変調器10へ入力することにより、リミットサイクル発振を抑え、精度よくアナログ値を出力していることが分かる。
Claims (4)
- 擬似雑音を生成するディザ生成器と、
入力信号と前記ディザ生成器の出力とを加算した信号を出力する加算器と、
入力される信号を積分して出力する積分器と、
この積分器の出力を入力とし前記積分器の出力を量子化して出力する量子化器と、
この量子化器の出力を入力とし前記量子化器により量子化された信号を遅延させて出力する遅延器と、
前記加算器の出力と前記遅延器の出力とを入力とし前記加算器の出力から前記遅延器の出力を減算した信号を前記積分器の入力とする減算器と
を備えるデルタシグマ変調器を用いた変換器であって、
前記デルタシグマ変調器の前記量子化器により量子化された信号から所定の周波数帯域成分を除去して出力信号を出力するフィルタを備え、
前記フィルタは、前記ディザ生成器により生成される擬似雑音の中心周波数より低いカットオフ周波数を有するローパスフィルタであり、
前記ディザ生成器により生成される擬似雑音の周波数は、入力信号の帯域外に設定される
ことを特徴とする変換器。 - 請求項1に記載された変換器において、
前記入力信号は、アナログ信号であり、
前記出力信号は、デジタル信号であり、
前記フィルタは、デジタルフィルタであり、
アナログ信号をデジタル信号に変換することを特徴とする変換器。 - 請求項1に記載された変換器において、
前記入力信号は、デジタル信号であり、
前記出力信号は、アナログ信号であり、
前記フィルタは、アナログフィルタであり、
デジタル信号をアナログ信号に変換することを特徴とする変換器。 - 請求項1または2に記載された変換器において、
前記ディザ生成器により生成される擬似雑音は、当該疑似雑音が前記フィルタを通過することによって最下位のビットの1ビット分の信号出力の半分以下になる
ことを特徴とする変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008022058A JP4823244B2 (ja) | 2008-01-31 | 2008-01-31 | 変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008022058A JP4823244B2 (ja) | 2008-01-31 | 2008-01-31 | 変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009182899A JP2009182899A (ja) | 2009-08-13 |
JP4823244B2 true JP4823244B2 (ja) | 2011-11-24 |
Family
ID=41036474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008022058A Active JP4823244B2 (ja) | 2008-01-31 | 2008-01-31 | 変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4823244B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7808415B1 (en) * | 2009-03-25 | 2010-10-05 | Acco Semiconductor, Inc. | Sigma-delta modulator including truncation and applications thereof |
JP5358829B2 (ja) * | 2009-10-28 | 2013-12-04 | ルネサスエレクトロニクス株式会社 | Δς型a/d変換器 |
JP2011163928A (ja) * | 2010-02-09 | 2011-08-25 | Asahi Kasei Electronics Co Ltd | ホール起電力信号検出装置 |
JP5541113B2 (ja) * | 2010-11-25 | 2014-07-09 | 株式会社リコー | デルタシグマ型変調回路を用いたda変換器、da変換方法、及びプログラム |
JP5700702B2 (ja) * | 2012-07-18 | 2015-04-15 | 旭化成エレクトロニクス株式会社 | デルタシグマ変調器 |
DE102013222405A1 (de) | 2013-11-05 | 2015-05-07 | Robert Bosch Gmbh | Vorrichtung zum Überwachen eines Betriebs eines induktiven Elements |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03148919A (ja) * | 1989-11-06 | 1991-06-25 | Fujitsu Ltd | オーバーサンプリング型ad変換器 |
JPH04101517A (ja) * | 1990-08-21 | 1992-04-03 | Yokogawa Electric Corp | Σ△変調形ad変換器 |
JPH07118651B2 (ja) * | 1990-11-22 | 1995-12-18 | ヤマハ株式会社 | ディジタル・アナログ変換回路 |
JP2758726B2 (ja) * | 1991-02-01 | 1998-05-28 | 日本電気アイシーマイコンシステム株式会社 | A/d変換回路 |
JP3237517B2 (ja) * | 1996-05-16 | 2001-12-10 | 松下電器産業株式会社 | デルタシグマ型データ変換器 |
JP3282510B2 (ja) * | 1996-08-01 | 2002-05-13 | ヤマハ株式会社 | D/aコンバータ回路 |
JP2002100992A (ja) * | 2000-09-20 | 2002-04-05 | Hitachi Ltd | Δς型ad変換器 |
-
2008
- 2008-01-31 JP JP2008022058A patent/JP4823244B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009182899A (ja) | 2009-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9065471B1 (en) | Delta-sigma modulator | |
US7557744B2 (en) | PWM driver and class D amplifier using same | |
US9602126B2 (en) | Sigma-delta analog-to-digital converter | |
JP4823244B2 (ja) | 変換器 | |
JP2007267433A (ja) | 過負荷補償のフィードバックステアリングを用いたノイズシェーピング回路および方法ならびにそれを使用するシステム | |
EP3694109B1 (en) | Microphone arrangement | |
JP2010171484A (ja) | 半導体集積回路装置 | |
US7061415B2 (en) | Word length reduction circuit | |
US8427350B2 (en) | Sigma-delta modulator | |
JP3785361B2 (ja) | Δςモジュレータ、a/dコンバータおよびd/aコンバータ | |
JP4141865B2 (ja) | モジュレータ | |
Lee et al. | Time-interleaved sigma-delta modulator using output prediction scheme | |
JP2017098670A (ja) | パルス幅変調器およびそのプログラム | |
KR101559456B1 (ko) | 지연된 피드―포워드 경로를 갖는 저전력·저면적 3차 시그마―델타 변조기 | |
Wei et al. | Limit Cycle Suppression Technique Using Random Signal In Delta-Sigma DA Modulator | |
CN101120507A (zh) | 一种ad转换器装置 | |
WO2019087809A1 (ja) | A/d変換器 | |
US11799494B2 (en) | Delta-sigma modulator, delta-sigma digital-analog converter, and method for operating a delta-sigma modulator and a delta-sigma digital-analog converter | |
PATEL | Design and implementation of sigma–delta digital to analog converter | |
KR100878250B1 (ko) | 시그마-델타 펄스 폭 변조기 및 시그마-델타 변조기 | |
JP7088785B2 (ja) | デジタルマイクロホン | |
Malmström | Designing and Evaluating a Delta-Sigma DAC for Hi-Fi Audio: To be used in an FPGA implementation | |
Sonika et al. | Design and implementation of sigma–delta digital to analog converter | |
JP3358728B2 (ja) | Δς変調器 | |
JPH11308110A (ja) | デルタシグマ型アナログデジタル変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110906 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4823244 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |