JP4821710B2 - Printed wiring board - Google Patents
Printed wiring board Download PDFInfo
- Publication number
- JP4821710B2 JP4821710B2 JP2007157506A JP2007157506A JP4821710B2 JP 4821710 B2 JP4821710 B2 JP 4821710B2 JP 2007157506 A JP2007157506 A JP 2007157506A JP 2007157506 A JP2007157506 A JP 2007157506A JP 4821710 B2 JP4821710 B2 JP 4821710B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- solder
- pad portion
- bottom electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本発明は、電子部品を実装するプリント配線板に関し、特に電子部品とのはんだ付け接合部のボイドの発生を抑制するプリント配線板に関するものである。 The present invention relates to a printed wiring board on which electronic components are mounted, and more particularly to a printed wiring board that suppresses the generation of voids in soldered joints with electronic components.
プリント配線板では、底面に電極を有する電子部品をプリント配線板上のパッドとはんだ付けすることにより実装する。図7は、一般的な底面に電極を有する表面実装部品の上面外観図であり、図8は表面実装部品を基板上に実装するためのパッドを備えたプリント配線板の上面図である。 A printed wiring board is mounted by soldering electronic components having electrodes on the bottom surface to pads on the printed wiring board. FIG. 7 is a top view of a general surface mount component having electrodes on the bottom surface, and FIG. 8 is a top view of a printed wiring board provided with pads for mounting the surface mount component on the substrate.
図7において、表面実装部品1は、底面電極2及びリード3を備える。図8において、プリント配線板104は、基板4上に表面実装部品1を実装するための底面電極用パッド5及びリード用パッド6を備え、いずれもソルダーレジスト7で囲まれている。
In FIG. 7, the
一般的に、プリント配線板104は、フラックスを含む小粒状のはんだ(以下、クリームはんだと称する)が底面電極用パッド5及びリード用パッド6上に塗布され、底面電極用パッド5及びリード用パッド6上に、それぞれ表面実装部品1の底面電極2及びリード3が置かれ、リフロー炉等により加熱してクリームはんだを一旦融解させた後、自然冷却で固めるという順序ではんだ付けされる。
In general, the printed
図9は、表面実装部品1の底面電極2及びリード3を、それぞれ基板4上の底面電極用パッド5及びリード用パッド6上に、はんだ付けしたプリント配線板104のD−Dの位置(図8)における矢視断面図である。
FIG. 9 shows a DD position (FIG. 9) of the printed
図9において、はんだ接合部8、9は、それぞれ底面電極2と底面電極用パッド5、リード3とリード用パッド6を接続する。はんだ接合部8は、はんだ融解時にクリームはんだに含まれるフラックスから発生するガスや塗布時に巻き込んだ空気等の気体が融解したクリームはんだの中に存在したまま固まることで気泡(以下、ボイドと称する)10が発生している状態にある。図10は、実機において前述したボイド10が発生している状態を示すX線写真である。
In FIG. 9,
ボイドの発生を抑制する方法として、図11に示すように底面電極用パッド5上に十字状にソルダーレジスト7iを設け、はんだ融解時に発生した気体をはんだの外に逃がす方法がある(例えば、特許文献1参照)。図12は、表面実装部品1を実装したプリント配線板105のE−Eの位置(図11)における矢視断面図である。図12に示すように、ソルダーレジスト7iと底面電極2とのはんだ濡れ性の差から、ソルダーレジスト7i上には空隙11が形成されている。クリームはんだの内部の気体は、空隙11を通じて外部に放出される。
As a method of suppressing the generation of voids, there is a method of providing a solder resist 7i in a cross shape on the
しかしながら、上記従来のプリント配線板104では、はんだ接合部8の内部にボイド10が残留することにより、はんだ付け状態を均一に保つことができず、底面電極2と底面電極用パッド5の間の電気特性が安定しないという課題があった。
However, in the conventional printed
また、特許文献1に記載のプリント配線板105では、ソルダーレジスト7i上のはんだ部8aの量を制御することが困難で、クリームはんだの内部の気体を放出する空隙11の大きさを調整することができないため、気体を十分に放出できないという問題があった。
Moreover, in the printed
本発明は、上記のような問題を解決するためになされたものであり、電子部品とのはんだ付け接合部においてボイドの発生を抑制することにより、はんだ付け状態を均一に保ち、はんだ付け接合部の信頼性の高いプリント配線板を提供することを目的とする。 The present invention has been made in order to solve the above-described problems. By suppressing the generation of voids in the soldered joint portion with the electronic component, the soldered state can be kept uniform, and the soldered joint portion. An object of the present invention is to provide a highly reliable printed wiring board.
本発明に係るプリント配線板は、基板と、電子部品と、前記基板上に設けられ前記電子部品を搭載するパッド部と、前記パッド部と前記電子部品とを接続するはんだ接合部と、前記パッド部の上に前記パッド部の外縁から内側へ向かって並設された一対のソルダーレジストとを備え、前記一対のソルダーレジスト及び前記パッド部により外気に連通する流路が形成されたものである。
Printed wiring board according to the present invention includes a substrate, an electronic component and a pad section for mounting the electronic components disposed on the substrate, and the solder joint that connects the electronic component and the pad portion, the pad And a pair of solder resists arranged in parallel from the outer edge of the pad portion on the inside, and a flow path communicating with the outside air is formed by the pair of solder resists and the pad portion .
本発明によれば、プリント配線板のパッド上にソルダーレジストで形成されたスリットを設けることにより、はんだ融解時に発生する気体がはんだ内部からスリットを通じて抜けるため、はんだ付け完了後にボイドが残らず、はんだ付け状態を均一に保つことができ、電気特性を安定させることができる。 According to the present invention, by providing a slit formed of a solder resist on the pad of the printed wiring board, the gas generated at the time of melting the solder escapes from the inside of the solder through the slit. The attached state can be kept uniform, and the electrical characteristics can be stabilized.
以下、本発明に係るプリント配線板の各種実施の形態について、図面に基づいて説明する。
実施の形態1.
図1は、本実施の形態1におけるプリント配線板101の構成を示す上面図である。
Hereinafter, various embodiments of a printed wiring board according to the present invention will be described with reference to the drawings.
FIG. 1 is a top view showing the configuration of the printed
図1に示すように、本実施の形態1におけるプリント配線板101は、従来のプリント配線板104(図8)のパッド部としての底面電極用パッド5上に、L形のソルダーレジスト7a、7b、7c、7dが十字状に配設され、流路としてのスリット12が形成されたものである。その他の構成に関しては、従来のプリント配線板104と同様であり、相当部分には図8と同一符号を付して説明を省略する。
As shown in FIG. 1, a printed
プリント配線板101は、従来のプリント配線板104と同様に、底面電極用パッド5及びリード用パッド6上にクリームはんだが塗布され、底面電極用パッド5及びリード用パッド6上に、それぞれ電子部品としての表面実装部品1(図7)の底面電極2及びリード3が置かれ、リフロー炉等により加熱後、冷却してはんだ付けされる。
Like the conventional printed
プリント配線板101では、加熱時に、クリームはんだに含まれるフラックスから発生するガスやクリームはんだ塗布時に巻き込んだ空気等の気体が、底面電極用パッド5上のスリット12を通じて外部に放出される。図2は、表面実装部品1をはんだ付けした後のプリント配線板101のA−Aの位置(図1)における矢視断面図である。
In the printed
スリット12は、所定の幅で形成され、はんだ内部の気体を外部に放出するに十分な通路を確保する。スリット12により、ボイドが残留しないはんだ接合部8が形成される。
The
以上のように、本実施の形態1では、底面電極用パッド5上にソルダーレジスト7a、7b、7c、7dにより十字状にスリット12を所定の幅で形成したので、クリームはんだに含まれるフラックスから発生するガスやクリームはんだ塗布時に巻き込んだ空気等の気体の抜け道となり、ボイドの発生を抑制することができるとともに、はんだ付け状態を均一に保てるため、電気特性が安定する。
As described above, in the first embodiment, since the
なお、本実施の形態1では、底面電極用パッド5上にクリームはんだを十字状に4分割するようスリット12を設けたが、他の任意の分割数、例えば格子状に9分割にしてもよい。また、スリットは、はんだ接合部の中央付近から外側に向けて底面電極用パッド5上に略均一に設ければよく、はんだ接合部の接着性に影響しない範囲でスリットを増加させてもよい。この場合、気体の抜け道が増加し、効率よく気体を放出できる。
In the first embodiment, the
実施の形態2.
実施の形態1のプリント配線板101においては、底面電極用パッド5上にスリット12を設けた場合について示した。実施の形態2では、底面電極用パッドにもスリットを設けた場合について示す。
In the printed
図3は、本実施の形態2におけるプリント配線板102の構成を示す上面図である。図4は、表面実装部品1をはんだ付けした後のプリント配線基102のB−Bの位置(図3)における矢視断面図である。
FIG. 3 is a top view showing the configuration of the printed
図3及び図4に示すように、本実施の形態2におけるプリント配線板102は、実施の形態1におけるプリント配線板101(図1及び図2)の底面電極用パッド5に、L形のソルダーレジスト7a、7b、7c、7dにより十字状に形成されたスリット12と略同位置に略同幅で、十字の中央部5aを除いて第一の溝部としてのスリット12a、12b、12c、12dが形成されたものである。十字の中央部5aは、底面電極用パッド5が一つのパッドとして等電位となるよう接続するため、スリットが設けられていない。
As shown in FIGS. 3 and 4, the printed
その他の構成に関しては、実施の形態1と同様であり、相当部分には図1及び図2と同一符号を付して説明を省略する。プリント配線板102は、プリント配線板101に比べスリット深さが大きくなっているため、はんだ接合時のクリームはんだ中の気体が抜けやすくなっており、効率よく気体を放出できる。
Other configurations are the same as those in the first embodiment, and the corresponding parts are denoted by the same reference numerals as those in FIGS. 1 and 2 and description thereof is omitted. Since the printed
以上のように、本実施の形態2では、底面電極用パッド5上にソルダーレジストによるスリット12を配設するとともに、底面電極用パッド5に中央部を除いて同位置に同幅でスリット12a、12b、12c、12dを設けたので、はんだ接合時のクリームはんだ中の気体を放出しやすく、より効率的にボイドの発生を抑制できる。
As described above, in the second embodiment, the
なお、本実施の形態2では、底面電極用パッド5に中央部を除いてスリット12a、12b、12c、12dを設けたが、これに限るものではない。例えば、底面電極用パッド5の厚さ方向すべてにスリットを設けるのではなく、途中までスリットを形成し底面電極用パッド5を接続しておくことにより、中央部までスリットを設けることができる。この場合、中央部に発生する気体も効率よく放出することができる。
In the second embodiment, the
実施の形態3.
実施の形態2のプリント配線板102においては、底面電極用パッド5にスリット12と同位置に同幅のスリット12a、12b、12c、12dを設けた場合について示した。実施の形態3では、スリットを形成するソルダーレジストの周囲に溝部を設けた場合について示す。
In the printed
図5は、本実施の形態3におけるプリント配線板103の構成を示す上面図である。図6は、表面実装部品1をはんだ付けした後のプリント配線基103のC−Cの位置(図5)における矢視断面図である。
FIG. 5 is a top view showing the configuration of the printed
図5及び図6に示すように、本実施の形態3におけるプリント配線板103は、実施の形態1におけるプリント配線板101(図1及び図2)の底面電極用パッド5に、切り欠き部5b、5c、5d、5eが設けられ、切り欠き部5b、5c、5d、5e内の基板1上に、それぞれスリット12e、12f、12g、12hを形成するソルダーレジスト7e、7f、7g、7hが設けられている。切り欠き部5b、5c、5d、5eとソルダーレジスト7e、7f、7g、7hの間においては、それぞれ第二の溝部としての溝部13a、13b、13c、13dが設けられている。
As shown in FIGS. 5 and 6, the printed
その他の構成に関しては、実施の形態1と同様であり、相当部分には図1及び図2と同一符号を付して説明を省略する。プリント配線板103は、ソルダーレジスト7e、7f、7g、7hを配設するとともに、溝部13a、13b、13c、13dによりスリット12e、12f、12g、12hに溶融時のクリームはんだが被ることなく確実に気体の通路を確保する。
Other configurations are the same as those in the first embodiment, and the corresponding parts are denoted by the same reference numerals as those in FIGS. 1 and 2 and description thereof is omitted. The printed
以上のように、本実施の形態3では、スリット12e、12f、12g、12hを形成したソルダーレジスト7e、7f、7g、7hを底面電極用パッド5の切り欠き部5b、5c、5d、5e内に配設するとともに、ソルダーレジスト7e、7f、7g、7hと切り欠き部5b、5c、5d、5eの間に溝部13a、13b、13c、13dを設けたので、はんだの溶融時にスリットにはんだが被ることなく確実に気体の通路を確保でき、より効率的にボイドの発生を抑制できる。
As described above, in the third embodiment, the solder resists 7e, 7f, 7g, and 7h in which the slits 12e, 12f, 12g, and 12h are formed are formed in the cutout portions 5b, 5c, 5d, and 5e of the
1 表面実装部品
5 底面電極用パッド
7a、7b、7c、7d、7e、7f、7g、7h ソルダーレジスト
8 はんだ接合部
12、12a、12b、12c、12d、12e、12f、12g、12h スリット
101、102、102 プリント配線板
DESCRIPTION OF
Claims (5)
電子部品と、
前記基板上に設けられ前記電子部品を搭載するパッド部と、
前記パッド部と前記電子部品とを接続するはんだ接合部と、
前記パッド部の上に前記パッド部の外縁から内側へ向かって並設された一対のソルダーレジストとを備え、
前記一対のソルダーレジスト及び前記パッド部により外気に連通する流路が形成されることを特徴とするプリント配線板。 A substrate,
Electronic components,
A pad portion provided on the substrate for mounting the electronic component;
A solder joint that connects the electronic component and the pad portion,
A pair of solder resists arranged side by side from the outer edge of the pad portion on the pad portion;
Printed circuit board, characterized that you passage communicating with the outside air is formed by the pair of solder resist and the pad portion.
電子部品と、Electronic components,
前記基板上に外縁から内側へ向かう切り欠き部を有して設けられ前記電子部品を搭載するパッド部と、A pad portion provided on the substrate with a notch directed from the outer edge toward the inside, and mounting the electronic component;
前記パッド部と前記電子部品とを接続するはんだ接合部と、A solder joint for connecting the pad portion and the electronic component;
前記パッド部の前記切り欠き部に対応する前記基板の上に並設された一対のソルダーレジストとを備え、A pair of solder resists arranged side by side on the substrate corresponding to the notch portion of the pad portion;
前記一対のソルダーレジスト及び前記基板により外気に連通する流路が形成されることを特徴とするプリント配線板。The printed wiring board, wherein a flow path communicating with outside air is formed by the pair of solder resists and the substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007157506A JP4821710B2 (en) | 2007-06-14 | 2007-06-14 | Printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007157506A JP4821710B2 (en) | 2007-06-14 | 2007-06-14 | Printed wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008311417A JP2008311417A (en) | 2008-12-25 |
JP4821710B2 true JP4821710B2 (en) | 2011-11-24 |
Family
ID=40238777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007157506A Expired - Fee Related JP4821710B2 (en) | 2007-06-14 | 2007-06-14 | Printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4821710B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011228620A (en) * | 2010-03-31 | 2011-11-10 | Sumitomo Bakelite Co Ltd | Method of manufacturing electronic device and manufacturing apparatus of the same |
US8587019B2 (en) * | 2011-10-11 | 2013-11-19 | Ledengin, Inc. | Grooved plate for improved solder bonding |
CN108028232B (en) * | 2015-10-27 | 2021-09-24 | 京瓷株式会社 | Wiring substrate, electronic device, and electronic module |
US11244892B2 (en) * | 2018-08-30 | 2022-02-08 | Stmicroelectronics Pte Ltd | Solder mask for thermal pad of a printed circuit board to provide reliable solder contact to an integrated circuit |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60133667U (en) * | 1984-02-15 | 1985-09-06 | 松下電器産業株式会社 | wiring board |
JPH07288375A (en) * | 1994-04-19 | 1995-10-31 | Murata Mfg Co Ltd | Circuit board |
JPH0974267A (en) * | 1995-09-04 | 1997-03-18 | Matsushita Electric Ind Co Ltd | Circuit board |
JPH10335797A (en) * | 1997-05-29 | 1998-12-18 | Canon Inc | Circuit board and manufacture of electronic circuit device |
JPH11177225A (en) * | 1997-12-15 | 1999-07-02 | Toshiba Corp | Printed board |
US6580174B2 (en) * | 2001-09-28 | 2003-06-17 | Intel Corporation | Vented vias for via in pad technology yield improvements |
US20050085007A1 (en) * | 2003-10-20 | 2005-04-21 | Chuong Vu | Joining material stencil and method of use |
JP2006060141A (en) * | 2004-08-23 | 2006-03-02 | Sharp Corp | Printed board and mounting method for surface mounted semiconductor package using same |
JP2006303173A (en) * | 2005-04-20 | 2006-11-02 | Mitsubishi Electric Corp | Circuit board device and manufacturing method therefor |
-
2007
- 2007-06-14 JP JP2007157506A patent/JP4821710B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008311417A (en) | 2008-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009016451A (en) | Connection structure between printed circuit board and electronic component | |
JP2009054846A (en) | Printed wiring substrate, and method for manufacturing electronic device | |
JP4821710B2 (en) | Printed wiring board | |
JP4211828B2 (en) | Mounting structure | |
JP2007109836A (en) | Printed wiring board | |
JP4712449B2 (en) | Metal core circuit board | |
JP5213074B2 (en) | Printed wiring board and pad design method used therefor | |
JP2005012088A (en) | Multilayered circuit board and electronic equipment | |
JP2002359462A (en) | Electronic component mounting method, mounting structure, and metal mask | |
JP2012227349A (en) | Electronic component mounting method | |
JP2006287060A (en) | Circuit board and soldering structure of chip component | |
JP2005203616A (en) | Chip component mounting structure and method therefor | |
JP2006319145A (en) | Metal core circuit board | |
JP4746990B2 (en) | Electronic circuit board | |
JP2013211497A (en) | Component joint structure | |
JP2008130812A (en) | Surface-mounting electronic component and mounting structure of the same | |
JP2013045919A (en) | Printed wiring board | |
JP2007165476A (en) | Surface mounting part | |
WO2017221419A1 (en) | Circuit board, method for manufacturing same, and electronic device | |
JP2005294632A (en) | Soldering structure of surface mount element | |
JP2002026482A (en) | Mounting structure of electronic component | |
JP2006313792A (en) | Printed wiring board | |
JP2007258654A (en) | Circuit board land connection method and the circuit board | |
JP2004079872A (en) | Soldering structure for electronic circuit unit | |
JP2008112778A (en) | Printed-wiring board, and motor control unit having the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110519 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110822 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |