JP4820985B2 - 差動並走線路 - Google Patents

差動並走線路 Download PDF

Info

Publication number
JP4820985B2
JP4820985B2 JP2005248547A JP2005248547A JP4820985B2 JP 4820985 B2 JP4820985 B2 JP 4820985B2 JP 2005248547 A JP2005248547 A JP 2005248547A JP 2005248547 A JP2005248547 A JP 2005248547A JP 4820985 B2 JP4820985 B2 JP 4820985B2
Authority
JP
Japan
Prior art keywords
line
differential line
parallel
differential
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005248547A
Other languages
English (en)
Other versions
JP2007067590A (ja
Inventor
一哉 益
健一 岡田
浩之 伊藤
英之 杉田
実人 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Institute of Technology NUC
Original Assignee
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Institute of Technology NUC filed Critical Tokyo Institute of Technology NUC
Priority to JP2005248547A priority Critical patent/JP4820985B2/ja
Publication of JP2007067590A publication Critical patent/JP2007067590A/ja
Application granted granted Critical
Publication of JP4820985B2 publication Critical patent/JP4820985B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、差動線路を組み合わせた並走線路に関し、特に、配線の配置を工夫することによりクロストーク耐性を高めた並走線路に関する。
近来、微細化による高集積化に伴って、大規模集積回路(LSI)では1cm程度のチップサイズでGHz帯のデジタル信号処理を行うようになってきている。このようなLSI内で回路を高速に動作させたり長距離伝送させたりする場合、配線を抵抗と容量からなるRC集中定数回路として回路設計を行うと、mmオーダの長距離配線に関しては、配線を分割してリピータを挿入しなければならず、リピータによる消費電力の増加等が問題となっている。
このようにLSIの高集積化に伴い信号波長とチップサイズが同程度になった場合、信号伝達は電磁波伝送として考える必要があり、配線を電気回路的には分布定数回路として扱う伝送線路として設計する必要がある。伝送線路は、信号の電磁波の特徴を考慮して回路設計を行うものであり、LSIに作成可能な伝送線路としては、例えば図1(a)に示すようなマイクロストリップ型伝送線路や図1(b)に示すようなコプレーナ型不平衡伝送線路、図1(c)に示すようなペアライン型不平衡伝送線路が挙げられる。これらの不平衡伝送線路を用いる場合、グラウンド線の寸法はミクロンオーダであり、抵抗が大きいことを考慮すると、電気的信頼性が保証できない。また、近傍の信号線路とのクロストークの問題もある。
このようなグラウンド線の電気的信頼性やクロストークの問題を解消するためには、ペア配線を用いる差動伝送線路を用いるのが有効である。図2に差動伝送線路の種々の構造の例を示す。図2(a)はスタックドペアライン型差動伝送線路、図2(b)はコプレーナ型差動伝送線路、図2(c)は対角線ペア型差動伝送線路の例である。差動伝送線路はそれぞれの線路に特性の反転した信号を伝送させ、受信側が差動増幅回路で受けるため、受信回路側で同相ノイズをキャンセルできるものである。
特開平08−125412号公報 特開2004−207949号公報 H. Ito, K. Okada, and K. Masu, "High Density Differential Transmission Line Structure on Si ULSI", IEICE Transactions on Electronics, Vol. E87−C, No.6, pp. 942−948. June 2004.
上述のような不平衡伝送線路は、配線の面積は小さくできるが、グラウンド線やクロストークの問題があった。また、差動伝送線路は、1つの信号を伝送するのに2本の信号線路が必要なため、不平衡伝送線路に比べて信号配線の面積を多く必要としていた。
本発明は、斯かる実情に鑑み、配線密度が高く、クロストーク耐性に優れた並走線路を提供しようとするものである。
上述した本発明の目的を達成するために、本発明による並走線路は、略並行な一対の配線からなる第1差動線路と、第1差動線路に略並行であって、略並行な一対の配線からなる第2差動線路と、を具備し、第1差動線路と第2差動線路は、第1差動線路の各線路間を結ぶ方向線と第2差動線路の各線路間を結ぶ方向線とが交差する位置関係で配置されるものである。
ここで、第1差動線路の各線路間を結ぶ方向線と第2差動線路の各線路間を結ぶ方向線の交差する角度は、各配線間に存在する絶縁体の誘電率又は透磁率に応じて、クロストークが小さくなるように調整されれば良い。
また、第1差動線路の各配線と第2差動線路の各配線との間の距離は、各配線間に存在する絶縁体の誘電率又は透磁率に応じて、クロストークが小さくなるようにそれぞれ調整されれば良い。
ことを特徴とする並走配線。
ここで、第1差動線路の各配線から第2差動線路の各配線までの距離がそれぞれ略等しい位置関係で配置されるものであっても良い。また、各配線までの距離がそれぞれ異なる位置関係で配置されるように調整されても良い。
また、第1差動線路の各配線と第2差動線路の各配線の幅及び/又は高さは、各配線間に存在する絶縁体の誘電率又は透磁率に応じて、クロストークが小さくなるようにそれぞれ調整されれば良い。
ここで、第1並走配線の各配線と第2並走配線の各配線は、その配線の幅と高さが略等しくなるように構成されれば良い。また、その配線の幅と高さは異なるように調整されても良い。
また、第1差動線路の1つの配線と第2差動線路の1つの配線とが水平方向に並んで配置されれば良い。
さらに、第1差動線路に略並行であって略並行な一対の配線からなる第3差動線路を具備し、第1差動線路と第2差動線路とからなる並走配線の組が複数略並行に配置され、該第3差動線路は並走配線の組間に配置されても良い。
ここで、第3差動線路の一対の配線は、略垂直方向に並んで配置されれば良い。
さらに、第3差動線路のコモンモード電圧を基準電圧線路又は信号線路の一方とし、第1差動線路及び/又は第2差動線路のコモンモード電圧を基準電圧線路又は信号線路の他方とする擬差動線路を有するように構成しても良い。
また、第3差動線路のコモンモード電圧を基準電圧線路として用い、第1差動線路のコモンモード電圧を信号線路とする第1擬差動線路と、第2差動線路のコモンモード電圧を信号線路とする第2擬差動線路とを有するように構成しても良い。
本発明の並走線路には、配線密度を高くすることが可能であり、さらに差動配線間のクロストークも低減できるという利点がある。
以下、本発明を実施するための最良の形態を図示例と共に説明する。図3は、本発明の最も基本形となる第1実施例の並走線路を説明するための概略断面斜視図である。なお、本明細書中では、差動線路を用いた並走線路の内、基本的にLSI内に設けられるような差動伝送線路について説明するが、本発明はこれに限定されず、伝送線路以外の差動線路にも勿論適応可能なものである。また、LSIに設けられるもの以外に、多層プリント基板等の実装基板上に形成される並走線路であっても構わず、多層配線層や再配線層、多層プリント基板等のあらゆるところに形成可能なものである。さらに、本明細書中で用語「並行線路」とは、完全に並行な線路のものだけに限定するものではなく、略並行であり差動線路として機能するような並行線路であれば、一部に並行でない部分があるもの等であっても広く含まれるものである。
本発明の第1実施例の並走線路は、図3に示すように、並行な一対の配線11,12からなる第1差動線路1と、第1差動線路1に並行であって、並行な一対の配線21,22からなる第2差動線路2とからなるものである。各差動線路は、例えばダイアゴナルペアライン(Diagonal Pair Line)(非特許文献1参照)から構成されている。そして、本発明の並走線路の特徴とすべきところは、この第1差動線路1と第2差動線路2とが、交差する関係で配置されている点にある。すなわち、第1差動線路1の各線路11,12間を結ぶ方向線と第2差動線路2の各線路21,22間を結ぶ方向線が交差する位置関係で配置されている。
例えば、Aggressor(配線の特性に影響を与える側)の配線を配線11,12とし、Victim(配線の特性に影響を受ける側)の配線を配線21,22とすると、配線11,12は差動伝送線路であるため、これに乗ったノイズはVictimの配線21,22上ではそれぞれキャンセルされることになる。したがって、最も単純には、線路間隔を絶縁膜の厚さと等しくし、線路幅を金属膜の厚さと等しくすれば、Victimから見たAggressorの各配線(図示例では配線21から見た配線11,12、又は配線22から見た配線11,12)は全く等しく見えるため、それを差動で用いることにより完全にクロストークノイズをゼロとすることが可能となる。すなわち、全く等しい配線を4本用いて2つのペアとして、各ペア間を結ぶ方向線が直交する位置関係で配置すれば良い。
なお、図示例では第1差動線路1の1つの配線11と第2差動線路2の1つの配線21とが、及び第1差動線路1の1つの配線12と第2差動線路2の1つの配線22とが、水平方向に並んで配置されている例を示したが、本発明はこれに限定されず、例えば配線11,12が垂直方向に配置され、それに交差するように配線21,22が水平方向に配置されるようなものであっても勿論構わない。
また、図示例では配線の幅と高さや各配線までの距離がそれぞれ等しい例を示したが、本発明はこれに限定されず、Victimから見たAggressorの各配線が電気特性上等しく見えれば良い。したがって、例えば配線幅が配線高さよりも大きい場合(断面が長方形)であっても、配線間の距離を調整することや誘電率又は透磁率の異なる層を配線間に設けること等によりクロストークがゼロとなるように調整して配置することも可能である。すなわち、上下方向の間隔を広げ左右方向の間隔を狭める等して調整可能である。また、配線間の距離が等しい場合でも、上下の配線間の絶縁体の誘電率や透磁率が左右の配線間の絶縁体の誘電率や透磁率よりも高い場合等でも、配線間の距離の調整や配線幅・高さの調整によりクロストークをゼロにすることが可能となる。また、このような場合には、図示例のように各ペア間を結ぶ方向線が直交するような位置関係ではなく、その角度はクロストークがゼロになるように調整されれば、どんな角度で交差していても構わない良い。
さらに、図示例ではペア配線間を結ぶ線内で交差する位置関係のものを図示しているが、本発明はこれに限定されず、ペア配線間を結ぶ方向線が交差するような関係であれば良いため、ペア配線間の外側で交差する位置関係であっても構わない。これらは、クロストークがゼロとなるように、配線設計の容易性や配線スペース、絶縁膜の誘電率や透磁率等により、種々変形可能である。
このように構成された4本一組からなる並走配線を、複数水平方向又は垂直方向に配置する場合、各並走配線の組間におけるクロストークが問題となるため、それぞれの並走線路間はある程度の所定の幅だけ間隔を開けて配置する必要がある。しかしながら、間隔を開けて配置した場合には、その間のスペースが無駄となってしまう。これを解消したのが以下に説明する第2実施例である。
図4は、本発明による並走配線の第2実施例を説明するための概略断面斜視図である。図中、図3と同一の符号を付した部分は同一物を表わしている。図示のとおり、第1差動線路1と第2差動線路2からなる並走線路と、第1差動線路1’と第2差動線路2’からなる並走線路は、所定の間隔を開けて配置されている。そして、その間のスペースに、第3差動線路3が設けられている。これにより配置面積の少ない6本の線路で3種類の信号を送信することが可能となる。並走線路同士のクロストークは、ある程度の間隔を開けることで低減することができ、また、第3差動線路3を挿入することによる影響も受けないため、高クロストーク耐性の差動線路を実現可能となる。なお、図示例では第3差動線路3は垂直方向に並んで配置されたスタックドペアライン型の例を示したが、本発明はこれに限定されず、水平方向や斜め方向に並んで配置されたものであっても勿論構わない。
次に、図5を用いて本発明の第3実施例を説明する。第3実施例は、差動線路と擬差動線路を組み合わせたものである。図5は、本発明の第3実施例の並走線路を説明するための図であり、図5(a)はその概略断面斜視図、図5(b)はその等価回路図である。図中、図4と同一の符号を付した部分は同一物を表わしている。図示のとおり、配線の配置としては図4に示す第2実施例の並走線路と同様であるが、本実施例では、第3差動線路3のコモンモード電圧を基準電圧線路とし、第1差動線路1と第2差動線路2のコモンモード電圧を信号線路とする擬差動線路としている。具体的には、図5(b)に示すように、第3差動線路3のコモンモード電圧を基準グラウンド線路の所定の基準バイアス電圧(S1+S1バー)としている。そして、この基準バイアス電圧を基準として、第1差動線路1と第2差動線路2のコモンモード電圧(D1+D1バー+D2+D2バー)に信号を重畳して擬差動線路とするものである。これにより6本の線路で4種類の信号を送信することが可能となる。また、第3差動線路3を基準電圧線路として、さらに別の第1差動線路1’と第2差動線路2’のコモンモード電圧に信号を重畳することにより、10本の線路で7種類の信号を送信することが可能となる。
なお、本実施例では第3差動線路3のコモンモード電圧を基準電圧線路として用いたが、本発明はこれに限定されず、第1差動線路1と第2差動線路2のコモンモード電圧を基準電圧線路とし、第3差動線路3のコモンモード電圧に信号を重畳して擬差動線路としても勿論構わない。また、第1差動線路1と第2差動線路2の両方のコモンモード電圧ではなく、片方のコモンモード電圧だけを用いても勿論構わない。
次に、図6を用いて本発明の第4実施例を説明する。図6は、本発明の第4実施例の並走線路を説明するための図であり、図6(a)はその概略断面斜視図、図6(b)はその等価回路図である。図中、図5と同一の符号を付した部分は同一物を表わしている。図示のとおり、配線の配置としては図5に示す第3実施例の並走線路と同様であるが、本実施例では、第3差動線路3のコモンモード電圧を基準電圧線路とし、第1差動線路1のコモンモード電圧を信号線路とする第1擬差動線路とし第2差動線路2のコモンモード電圧を信号線路とする第2擬差動線路としている。具体的には、図6(b)に示すように、第3差動線路3のコモンモード電圧を基準グラウンド線路の所定の基準バイアス電圧(S1+S1バー)としている。そして、この基準バイアス電圧を基準として、第1差動線路1のコモンモード電圧(D1+D1バー)に信号を重畳して第1擬差動線路としている。そしてさらに、第3差動線路3のコモンモード電圧を基準として、第2差動線路2のコモンモード電圧(D2+D2バー)に信号を重畳して第2擬差動線路とするものである。これにより6本の線路で5種類の信号を送信することが可能となる。また、第3差動線路3を基準電圧線路として、さらに別の第1差動線路1’のコモンモード電圧と第2差動線路2’のコモンモード電圧にそれぞれ信号を重畳することにより、10本の線路で9種類の信号を送信することが可能となる。
なお、本実施例では第3差動線路3のコモンモード電圧を基準電圧線路として用いたが、本発明はこれに限定されず、第1差動線路1又は第2差動線路2の一方のコモンモード電圧を基準電圧線路とし、他方の差動線路のコモンモード電圧及び第3差動線路3のコモンモード電圧に信号を重畳して擬差動線路としても勿論構わない。
また、本実施例の説明では、差動線路の一方のコモンモード電圧を基準電圧とし、他方のコモンモード電圧に信号を重畳して擬差動線路とすることを説明したが、この2つのコモンモード電圧を用いて差動線路とすることも可能である。すなわち、コモンモード電圧が時間変化する電圧とし、これと逆相の信号を信号電圧とする差動線路するものである。このように構成することで、第1差動線路1と第2差動線路2、さらにこれらのコモンモード電圧による差動線路の3つの線路が実現できる。
以上説明したように、本発明の並走線路によれば、配線密度(配線ピッチ/信号)が、従来のコプレーナ型差動伝送線路と比べると、第3実施例では例えば約30%、第4実施例においては例えば約43.5%もの低減が可能となる。
なお、本発明の並走線路は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
図1は、従来の不平衡伝送線路の例を説明するための図である。 図2は、従来の差動伝送線路の例を説明するための図である。 図3は、本発明の第1実施例を説明するための配線構造を示す概略断面斜視図である。 図4は、本発明の第2実施例を説明するための配線構造を示す概略断面斜視図である。 図5は、本発明の第3実施例を説明するための図であり、図5(a)は配線構造を示す概略断面斜視図、図5(b)がその等価回路図である。 図6は、本発明の第4実施例を説明するための図であり、図6(a)は配線構造を示す概略断面斜視図、図6(b)がその等価回路図である。
符号の説明
1 第1差動線路
2 第2差動線路
3 第3差動線路

Claims (11)

  1. 略並行な一対の配線からなる第1差動線路と、
    前記第1差動線路に略並行であって、略並行な一対の配線からなる第2差動線路と、
    前記第1差動線路に略並行であって略並行な一対の配線からなる第3差動線路と、
    前記第3差動線路のコモンモード電圧を基準電圧線路又は信号線路の一方とし、前記第1差動線路及び/又は第2差動線路のコモンモード電圧を基準電圧線路又は信号線路の他方とする擬差動線路と、
    を具備し、
    前記第1差動線路と第2差動線路は、前記第1差動線路の各線路間を結ぶ方向線と第2差動線路の各線路間を結ぶ方向線とが交差する位置関係で配置されることを特徴とする並走配線。
  2. 請求項1に記載の並走配線において、前記第3差動線路のコモンモード電圧を基準電圧線路として用い、前記第1差動線路のコモンモード電圧を信号線路とする第1擬差動線路と、前記第2差動線路のコモンモード電圧を信号線路とする第2擬差動線路とを有することを特徴とする並走配線。
  3. 請求項1又は請求項2に記載の並走配線において、前記第1差動線路の各線路間を結ぶ方向線と第2差動線路の各線路間を結ぶ方向線の交差する角度は、各配線間に存在する絶縁体の誘電率又は透磁率に応じて、クロストークが小さくなるように調整可能であることを特徴とする並走配線。
  4. 請求項1乃至請求項に記載の並走配線において、前記第1差動線路の各配線と第2差動線路の各配線との間の距離は、各配線間に存在する絶縁体の誘電率又は透磁率に応じて、クロストークが小さくなるようにそれぞれ調整可能であることを特徴とする並走配線。
  5. 請求項に記載の並走配線において、前記第1差動線路の各配線から第2差動線路の各配線までの距離がそれぞれ略等しい位置関係で配置されることを特徴とする並走配線。
  6. 請求項に記載の並走配線において、前記第1差動線路の各配線から第2差動線路の各配線までの距離がそれぞれ異なる位置関係で配置されることを特徴とする並走配線。
  7. 請求項1乃至請求項の何れかに記載の並走配線において、前記第1差動線路の各配線と第2差動線路の各配線の幅及び/又は高さは、各配線間に存在する絶縁体の誘電率又は透磁率に応じて、クロストークが小さくなるようにそれぞれ調整可能であることを特徴とする並走配線。
  8. 請求項に記載の並走配線において、前記第1並走配線の各配線と第2並走配線の各配線は、その配線の幅と高さが略等しいことを特徴とする並走配線。
  9. 請求項に記載の並走配線において、前記第1並走配線の各配線と第2並走配線の各配線は、その配線の幅と高さが異なることを特徴とする並走配線。
  10. 請求項1乃至請求項の何れかに記載の並走配線において、前記第1差動線路と第2差動線路とからなる並走配線の組が複数略並行に配置され、前記第3差動線路は前記並走配線の組間に配置されることを特徴とする並走配線。
  11. 請求項10に記載の並走配線において、前記第3差動線路の一対の配線は、略垂直方向に並んで配置されることを特徴とする並走配線。
JP2005248547A 2005-08-30 2005-08-30 差動並走線路 Active JP4820985B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005248547A JP4820985B2 (ja) 2005-08-30 2005-08-30 差動並走線路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005248547A JP4820985B2 (ja) 2005-08-30 2005-08-30 差動並走線路

Publications (2)

Publication Number Publication Date
JP2007067590A JP2007067590A (ja) 2007-03-15
JP4820985B2 true JP4820985B2 (ja) 2011-11-24

Family

ID=37929324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005248547A Active JP4820985B2 (ja) 2005-08-30 2005-08-30 差動並走線路

Country Status (1)

Country Link
JP (1) JP4820985B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4073456B2 (ja) * 2006-01-30 2008-04-09 寛治 大塚 インピーダンス変換装置
KR100779431B1 (ko) * 2007-07-19 2007-11-26 브로콜리 주식회사 전자파 차폐기능을 갖는 평면 균일 전송선로

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173059B2 (ja) * 1991-09-30 2001-06-04 株式会社日立製作所 多層配線ディジタル装置
JP3402358B2 (ja) * 1999-06-28 2003-05-06 日本電気株式会社 プリント基板

Also Published As

Publication number Publication date
JP2007067590A (ja) 2007-03-15

Similar Documents

Publication Publication Date Title
JP4978269B2 (ja) 多層配線基板
US20180177043A1 (en) Circuit board with return path separated low crosstalk via transition structure
JP4848490B2 (ja) 伝送線路及びこれを有する配線基板並びに半導体装置
US8476533B2 (en) Printed circuit board
JP2007150000A (ja) プリント配線板
JP2008153542A (ja) 多層配線基板
JP2008244703A (ja) 差動信号線路
JP4621917B2 (ja) 伝送線路
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JP4820985B2 (ja) 差動並走線路
JP4660738B2 (ja) プリント配線板及び電子機器
JP2009060150A (ja) 差動平衡信号伝送基板
JP4834937B2 (ja) 高周波回路用多層配線板
JP2006086293A (ja) プリント配線基板及び該配線基板のグランドパターン設計方法
JP2001144451A (ja) 積層配線板
JP4371766B2 (ja) プリント配線板
CN107222970A (zh) 多层线路结构
JP6733911B2 (ja) プリント配線基板、電子部品付きプリント配線基板
US20100044093A1 (en) Layout geometries for differential signals
JP4964090B2 (ja) 差動信号伝送用配線基板
JP2015056465A (ja) 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置
US10709014B2 (en) Multilayer substrate
JP5739363B2 (ja) 配線基板
TWI819410B (zh) 高速電路以及製造低干擾差分走線的方法
WO2022003904A1 (ja) 配線構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150