JP4815727B2 - El表示装置および電子機器 - Google Patents
El表示装置および電子機器 Download PDFInfo
- Publication number
- JP4815727B2 JP4815727B2 JP2001280451A JP2001280451A JP4815727B2 JP 4815727 B2 JP4815727 B2 JP 4815727B2 JP 2001280451 A JP2001280451 A JP 2001280451A JP 2001280451 A JP2001280451 A JP 2001280451A JP 4815727 B2 JP4815727 B2 JP 4815727B2
- Authority
- JP
- Japan
- Prior art keywords
- display device
- pixel
- transistors
- pixels
- organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 24
- 239000011159 matrix material Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 239000000758 substrate Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000010365 information processing Effects 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Description
【発明の属する技術分野】
本発明は、エレクトロルミネッセンス(Electroluminescence,以下、ELと略記する)表示装置および電子機器に関し、特に、EL表示装置における各画素内の駆動トランジスタの配置に関するものである。
【0002】
【従来の技術】
各画素に対応して有機EL素子を備えた有機EL表示装置は、高輝度で自発光であること、直流低電圧駆動が可能であること、応答が高速であること、固体有機膜による発光であることなどから表示性能に優れており、また、表示装置の薄型化、軽量化、低消費電力化が可能であるため、将来的に液晶表示装置に続く表示装置として期待されている。特に、駆動方式がアクティブマトリクス方式のアクティブマトリクス型有機EL表示装置は、画素毎にトランジスタと容量を備えているため、高輝度、高精細化が可能であり、多階調化や表示装置の大型化に対応できるものである。
【0003】
図10は、従来のアクティブマトリクス型有機EL表示装置の一つの画素を示す等価回路図の一例である。ゲート線101(走査線ともいう)が横方向に延在し、ソース線102(データ線ともいう)とこれを挟持する2本のEL電源線103が縦方向(ゲート線と直交する方向)に延在して互いに格子状に配置され、これら配線に区画された領域が一画素を構成している。画素内には、書き込みトランジスタ104、キャパシタ105、相互に並列接続された2つの駆動トランジスタ106,107、これら駆動トランジスタ106,107と接続された有機EL素子108がそれぞれ設けられている。
【0004】
このような回路構成を有する有機EL表示装置の動作について説明する。
まず最初に、ゲートドライバから複数のゲート線101に対して走査信号(電圧)を順次印加し、1本毎にそのゲート線101に接続された全ての書き込みトランジスタ104(第1のTFT)をオン状態とする。また、この走査に同期してソースドライバからソース線102に表示信号を供給する。この時、書き込みトランジスタ104がオン状態となっているため、この表示信号はキャパシタ105に蓄積される。次に、キャパシタ105に蓄積された表示信号の電荷量によって、駆動トランジスタ106,107(第2,第3のTFT)の動作状態が決まる。例えば、表示信号の電荷量が駆動トランジスタ106,107の閾値電圧を超え、駆動トランジスタ106,107がオン状態になった場合、EL電源線103から2個の駆動トランジスタ106,107を介して有機EL素子108に電流が供給され、有機EL素子108が発光し、その画素が点灯する。
【0005】
【発明が解決しようとする課題】
ところで、アクティブマトリクス型有機EL表示装置の場合、各有機EL素子を自発光させるために素子の発光時間中は常に電流を供給し続ける必要がある。この時供給すべき電流量は、素子面積と発光輝度に依るが、概ね数μA程度必要となる。これだけ大きな電流を供給する駆動トランジスタを構成するには、トランジスタ幅を大きくするか、もしくは複数のトランジスタを並列接続する方法が考えられる。これらの方法のいずれを用いてもよいが、一般にトランジスタの特性にはバラツキがあるため、複数のトランジスタを用いることで電流バラツキを緩和するという観点では、例えばThe 10th International Workshop on Inorganic and Organic Electroluminescence(EL'00), 2000, pp347-352にあるように、複数のトランジスタを並列接続する方法を採用する方が望ましい。これにより、輝度ムラや表示ムラの小さい有機EL表示装置を実現することができる。この例が図10で示したものである。
【0006】
しかしながら、有機EL表示装置の製造プロセスにおいて、種々の要因、例えばTFTを構成するゲート絶縁膜の膜厚、半導体層の不純物濃度などのパラメータが基板面内である程度ばらつくのは避けられないことである。仮に基板面内で局所的にこれらパラメータがばらついたとすると、その領域内にあるTFTの電気的特性がばらつき、オン電流のバラツキとなって現れることが考えられる。ここで、有機EL表示装置は電流駆動方式の表示装置であるから、電流バラツキが輝度ムラ、表示ムラに直接影響することになり、基板面内での製造プロセス上のバラツキに伴って輝度ムラや表示ムラが発生するという問題を抱えていた。すなわち、輝度ムラ、表示ムラの小さい有機EL表示装置を得ることを目的として複数の駆動トランジスタを並列接続する設計手法を採用していながら、実際には製造バラツキによって充分な画質の均一性が得られないという問題があった。
【0007】
以上、有機EL表示装置の例を挙げて説明したが、EL表示装置の中には無機EL材料を用いた表示装置もある。一般に、無機EL表示装置は交流電圧駆動であるが、その発光メカニズムは、電界中を障壁を越えてトンネル注入された電子が発光中心と衝突したときに発光するというものである。よって、その電流を制御することが重要であり、そのためにも駆動トランジスタのバラツキを抑える必要がある。また、駆動電圧を抑えるためには無機EL素子の薄膜化が一つの手段となるが、この手段を用いた場合、薄膜化に伴って電流のバラツキを抑える手段が重要となる。すなわち、画質の均一性を得るために駆動トランジスタの製造バラツキを抑制することは、有機EL表示装置のみならず、無機EL表示装置にも共通の問題である。
【0008】
本発明は、上記の課題を解決するためになされたものであって、従来に比べて製造バラツキに伴う輝度ムラや表示ムラが少なく、画質の均一性に優れたEL表示装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記の目的を達成するために、本発明のEL表示装置は、マトリクス状に配置された複数の画素の各々に、一対の電極間に少なくともEL発光層が挟持されたEL素子と、キャパシタと、書き込みトランジスタと、並列接続された複数の駆動トランジスタとが備えられたEL表示装置であり、前記複数の駆動トランジスタが、略矩形状の画素の対角線方向の角部のそれぞれに配置されたことを特徴とする。すなわち、本発明のEL表示装置はアクティブマトリクス型の表示装置であり、本発明における「画素」とは、格子状に配置されたゲート線とデータ線(もしくはEL素子用電源線)とによって区画された領域のことを言う。
【0010】
本発明者は、画素内に複数の並列接続の駆動トランジスタを備えたEL表示装置において、駆動トランジスタの画素内での配置を工夫することにより輝度ムラや表示ムラにつながる電流バラツキを従来に比べて低減できることを見い出した。以下、その内容について説明する。
【0011】
通常、アクティブマトリクス型のEL表示装置は一つの画素の形状が矩形状であり、例えばR(赤)、G(緑)、B(青)の3色の画素を備えたEL表示装置では3つの画素で画像の1ドットを構成することから、長辺の寸法が短辺の寸法の数倍程度あるような細長い長方形状となっていることが多い。図8(a)は2個の駆動トランジスタを備えた従来の画素の構成を示す図であり、符号TRの円で示したのが駆動トランジスタである。すなわち、従来の設計では2個の駆動トランジスタが画素の短辺に沿う方向に並んで配置されていた(図10は従来の装置の等価回路図であるが、実際の回路パターンでも駆動トランジスタが長方形の画素の短辺方向に並んでいた)。
【0012】
今、仮に電流供給能力が100の駆動トランジスタTRを形成したとする。ところが、製造プロセスを経る間に符号A1で示す破線の円内でゲート絶縁膜の膜厚、半導体層の不純物濃度などの何らかの製造パラメータのバラツキが生じ、この領域内では電流供給能力が95の駆動トランジスタが形成されたものとする。すると、正常な画素では2個の駆動トランジスタで合わせて200の電流供給能力があったとしても、符号G1で示す図8(a)の中央の画素では190の電流供給能力しか得られない。したがって、この画素は正常な画素に比べて5%の電流供給能力の低下があることになり、これが輝度ムラや表示ムラの原因となっていた。
【0013】
これに対して、本発明のEL表示装置においては、図8(b)に示すように、2個の駆動トランジスタTRが画素の対角線方向の角部にそれぞれ配置されているため、図8(a)の場合に比べて一つの画素内での2個の駆動トランジスタ間の距離が長くなる。このようにすると、図8(a)の場合と同じ面積を占める同様の箇所で製造パラメータのバラツキが生じたとしても、例えば、図8(b)の符号A2の破線の領域のように、一つの画素内の1個のトランジスタのみの電流供給能力が95に低下するだけである。したがって、この画素G2でのトランジスタの電流供給能力は195となり、正常な画素と比べたときの電流供給能力の低下分は2.5%となる。このように、図8(a)の従来の場合に比べて正常な画素に対する電流供給能力の低下分を小さくすることができる。
【0014】
また、2個の駆動トランジスタを画素の対角線方向の角部に配置した場合、斜め方向に並ぶ画素間では駆動トランジスタ間の距離が短い箇所があるため、例えば、図8(b)の符号A3の破線の領域のように、製造パラメータのバラツキが生じた領域内に2個の駆動トランジスタが含まれる場合もある。ところが、この場合でも2個の駆動トランジスタは別々の画素G3,G4に属しているため、バラツキを2つの画素G3,G4で分け合う形となり、斜め方向に並ぶ2つの画素でのトランジスタの電流供給能力がともに195となる。したがって、この場合も正常な画素と比べたときの電流供給能力の低下分は2.5%となる。この場合、電流供給能力が低下する画素が2個になるものの、正常な画素に対する電流供給能力の低下分が半減するため、画面全体を通して見ればやはり表示ムラの程度が軽減される。
【0015】
このように、本発明のEL表示装置によれば、一つの画素内における複数の駆動トランジスタ間の距離を従来に比べて長くしたことにより、基板面内での製造バラツキに伴う駆動トランジスタの電流駆動能力の画素間バラツキを従来に比べて低減することができる。その結果、従来に比べて輝度ムラや表示ムラが少なく、画質の均一性に優れたEL表示装置を提供することができる。
【0016】
なお、上記の図8(a)、(b)に示したモデルは説明を簡単にするための一つのモデルケースであって、画素の寸法や駆動トランジスタ間の距離、製造バラツキが生じた領域の大きさや形状等の相互関係によっては、これ以外の様々なケースが考えられることは勿論である。しかしながら、どのようなケースであっても一つの画素内における複数の駆動トランジスタ間の距離を長くしさえすれば、程度の差こそあれ、確率的には必ず駆動トランジスタの電流駆動能力の画素間バラツキを従来に比べて低減できる、という作用は得られることになる。
【0017】
また、隣り合う略矩形状の画素内における前記複数の駆動トランジスタが、それぞれの画素において異なる対角線方向の角部に配置されていることが望ましい。
【0018】
図9に示すように、例えば隣り合う画素内における2個の駆動トランジスタTRを異なる対角線方向のそれぞれに配置すると、4個の画素の駆動トランジスタTRが互いに近接することになる。ここで、上記と同様、符号A4で示す破線の円内で製造パラメータのバラツキが生じ、この領域内では電流供給能力が95の駆動トランジスタが形成されたものとする。この場合、4個の駆動トランジスタが別々の画素G5,G6,G7,G8に属しているため、バラツキを4個の画素で分け合う形となる。その結果、図8(b)の場合よりもさらに広範囲の画素にわたって電流供給能力が均一化され、より一層輝度ムラや画素ムラが少なく、画質の均一性に優れたEL表示装置を提供することができる。
【0019】
本発明の他のEL表示装置は、マトリクス状に配置された複数の画素の各々に、一対の電極間に少なくともEL発光層が挟持されたEL素子と、キャパシタと、書き込みトランジスタと、並列接続された複数の駆動トランジスタとが備えられたEL表示装置であって、前記複数の駆動トランジスタが、略矩形状の画素の長辺が延在する方向の端部のそれぞれに配置されたことを特徴とする。
【0020】
この構成においても、複数の駆動トランジスタを画素の対角線方向に配置した上記の構成と同様、一つの画素内における複数の駆動トランジスタ間の距離が従来よりも長くなることにより製造バラツキに伴う駆動トランジスタの電流駆動能力のバラツキを従来に比べて低減でき、輝度ムラや表示ムラが少なく、画質の均一性に優れたEL表示装置を得ることができる。
【0021】
また、複数の駆動トランジスタを画素の長辺の延在方向の端部に配置した場合、一つの画素内における複数の駆動トランジスタの全てを、同一のEL素子用電源線に接続することが望ましい。
【0022】
アクティブマトリクス型EL表示装置の通常の構成ではゲート線の延在方向が画素の短辺方向であり、データ線およびEL素子用電源線の延在方向が画素の長辺方向である。EL表示装置においては駆動トランジスタをEL素子用電源線に接続する必要があるが、例えば2個の駆動トランジスタを画素の短辺方向に並べた従来の構成の場合、配線の引き回しが困難であるという設計上の事情から、各駆動トランジスタを別のEL素子用電源線に接続しなければならず、画素の両側方にEL素子用電源線を配置する必要がある。すなわち、隣接する画素間の領域に、1本のデータ線と、この両側方に配置される2本のEL電源線の計3本の配線が必要になる。
【0023】
ところが、本発明のEL表示装置、特に複数の駆動トランジスタを画素の長辺方向に配置したEL表示装置によれば、配線の引き回しの困難さがなくなり、一つの画素内における複数の駆動トランジスタの全てを同一のEL素子用電源線に接続することが可能になる。この場合、画素の片側に1本のEL素子用電源線を配置すればよいので、隣接する画素間の領域に1本のデータ線と1本のEL電源線の計2本の配線があればよいことになる。これにより、従来に比べて配線領域を狭くすることができ、その結果、開口率を向上させることができる。
【0024】
また、前記キャパシタを、書き込みトランジスタに接続されたデータ線および駆動トランジスタに接続されたEL素子用電源線と平面的に重なる領域に配置することが望ましい。
【0025】
キャパシタの配置に関しては、データ線やEL素子用電源線と平面的に重ならない画素内部の領域に配置してもよいが、データ線やEL素子用電源線と平面的に重なる領域に配置すれば、画素内でのキャパシタの占有領域を削減することができ、その分開口率を向上させることができる。
【0026】
本発明の電子機器は、上記本発明のEL表示装置を備えたことを特徴とするものである。
この構成によれば、輝度ムラや表示ムラが少なく、画質の均一性に優れたEL表示部を備えた電子機器を実現することができる。
【0027】
【発明の実施の形態】
[第1の実施の形態]
以下、本発明の第1の実施の形態を図1および図2を参照して説明する。
図1は、本実施の形態のアクティブマトリクス型有機EL表示装置(EL表示装置)を構成する一画素の等価回路図であり、図2は、図1の等価回路図を実現するための具体的な回路パターンの一例を示す平面図である。
【0028】
本実施の形態の有機EL表示装置においては、図1に示すように、ゲート線1(走査線)が横方向に延在し、ソース線2(データ線)とこれを挟持する2本のEL素子用電源線3(以下、単にEL電源線という)が縦方向(ゲート線1と直交する方向)に延在して互いに格子状に配置され、これら配線に区画された領域が一画素を構成している。画素内には、ゲート線1およびソース線2に電気的に接続された書き込みトランジスタ4、書き込みトランジスタ4に電気的に接続されたキャパシタ5、キャパシタ5に電気的に接続され、相互に並列接続された2つの駆動トランジスタ6,7、これら駆動トランジスタ6,7に電気的に接続された有機EL素子8が設けられている。等価回路として見る限りは従来の構成と類似しているが、本実施の形態の場合、各駆動トランジスタ6,7が画素の対角線方向の角部のそれぞれに配置されている。
【0029】
次に、図2を参照して具体的な回路パターンについて説明する。図2中、符号1はゲート線、2はソース線、3はEL電源線であり、以下の説明では便宜上、ゲート線1が配置された領域を横方向配線領域L、ソース線2およびEL電源線3が配置された領域を縦方向配線領域Vと称する。実際のパターンでは各トランジスタはTFTで構成されており、書き込みトランジスタ4を構成する第1のTFTにおいては、一端がコンタクトホール9を通じてソース線2に接続され、ゲート線1と交差した後、他端が縦方向配線領域Vに沿って延在する半導体層10が設けられている。半導体層10の上部と下部から画素の内側に向けて延在する部分(それぞれ第1の延在部10a、第2の延在部10bという)が設けられ、この部分に後述する第2,第3のTFTのゲート電極が接続されている。また、半導体層10の縦方向配線領域Vに沿って延在する部分10cはキャパシタ5の一方の電極を構成しており、この部分10cと重なるように一端がコンタクトホール11を通じてEL電源線3に接続され、キャパシタ5の他方の電極を構成する容量電極12が設けられている。
【0030】
駆動トランジスタ6の一つを構成する第2のTFTにおいては、その一端がコンタクトホール13を通じて画素の左側のEL電源線3に接続された半導体層14が図2における画素の左上の角部に形成され、コンタクトホール15を通じて第1のTFTの半導体層10の第1の延在部10a(ドレイン領域)と接続されたゲート電極16がこの半導体層14と交差するように設けられている。そして、第2のTFTの半導体層14の他端(ドレイン領域)にコンタクトホール17を通じて接続された中継層18が設けられ、中継層18にはコンタクトホール19を通じてインジウム錫酸化物(Indium Tin Oxide, 以下、ITOと略記する)等の透明導電膜からなる画素電極20の上端が接続されている。すなわち、第2のTFTの半導体層14と画素電極20とが中継層18を介して電気的に接続されている。
【0031】
また、駆動トランジスタ7の他の一つを構成する第3のTFTにおいては、その一端がコンタクトホール21を通じて画素の右側のEL電源線3に接続された半導体層22が図2における画素の右下の角部に形成され、コンタクトホール23を通じて第1のTFTの半導体層10の第2の延在部10b(ドレイン領域)と接続された長いL字状のゲート電極24が半導体層22と交差するように設けられている。そして、第3のTFTの半導体層22の他端(ドレイン領域)にコンタクトホール25を通じて接続された中継層26が設けられ、中継層26にはコンタクトホール27を通じて画素電極20の下端が接続されている。すなわち、第3のTFTの半導体層22と画素電極20とが中継層26を介して電気的に接続されている。
【0032】
なお、図2における符号28の実線は有機EL発光層の輪郭であり、符号29で示す1点鎖線は遮光層(ブラックマトリクス)の輪郭である。また、有機EL素子8は、有機EL素子の陽極となる画素電極20と陰極となる金属電極(図示せず)からなる一対の電極間に少なくとも有機EL発光層28が挟持されたものである。一対の電極間には、発光層の他、正孔注入層、正孔輸送層、電子輸送層などの層を挟持させてもよい。
【0033】
本実施の形態の有機EL表示装置は平面的なパターン配置が従来と異なるものであって、等価回路的には従来と変わらないため、有機EL表示装置の動作についても従来と全く同様であり、説明を省略する。
【0034】
本実施の形態によれば、一つの画素内における2個の駆動トランジスタ6,7を矩形の画素の対角線方向の角部に配置し、図10に示した従来のものに比べて駆動トランジスタ6,7間の距離を長くしたことにより、基板面内での製造バラツキに伴う駆動トランジスタの電流駆動能力の画素間バラツキを従来に比べて低減することができる。また、画素に対して対角線の方向に並ぶ別の画素内の駆動トランジスタとの距離が、同一画素内の2つの駆動トランジスタ6,7間の距離よりも短くなれば、基板面内での製造バラツキに伴う駆動トランジスタの電流駆動能力のばらつきをそれらの画素間で分け合うことができる。その結果、従来に比べて輝度ムラや表示ムラが少なく、画質の均一性に優れた有機EL表示装置を提供することができる。
【0035】
また本実施の形態の場合、キャパシタ5を縦方向配線領域Vに配置したため、画素内でのキャパシタ5の占有領域を削減することができ、その分開口率を向上させることができる。
【0036】
なお、本実施の形態では、全ての画素において同一の対角線方向の角部にのみ2個の駆動トランジスタ6,7を配置しているが、隣り合う画素のそれぞれにおいて異なる対角線方向の角部に2個の駆動トランジスタを配置してもよい。その場合、4つの画素の駆動トランジスタが互いに近接し、それらがバラツキを分け合うことになる。そのため、より一層輝度ムラや画素ムラが少なく、画質の均一性に優れたEL表示装置を提供することができる。
【0037】
[第2の実施の形態]
以下、本発明の第2の実施の形態を図3および図4を参照して説明する。
図3は、本実施の形態のアクティブマトリクス型有機EL表示装置を構成する一画素の等価回路図であり、図4は、図3の等価回路図を実現するための具体的な回路パターンの一例を示す平面図である。第1の実施の形態が2個の駆動トランジスタを画素の対角線方向に配置したのに対し、本実施の形態は2個の駆動トランジスタを画素の長辺方向に配置した例である。よって、図3、図4において図1、図2と共通の構成要素には同一の符号を付し、共通部分の詳細な説明は省略する。
【0038】
本実施の形態の有機EL表示装置においては、図3に示すように、ゲート線1とソース線2およびEL電源線3とが格子状に配置され、これら配線に区画された画素内に、書き込みトランジスタ4、キャパシタ5、並列接続された2つの駆動トランジスタ6,7、有機EL素子8が設けられている。等価回路として見る限りは従来の構成および第1の実施の形態と同様であるが、本実施の形態の場合、各駆動トランジスタ6,7が画素の長辺方向の端部のそれぞれに配置されている。さらに第1の実施の形態と異なる点として、これら駆動トランジスタ6,7が同一のEL電源線3(画素の左側のEL電源線3)に接続されており、第1の実施の形態では縦方向配線領域Vのソース線2の両側に2本設けられていたEL電源線3が片側1本になっている。
【0039】
次に、図4を参照して具体的な回路パターンについて説明する。
第1の実施の形態では画素の左上と右下に駆動トランジスタが配置されていたのに対し、本実施の形態では画素の左上と左下に駆動トランジスタ6,7が配置されている。したがって、画素の上側(第1,第2のTFT側)のパターン構成は第1の実施の形態(図2)と略同様であり、画素の下側(第3のTFT側)のパターン構成のみが異なっている。そして本実施の形態では、第2のTFT側と第3のTFT側がほぼ対称の構成となっている。
【0040】
すなわち、第3のTFTも第2のTFTと同様、その一端がコンタクトホールを通じて画素の左側のEL電源線3に接続された半導体層22が図4における画素の左下の角部に設けられ、コンタクトホール23を通じて第1のTFTの半導体層10の第2の延在部10b(ドレイン領域)と接続されたゲート電極24がこの半導体層10と交差するように設けられている。そして、第3のTFTの半導体層22の他端(ドレイン領域)にコンタクトホール25を通じて接続された中継層26が設けられ、中継層26にはコンタクトホール27を通じて画素電極20の下端が接続されている。
【0041】
本実施の形態においても、一つの画素内における2個の駆動トランジスタ6,7を矩形の画素の長辺方向の端部に配置し、これら駆動トランジスタ6,7間の距離を長くしたことにより、駆動トランジスタの電流駆動能力の画素間バラツキを低減でき、従来に比べて輝度ムラや表示ムラが少なく、画質の均一性に優れた有機EL表示装置を実現できる、キャパシタ5を縦方向配線領域Vに配置したことにより開口率を向上させることができる、といった第1の実施の形態と同様の効果を得ることができる。
【0042】
さらに本実施の形態においては、2個の駆動トランジスタ6,7を画素の長辺方向の端部に配置したことでこれら駆動トランジスタ6,7を共通の1本のEL電源線3に接続することが可能になる。この構成により、一つの画素に対してEL電源線が1本で済み、縦方向配線領域を狭くすることができるため、第1の実施の形態に比べて開口率をより向上させることができる。
【0043】
[電子機器]
上記実施の形態の有機EL表示装置を備えた電子機器の例について説明する。
図5は、携帯電話の一例を示した斜視図である。図5において、符号1000は携帯電話本体を示し、符号1001は上記の有機EL表示装置を用いた表示部を示している。
【0044】
図6は、腕時計型電子機器の一例を示した斜視図である。図6において、符号1100は時計本体を示し、符号1101は上記の有機EL表示装置を用いた表示部を示している。
【0045】
図7は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図7において、符号1200は情報処理装置、符号1202はキーボードなどの入力部、符号1204は情報処理装置本体、符号1206は上記の有機EL表示装置を用いた表示部を示している。
【0046】
図5〜図7に示す電子機器は、上記実施の形態の有機EL表示装置を備えているので、輝度ムラや表示ムラが少なく、画質の均一性に優れた表示部を備えた電子機器を実現することができる。
【0047】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記第1、第2の実施の形態においては、複数の駆動トランジスタとして2個のトランジスタを用いた例を示したが、3個以上のトランジスタを用いてもよい。
その場合、いくつかのトランジスタは短辺方向に並ぶことがあったとしても、対角線方向や長辺方向に一部のトランジスタを振り分けるようにすれば、3個以上のトランジスタを全て短辺方向に並べるよりは輝度ムラ、表示ムラの低減効果を得ることができる。また、図2、図4で示した平面パターンはあくまでも一例であり、各パターンの具体的な形状や大きさは適宜変更が可能である。さらに、上記実施の形態では有機EL表示装置の例を挙げて説明したが、同様の構成を無機EL表示装置に適用することも可能である。
【0048】
【発明の効果】
以上、詳細に説明したように、本発明によれば、一つの画素内における複数の駆動トランジスタの配置を工夫してこれら駆動トランジスタ間の距離を従来より長くしたことにより、駆動トランジスタの電流駆動能力の画素間のバラツキを低減でき、従来に比べて輝度ムラや表示ムラが少なく、画質の均一性に優れたEL表示装置を実現することができる。また、画素間の複数の駆動トランジスタの距離が、同一画素内の2つの駆動トランジスタ間の距離よりも短くなれば、基板面内での製造バラツキに伴う駆動トランジスタの電流駆動能力のばらつきをそれらの画素間で分け合うことができるため、従来に比べてさらに輝度ムラや表示ムラが少なく、画質の均一性に優れた有機EL表示装置を実現することができる。
【図面の簡単な説明】
【図1】 本発明の第1の実施形態の有機EL表示装置の一画素を示す等価回路図である。
【図2】 同、等価回路を実現する回路パターンの一構成例を示す平面図である。
【図3】 本発明の第2の実施形態の有機EL表示装置の一画素を示す等価回路図である。
【図4】 同、等価回路を実現する回路パターンの一構成例を示す平面図である。
【図5】 上記有機EL表示装置を備えた本発明の電子機器の一例を示す斜視図である。
【図6】 同、電子機器の他の例を示す斜視図である。
【図7】 同、電子機器のさらに他の例を示す斜視図である。
【図8】 本発明の作用を説明するための図である。
【図9】 本発明の作用を説明するための図である。
【図10】 従来のアクティブマトリクス型有機EL表示装置の一画素を示す等価回路図である。
【符号の説明】
1 ゲート線(走査線)
2 ソース線(データ線)
3 EL電源線(EL素子用電源線)
4 書き込みトランジスタ
5 キャパシタ
6,7 駆動トランジスタ
8 有機EL素子
Claims (6)
- マトリクス状に配置された複数の画素の各々に、一対の電極間に少なくともEL発光層が挟持されたEL素子と、キャパシタと、書き込みトランジスタと、並列接続された複数の駆動トランジスタとが備えられたEL表示装置であって、
前記複数の駆動トランジスタが、略矩形状の画素の対角線方向の角部のそれぞれに配置されたことを特徴とするEL表示装置。 - 隣り合う略矩形状の画素内における前記複数の駆動トランジスタが、それぞれの画素において異なる対角線方向の角部に配置されたことを特徴とする請求項1に記載のEL表示装置。
- マトリクス状に配置された複数の画素の各々に、一対の電極間に少なくともEL発光層が挟持されたEL素子と、キャパシタと、書き込みトランジスタと、並列接続された複数の駆動トランジスタとが備えられたEL表示装置であって、
前記複数の駆動トランジスタが、略矩形状の画素の長辺が延在する方向の端部のそれぞれに配置されたことを特徴とするEL表示装置。 - 一つの画素内における複数の駆動トランジスタの全てが、同一のEL素子用電源線に接続されたことを特徴とする請求項3に記載のEL表示装置。
- 前記キャパシタが、前記書き込みトランジスタに電気的に接続されたデータ線および前記駆動トランジスタに電気的に接続されたEL素子用電源線と平面的に重なる領域に配置されたことを特徴とする請求項1ないし4のいずれか一項に記載のEL表示装置。
- 請求項1ないし5のいずれか一項に記載のEL表示装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001280451A JP4815727B2 (ja) | 2001-09-14 | 2001-09-14 | El表示装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001280451A JP4815727B2 (ja) | 2001-09-14 | 2001-09-14 | El表示装置および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003084689A JP2003084689A (ja) | 2003-03-19 |
JP4815727B2 true JP4815727B2 (ja) | 2011-11-16 |
Family
ID=19104447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001280451A Expired - Fee Related JP4815727B2 (ja) | 2001-09-14 | 2001-09-14 | El表示装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4815727B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100637164B1 (ko) * | 2004-06-26 | 2006-10-20 | 삼성에스디아이 주식회사 | 능동 구동형 전계발광 디스플레이 장치 |
JP5121118B2 (ja) | 2004-12-08 | 2013-01-16 | 株式会社ジャパンディスプレイイースト | 表示装置 |
US7612368B2 (en) * | 2004-12-29 | 2009-11-03 | E.I. Du Pont De Nemours And Company | Organic bottom emission electronic device |
US7863612B2 (en) | 2006-07-21 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and semiconductor device |
FR2913818B1 (fr) * | 2007-03-16 | 2009-04-17 | Thales Sa | Matrice active d'un ecran electroluminescent organique |
JP5381836B2 (ja) * | 2010-03-17 | 2014-01-08 | カシオ計算機株式会社 | 画素回路基板、表示装置、電子機器、及び表示装置の製造方法 |
JP6516236B2 (ja) * | 2015-02-20 | 2019-05-22 | Tianma Japan株式会社 | 電気光学装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63183484A (ja) * | 1987-01-27 | 1988-07-28 | 三菱電機株式会社 | マトリクス型表示装置 |
JP2000221903A (ja) * | 1999-01-29 | 2000-08-11 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
JP4229513B2 (ja) * | 1999-03-10 | 2009-02-25 | 三洋電機株式会社 | アクティブ型el表示装置 |
JP5030345B2 (ja) * | 2000-09-29 | 2012-09-19 | 三洋電機株式会社 | 半導体装置 |
JP4926346B2 (ja) * | 2001-08-10 | 2012-05-09 | 株式会社半導体エネルギー研究所 | 発光装置 |
-
2001
- 2001-09-14 JP JP2001280451A patent/JP4815727B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003084689A (ja) | 2003-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4148182B2 (ja) | 表示装置 | |
KR20170124065A (ko) | 백플레인 기판 및 이를 이용한 유기 발광 표시 장치 | |
KR100739065B1 (ko) | 유기 발광 표시장치 및 이의 제조 방법 | |
EP1918997A2 (en) | Display device and method of manufacturing the same | |
WO2020047912A1 (zh) | Amoled显示面板及相应的显示装置 | |
US11758770B2 (en) | Display panel and display device with pixel electrode overlapping transparent wires configured to reduce laser-etching damage | |
US10411076B2 (en) | EL display device | |
US7129524B2 (en) | Organic electroluminescent device and method for fabricating the same | |
EP4113612A1 (en) | Display substrate and manufacturing method therefor, and display apparatus | |
JP6056072B2 (ja) | 表示装置 | |
JP4446707B2 (ja) | アクティブマトリクス型表示装置 | |
JP4815727B2 (ja) | El表示装置および電子機器 | |
US20240194134A1 (en) | Display Substrate and Preparation Method Thereof, Display Apparatus | |
CN112086487B (zh) | 一种显示面板及显示设备 | |
KR101319319B1 (ko) | 유기 전계발광소자 | |
KR20070065551A (ko) | 유기 발광 표시장치 및 이의 제조 방법 | |
JP4715197B2 (ja) | 電気光学装置及び電子機器 | |
JP4193451B2 (ja) | 電気光学装置及び電子機器 | |
US20230354655A1 (en) | Display Substrate, Preparation Method Thereof, and Display Apparatus | |
JP4103373B2 (ja) | エレクトロルミネッセンス表示装置およびエレクトロルミネッセンス表示装置の製造方法 | |
KR100739649B1 (ko) | 유기 전계 발광 표시장치 및 이의 제조 방법 | |
WO2022088021A1 (en) | Array substrate and display apparatus | |
JP4720115B2 (ja) | 自発光装置及び電子機器 | |
TWI407410B (zh) | 影像顯示系統 | |
JP4086550B2 (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110815 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4815727 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |