JP4815727B2

JP4815727B2 - Ｅｌ表示装置および電子機器

Info

Publication number: JP4815727B2
Application number: JP2001280451A
Authority: JP
Inventors: 定一郎中村
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-09-14
Filing date: 2001-09-14
Publication date: 2011-11-16
Anticipated expiration: 2021-09-14
Also published as: JP2003084689A

Description

【０００１】
【発明の属する技術分野】
本発明は、エレクトロルミネッセンス（Electroluminescence,以下、ＥＬと略記する）表示装置および電子機器に関し、特に、ＥＬ表示装置における各画素内の駆動トランジスタの配置に関するものである。
【０００２】
【従来の技術】
各画素に対応して有機ＥＬ素子を備えた有機ＥＬ表示装置は、高輝度で自発光であること、直流低電圧駆動が可能であること、応答が高速であること、固体有機膜による発光であることなどから表示性能に優れており、また、表示装置の薄型化、軽量化、低消費電力化が可能であるため、将来的に液晶表示装置に続く表示装置として期待されている。特に、駆動方式がアクティブマトリクス方式のアクティブマトリクス型有機ＥＬ表示装置は、画素毎にトランジスタと容量を備えているため、高輝度、高精細化が可能であり、多階調化や表示装置の大型化に対応できるものである。
【０００３】
図１０は、従来のアクティブマトリクス型有機ＥＬ表示装置の一つの画素を示す等価回路図の一例である。ゲート線１０１（走査線ともいう）が横方向に延在し、ソース線１０２（データ線ともいう）とこれを挟持する２本のＥＬ電源線１０３が縦方向（ゲート線と直交する方向）に延在して互いに格子状に配置され、これら配線に区画された領域が一画素を構成している。画素内には、書き込みトランジスタ１０４、キャパシタ１０５、相互に並列接続された２つの駆動トランジスタ１０６，１０７、これら駆動トランジスタ１０６，１０７と接続された有機ＥＬ素子１０８がそれぞれ設けられている。
【０００４】
このような回路構成を有する有機ＥＬ表示装置の動作について説明する。
まず最初に、ゲートドライバから複数のゲート線１０１に対して走査信号（電圧）を順次印加し、１本毎にそのゲート線１０１に接続された全ての書き込みトランジスタ１０４（第１のＴＦＴ）をオン状態とする。また、この走査に同期してソースドライバからソース線１０２に表示信号を供給する。この時、書き込みトランジスタ１０４がオン状態となっているため、この表示信号はキャパシタ１０５に蓄積される。次に、キャパシタ１０５に蓄積された表示信号の電荷量によって、駆動トランジスタ１０６，１０７（第２，第３のＴＦＴ）の動作状態が決まる。例えば、表示信号の電荷量が駆動トランジスタ１０６，１０７の閾値電圧を超え、駆動トランジスタ１０６，１０７がオン状態になった場合、ＥＬ電源線１０３から２個の駆動トランジスタ１０６，１０７を介して有機ＥＬ素子１０８に電流が供給され、有機ＥＬ素子１０８が発光し、その画素が点灯する。
【０００５】
【発明が解決しようとする課題】
ところで、アクティブマトリクス型有機ＥＬ表示装置の場合、各有機ＥＬ素子を自発光させるために素子の発光時間中は常に電流を供給し続ける必要がある。この時供給すべき電流量は、素子面積と発光輝度に依るが、概ね数μＡ程度必要となる。これだけ大きな電流を供給する駆動トランジスタを構成するには、トランジスタ幅を大きくするか、もしくは複数のトランジスタを並列接続する方法が考えられる。これらの方法のいずれを用いてもよいが、一般にトランジスタの特性にはバラツキがあるため、複数のトランジスタを用いることで電流バラツキを緩和するという観点では、例えばThe 10th International Workshop on Inorganic and Organic Electroluminescence(EL'00), 2000, pp347-352にあるように、複数のトランジスタを並列接続する方法を採用する方が望ましい。これにより、輝度ムラや表示ムラの小さい有機ＥＬ表示装置を実現することができる。この例が図１０で示したものである。
【０００６】
しかしながら、有機ＥＬ表示装置の製造プロセスにおいて、種々の要因、例えばＴＦＴを構成するゲート絶縁膜の膜厚、半導体層の不純物濃度などのパラメータが基板面内である程度ばらつくのは避けられないことである。仮に基板面内で局所的にこれらパラメータがばらついたとすると、その領域内にあるＴＦＴの電気的特性がばらつき、オン電流のバラツキとなって現れることが考えられる。ここで、有機ＥＬ表示装置は電流駆動方式の表示装置であるから、電流バラツキが輝度ムラ、表示ムラに直接影響することになり、基板面内での製造プロセス上のバラツキに伴って輝度ムラや表示ムラが発生するという問題を抱えていた。すなわち、輝度ムラ、表示ムラの小さい有機ＥＬ表示装置を得ることを目的として複数の駆動トランジスタを並列接続する設計手法を採用していながら、実際には製造バラツキによって充分な画質の均一性が得られないという問題があった。
【０００７】
以上、有機ＥＬ表示装置の例を挙げて説明したが、ＥＬ表示装置の中には無機ＥＬ材料を用いた表示装置もある。一般に、無機ＥＬ表示装置は交流電圧駆動であるが、その発光メカニズムは、電界中を障壁を越えてトンネル注入された電子が発光中心と衝突したときに発光するというものである。よって、その電流を制御することが重要であり、そのためにも駆動トランジスタのバラツキを抑える必要がある。また、駆動電圧を抑えるためには無機ＥＬ素子の薄膜化が一つの手段となるが、この手段を用いた場合、薄膜化に伴って電流のバラツキを抑える手段が重要となる。すなわち、画質の均一性を得るために駆動トランジスタの製造バラツキを抑制することは、有機ＥＬ表示装置のみならず、無機ＥＬ表示装置にも共通の問題である。
【０００８】
本発明は、上記の課題を解決するためになされたものであって、従来に比べて製造バラツキに伴う輝度ムラや表示ムラが少なく、画質の均一性に優れたＥＬ表示装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、本発明のＥＬ表示装置は、マトリクス状に配置された複数の画素の各々に、一対の電極間に少なくともＥＬ発光層が挟持されたＥＬ素子と、キャパシタと、書き込みトランジスタと、並列接続された複数の駆動トランジスタとが備えられたＥＬ表示装置であり、前記複数の駆動トランジスタが、略矩形状の画素の対角線方向の角部のそれぞれに配置されたことを特徴とする。すなわち、本発明のＥＬ表示装置はアクティブマトリクス型の表示装置であり、本発明における「画素」とは、格子状に配置されたゲート線とデータ線（もしくはＥＬ素子用電源線）とによって区画された領域のことを言う。
【００１０】
本発明者は、画素内に複数の並列接続の駆動トランジスタを備えたＥＬ表示装置において、駆動トランジスタの画素内での配置を工夫することにより輝度ムラや表示ムラにつながる電流バラツキを従来に比べて低減できることを見い出した。以下、その内容について説明する。
【００１１】
通常、アクティブマトリクス型のＥＬ表示装置は一つの画素の形状が矩形状であり、例えばＲ（赤）、Ｇ（緑）、Ｂ（青）の３色の画素を備えたＥＬ表示装置では３つの画素で画像の１ドットを構成することから、長辺の寸法が短辺の寸法の数倍程度あるような細長い長方形状となっていることが多い。図８（ａ）は２個の駆動トランジスタを備えた従来の画素の構成を示す図であり、符号ＴＲの円で示したのが駆動トランジスタである。すなわち、従来の設計では２個の駆動トランジスタが画素の短辺に沿う方向に並んで配置されていた（図１０は従来の装置の等価回路図であるが、実際の回路パターンでも駆動トランジスタが長方形の画素の短辺方向に並んでいた）。
【００１２】
今、仮に電流供給能力が１００の駆動トランジスタＴＲを形成したとする。ところが、製造プロセスを経る間に符号Ａ１で示す破線の円内でゲート絶縁膜の膜厚、半導体層の不純物濃度などの何らかの製造パラメータのバラツキが生じ、この領域内では電流供給能力が９５の駆動トランジスタが形成されたものとする。すると、正常な画素では２個の駆動トランジスタで合わせて２００の電流供給能力があったとしても、符号Ｇ１で示す図８（ａ）の中央の画素では１９０の電流供給能力しか得られない。したがって、この画素は正常な画素に比べて５％の電流供給能力の低下があることになり、これが輝度ムラや表示ムラの原因となっていた。
【００１３】
これに対して、本発明のＥＬ表示装置においては、図８（ｂ）に示すように、２個の駆動トランジスタＴＲが画素の対角線方向の角部にそれぞれ配置されているため、図８（ａ）の場合に比べて一つの画素内での２個の駆動トランジスタ間の距離が長くなる。このようにすると、図８（ａ）の場合と同じ面積を占める同様の箇所で製造パラメータのバラツキが生じたとしても、例えば、図８（ｂ）の符号Ａ２の破線の領域のように、一つの画素内の１個のトランジスタのみの電流供給能力が９５に低下するだけである。したがって、この画素Ｇ２でのトランジスタの電流供給能力は１９５となり、正常な画素と比べたときの電流供給能力の低下分は２．５％となる。このように、図８（ａ）の従来の場合に比べて正常な画素に対する電流供給能力の低下分を小さくすることができる。
【００１４】
また、２個の駆動トランジスタを画素の対角線方向の角部に配置した場合、斜め方向に並ぶ画素間では駆動トランジスタ間の距離が短い箇所があるため、例えば、図８（ｂ）の符号Ａ３の破線の領域のように、製造パラメータのバラツキが生じた領域内に２個の駆動トランジスタが含まれる場合もある。ところが、この場合でも２個の駆動トランジスタは別々の画素Ｇ３，Ｇ４に属しているため、バラツキを２つの画素Ｇ３，Ｇ４で分け合う形となり、斜め方向に並ぶ２つの画素でのトランジスタの電流供給能力がともに１９５となる。したがって、この場合も正常な画素と比べたときの電流供給能力の低下分は２．５％となる。この場合、電流供給能力が低下する画素が２個になるものの、正常な画素に対する電流供給能力の低下分が半減するため、画面全体を通して見ればやはり表示ムラの程度が軽減される。
【００１５】
このように、本発明のＥＬ表示装置によれば、一つの画素内における複数の駆動トランジスタ間の距離を従来に比べて長くしたことにより、基板面内での製造バラツキに伴う駆動トランジスタの電流駆動能力の画素間バラツキを従来に比べて低減することができる。その結果、従来に比べて輝度ムラや表示ムラが少なく、画質の均一性に優れたＥＬ表示装置を提供することができる。
【００１６】
なお、上記の図８（ａ）、（ｂ）に示したモデルは説明を簡単にするための一つのモデルケースであって、画素の寸法や駆動トランジスタ間の距離、製造バラツキが生じた領域の大きさや形状等の相互関係によっては、これ以外の様々なケースが考えられることは勿論である。しかしながら、どのようなケースであっても一つの画素内における複数の駆動トランジスタ間の距離を長くしさえすれば、程度の差こそあれ、確率的には必ず駆動トランジスタの電流駆動能力の画素間バラツキを従来に比べて低減できる、という作用は得られることになる。
【００１７】
また、隣り合う略矩形状の画素内における前記複数の駆動トランジスタが、それぞれの画素において異なる対角線方向の角部に配置されていることが望ましい。
【００１８】
図９に示すように、例えば隣り合う画素内における２個の駆動トランジスタＴＲを異なる対角線方向のそれぞれに配置すると、４個の画素の駆動トランジスタＴＲが互いに近接することになる。ここで、上記と同様、符号Ａ４で示す破線の円内で製造パラメータのバラツキが生じ、この領域内では電流供給能力が９５の駆動トランジスタが形成されたものとする。この場合、４個の駆動トランジスタが別々の画素Ｇ５，Ｇ６，Ｇ７，Ｇ８に属しているため、バラツキを４個の画素で分け合う形となる。その結果、図８（ｂ）の場合よりもさらに広範囲の画素にわたって電流供給能力が均一化され、より一層輝度ムラや画素ムラが少なく、画質の均一性に優れたＥＬ表示装置を提供することができる。
【００１９】
本発明の他のＥＬ表示装置は、マトリクス状に配置された複数の画素の各々に、一対の電極間に少なくともＥＬ発光層が挟持されたＥＬ素子と、キャパシタと、書き込みトランジスタと、並列接続された複数の駆動トランジスタとが備えられたＥＬ表示装置であって、前記複数の駆動トランジスタが、略矩形状の画素の長辺が延在する方向の端部のそれぞれに配置されたことを特徴とする。
【００２０】
この構成においても、複数の駆動トランジスタを画素の対角線方向に配置した上記の構成と同様、一つの画素内における複数の駆動トランジスタ間の距離が従来よりも長くなることにより製造バラツキに伴う駆動トランジスタの電流駆動能力のバラツキを従来に比べて低減でき、輝度ムラや表示ムラが少なく、画質の均一性に優れたＥＬ表示装置を得ることができる。
【００２１】
また、複数の駆動トランジスタを画素の長辺の延在方向の端部に配置した場合、一つの画素内における複数の駆動トランジスタの全てを、同一のＥＬ素子用電源線に接続することが望ましい。
【００２２】
アクティブマトリクス型ＥＬ表示装置の通常の構成ではゲート線の延在方向が画素の短辺方向であり、データ線およびＥＬ素子用電源線の延在方向が画素の長辺方向である。ＥＬ表示装置においては駆動トランジスタをＥＬ素子用電源線に接続する必要があるが、例えば２個の駆動トランジスタを画素の短辺方向に並べた従来の構成の場合、配線の引き回しが困難であるという設計上の事情から、各駆動トランジスタを別のＥＬ素子用電源線に接続しなければならず、画素の両側方にＥＬ素子用電源線を配置する必要がある。すなわち、隣接する画素間の領域に、１本のデータ線と、この両側方に配置される２本のＥＬ電源線の計３本の配線が必要になる。
【００２３】
ところが、本発明のＥＬ表示装置、特に複数の駆動トランジスタを画素の長辺方向に配置したＥＬ表示装置によれば、配線の引き回しの困難さがなくなり、一つの画素内における複数の駆動トランジスタの全てを同一のＥＬ素子用電源線に接続することが可能になる。この場合、画素の片側に１本のＥＬ素子用電源線を配置すればよいので、隣接する画素間の領域に１本のデータ線と１本のＥＬ電源線の計２本の配線があればよいことになる。これにより、従来に比べて配線領域を狭くすることができ、その結果、開口率を向上させることができる。
【００２４】
また、前記キャパシタを、書き込みトランジスタに接続されたデータ線および駆動トランジスタに接続されたＥＬ素子用電源線と平面的に重なる領域に配置することが望ましい。
【００２５】
キャパシタの配置に関しては、データ線やＥＬ素子用電源線と平面的に重ならない画素内部の領域に配置してもよいが、データ線やＥＬ素子用電源線と平面的に重なる領域に配置すれば、画素内でのキャパシタの占有領域を削減することができ、その分開口率を向上させることができる。
【００２６】
本発明の電子機器は、上記本発明のＥＬ表示装置を備えたことを特徴とするものである。
この構成によれば、輝度ムラや表示ムラが少なく、画質の均一性に優れたＥＬ表示部を備えた電子機器を実現することができる。
【００２７】
【発明の実施の形態】
［第１の実施の形態］
以下、本発明の第１の実施の形態を図１および図２を参照して説明する。
図１は、本実施の形態のアクティブマトリクス型有機ＥＬ表示装置（ＥＬ表示装置）を構成する一画素の等価回路図であり、図２は、図１の等価回路図を実現するための具体的な回路パターンの一例を示す平面図である。
【００２８】
本実施の形態の有機ＥＬ表示装置においては、図１に示すように、ゲート線１（走査線）が横方向に延在し、ソース線２（データ線）とこれを挟持する２本のＥＬ素子用電源線３（以下、単にＥＬ電源線という）が縦方向（ゲート線１と直交する方向）に延在して互いに格子状に配置され、これら配線に区画された領域が一画素を構成している。画素内には、ゲート線１およびソース線２に電気的に接続された書き込みトランジスタ４、書き込みトランジスタ４に電気的に接続されたキャパシタ５、キャパシタ５に電気的に接続され、相互に並列接続された２つの駆動トランジスタ６，７、これら駆動トランジスタ６，７に電気的に接続された有機ＥＬ素子８が設けられている。等価回路として見る限りは従来の構成と類似しているが、本実施の形態の場合、各駆動トランジスタ６，７が画素の対角線方向の角部のそれぞれに配置されている。
【００２９】
次に、図２を参照して具体的な回路パターンについて説明する。図２中、符号１はゲート線、２はソース線、３はＥＬ電源線であり、以下の説明では便宜上、ゲート線１が配置された領域を横方向配線領域Ｌ、ソース線２およびＥＬ電源線３が配置された領域を縦方向配線領域Ｖと称する。実際のパターンでは各トランジスタはＴＦＴで構成されており、書き込みトランジスタ４を構成する第１のＴＦＴにおいては、一端がコンタクトホール９を通じてソース線２に接続され、ゲート線１と交差した後、他端が縦方向配線領域Ｖに沿って延在する半導体層１０が設けられている。半導体層１０の上部と下部から画素の内側に向けて延在する部分（それぞれ第１の延在部１０ａ、第２の延在部１０ｂという）が設けられ、この部分に後述する第２，第３のＴＦＴのゲート電極が接続されている。また、半導体層１０の縦方向配線領域Ｖに沿って延在する部分１０ｃはキャパシタ５の一方の電極を構成しており、この部分１０ｃと重なるように一端がコンタクトホール１１を通じてＥＬ電源線３に接続され、キャパシタ５の他方の電極を構成する容量電極１２が設けられている。
【００３０】
駆動トランジスタ６の一つを構成する第２のＴＦＴにおいては、その一端がコンタクトホール１３を通じて画素の左側のＥＬ電源線３に接続された半導体層１４が図２における画素の左上の角部に形成され、コンタクトホール１５を通じて第１のＴＦＴの半導体層１０の第１の延在部１０ａ（ドレイン領域）と接続されたゲート電極１６がこの半導体層１４と交差するように設けられている。そして、第２のＴＦＴの半導体層１４の他端（ドレイン領域）にコンタクトホール１７を通じて接続された中継層１８が設けられ、中継層１８にはコンタクトホール１９を通じてインジウム錫酸化物（Indium Tin Oxide, 以下、ＩＴＯと略記する）等の透明導電膜からなる画素電極２０の上端が接続されている。すなわち、第２のＴＦＴの半導体層１４と画素電極２０とが中継層１８を介して電気的に接続されている。
【００３１】
また、駆動トランジスタ７の他の一つを構成する第３のＴＦＴにおいては、その一端がコンタクトホール２１を通じて画素の右側のＥＬ電源線３に接続された半導体層２２が図２における画素の右下の角部に形成され、コンタクトホール２３を通じて第１のＴＦＴの半導体層１０の第２の延在部１０ｂ（ドレイン領域）と接続された長いＬ字状のゲート電極２４が半導体層２２と交差するように設けられている。そして、第３のＴＦＴの半導体層２２の他端（ドレイン領域）にコンタクトホール２５を通じて接続された中継層２６が設けられ、中継層２６にはコンタクトホール２７を通じて画素電極２０の下端が接続されている。すなわち、第３のＴＦＴの半導体層２２と画素電極２０とが中継層２６を介して電気的に接続されている。
【００３２】
なお、図２における符号２８の実線は有機ＥＬ発光層の輪郭であり、符号２９で示す１点鎖線は遮光層（ブラックマトリクス）の輪郭である。また、有機ＥＬ素子８は、有機ＥＬ素子の陽極となる画素電極２０と陰極となる金属電極（図示せず）からなる一対の電極間に少なくとも有機ＥＬ発光層２８が挟持されたものである。一対の電極間には、発光層の他、正孔注入層、正孔輸送層、電子輸送層などの層を挟持させてもよい。
【００３３】
本実施の形態の有機ＥＬ表示装置は平面的なパターン配置が従来と異なるものであって、等価回路的には従来と変わらないため、有機ＥＬ表示装置の動作についても従来と全く同様であり、説明を省略する。
【００３４】
本実施の形態によれば、一つの画素内における２個の駆動トランジスタ６，７を矩形の画素の対角線方向の角部に配置し、図１０に示した従来のものに比べて駆動トランジスタ６，７間の距離を長くしたことにより、基板面内での製造バラツキに伴う駆動トランジスタの電流駆動能力の画素間バラツキを従来に比べて低減することができる。また、画素に対して対角線の方向に並ぶ別の画素内の駆動トランジスタとの距離が、同一画素内の２つの駆動トランジスタ６，７間の距離よりも短くなれば、基板面内での製造バラツキに伴う駆動トランジスタの電流駆動能力のばらつきをそれらの画素間で分け合うことができる。その結果、従来に比べて輝度ムラや表示ムラが少なく、画質の均一性に優れた有機ＥＬ表示装置を提供することができる。
【００３５】
また本実施の形態の場合、キャパシタ５を縦方向配線領域Ｖに配置したため、画素内でのキャパシタ５の占有領域を削減することができ、その分開口率を向上させることができる。
【００３６】
なお、本実施の形態では、全ての画素において同一の対角線方向の角部にのみ２個の駆動トランジスタ６，７を配置しているが、隣り合う画素のそれぞれにおいて異なる対角線方向の角部に２個の駆動トランジスタを配置してもよい。その場合、４つの画素の駆動トランジスタが互いに近接し、それらがバラツキを分け合うことになる。そのため、より一層輝度ムラや画素ムラが少なく、画質の均一性に優れたＥＬ表示装置を提供することができる。
【００３７】
［第２の実施の形態］
以下、本発明の第２の実施の形態を図３および図４を参照して説明する。
図３は、本実施の形態のアクティブマトリクス型有機ＥＬ表示装置を構成する一画素の等価回路図であり、図４は、図３の等価回路図を実現するための具体的な回路パターンの一例を示す平面図である。第１の実施の形態が２個の駆動トランジスタを画素の対角線方向に配置したのに対し、本実施の形態は２個の駆動トランジスタを画素の長辺方向に配置した例である。よって、図３、図４において図１、図２と共通の構成要素には同一の符号を付し、共通部分の詳細な説明は省略する。
【００３８】
本実施の形態の有機ＥＬ表示装置においては、図３に示すように、ゲート線１とソース線２およびＥＬ電源線３とが格子状に配置され、これら配線に区画された画素内に、書き込みトランジスタ４、キャパシタ５、並列接続された２つの駆動トランジスタ６，７、有機ＥＬ素子８が設けられている。等価回路として見る限りは従来の構成および第１の実施の形態と同様であるが、本実施の形態の場合、各駆動トランジスタ６，７が画素の長辺方向の端部のそれぞれに配置されている。さらに第１の実施の形態と異なる点として、これら駆動トランジスタ６，７が同一のＥＬ電源線３（画素の左側のＥＬ電源線３）に接続されており、第１の実施の形態では縦方向配線領域Ｖのソース線２の両側に２本設けられていたＥＬ電源線３が片側１本になっている。
【００３９】
次に、図４を参照して具体的な回路パターンについて説明する。
第１の実施の形態では画素の左上と右下に駆動トランジスタが配置されていたのに対し、本実施の形態では画素の左上と左下に駆動トランジスタ６，７が配置されている。したがって、画素の上側（第１，第２のＴＦＴ側）のパターン構成は第１の実施の形態（図２）と略同様であり、画素の下側（第３のＴＦＴ側）のパターン構成のみが異なっている。そして本実施の形態では、第２のＴＦＴ側と第３のＴＦＴ側がほぼ対称の構成となっている。
【００４０】
すなわち、第３のＴＦＴも第２のＴＦＴと同様、その一端がコンタクトホールを通じて画素の左側のＥＬ電源線３に接続された半導体層２２が図４における画素の左下の角部に設けられ、コンタクトホール２３を通じて第１のＴＦＴの半導体層１０の第２の延在部１０ｂ（ドレイン領域）と接続されたゲート電極２４がこの半導体層１０と交差するように設けられている。そして、第３のＴＦＴの半導体層２２の他端（ドレイン領域）にコンタクトホール２５を通じて接続された中継層２６が設けられ、中継層２６にはコンタクトホール２７を通じて画素電極２０の下端が接続されている。
【００４１】
本実施の形態においても、一つの画素内における２個の駆動トランジスタ６，７を矩形の画素の長辺方向の端部に配置し、これら駆動トランジスタ６，７間の距離を長くしたことにより、駆動トランジスタの電流駆動能力の画素間バラツキを低減でき、従来に比べて輝度ムラや表示ムラが少なく、画質の均一性に優れた有機ＥＬ表示装置を実現できる、キャパシタ５を縦方向配線領域Ｖに配置したことにより開口率を向上させることができる、といった第１の実施の形態と同様の効果を得ることができる。
【００４２】
さらに本実施の形態においては、２個の駆動トランジスタ６，７を画素の長辺方向の端部に配置したことでこれら駆動トランジスタ６，７を共通の１本のＥＬ電源線３に接続することが可能になる。この構成により、一つの画素に対してＥＬ電源線が１本で済み、縦方向配線領域を狭くすることができるため、第１の実施の形態に比べて開口率をより向上させることができる。
【００４３】
［電子機器］
上記実施の形態の有機ＥＬ表示装置を備えた電子機器の例について説明する。
図５は、携帯電話の一例を示した斜視図である。図５において、符号１０００は携帯電話本体を示し、符号１００１は上記の有機ＥＬ表示装置を用いた表示部を示している。
【００４４】
図６は、腕時計型電子機器の一例を示した斜視図である。図６において、符号１１００は時計本体を示し、符号１１０１は上記の有機ＥＬ表示装置を用いた表示部を示している。
【００４５】
図７は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図７において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は情報処理装置本体、符号１２０６は上記の有機ＥＬ表示装置を用いた表示部を示している。
【００４６】
図５〜図７に示す電子機器は、上記実施の形態の有機ＥＬ表示装置を備えているので、輝度ムラや表示ムラが少なく、画質の均一性に優れた表示部を備えた電子機器を実現することができる。
【００４７】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記第１、第２の実施の形態においては、複数の駆動トランジスタとして２個のトランジスタを用いた例を示したが、３個以上のトランジスタを用いてもよい。
その場合、いくつかのトランジスタは短辺方向に並ぶことがあったとしても、対角線方向や長辺方向に一部のトランジスタを振り分けるようにすれば、３個以上のトランジスタを全て短辺方向に並べるよりは輝度ムラ、表示ムラの低減効果を得ることができる。また、図２、図４で示した平面パターンはあくまでも一例であり、各パターンの具体的な形状や大きさは適宜変更が可能である。さらに、上記実施の形態では有機ＥＬ表示装置の例を挙げて説明したが、同様の構成を無機ＥＬ表示装置に適用することも可能である。
【００４８】
【発明の効果】
以上、詳細に説明したように、本発明によれば、一つの画素内における複数の駆動トランジスタの配置を工夫してこれら駆動トランジスタ間の距離を従来より長くしたことにより、駆動トランジスタの電流駆動能力の画素間のバラツキを低減でき、従来に比べて輝度ムラや表示ムラが少なく、画質の均一性に優れたＥＬ表示装置を実現することができる。また、画素間の複数の駆動トランジスタの距離が、同一画素内の２つの駆動トランジスタ間の距離よりも短くなれば、基板面内での製造バラツキに伴う駆動トランジスタの電流駆動能力のばらつきをそれらの画素間で分け合うことができるため、従来に比べてさらに輝度ムラや表示ムラが少なく、画質の均一性に優れた有機ＥＬ表示装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の有機ＥＬ表示装置の一画素を示す等価回路図である。
【図２】同、等価回路を実現する回路パターンの一構成例を示す平面図である。
【図３】本発明の第２の実施形態の有機ＥＬ表示装置の一画素を示す等価回路図である。
【図４】同、等価回路を実現する回路パターンの一構成例を示す平面図である。
【図５】上記有機ＥＬ表示装置を備えた本発明の電子機器の一例を示す斜視図である。
【図６】同、電子機器の他の例を示す斜視図である。
【図７】同、電子機器のさらに他の例を示す斜視図である。
【図８】本発明の作用を説明するための図である。
【図９】本発明の作用を説明するための図である。
【図１０】従来のアクティブマトリクス型有機ＥＬ表示装置の一画素を示す等価回路図である。
【符号の説明】
１ゲート線（走査線）
２ソース線（データ線）
３ＥＬ電源線（ＥＬ素子用電源線）
４書き込みトランジスタ
５キャパシタ
６，７駆動トランジスタ
８有機ＥＬ素子

Claims

マトリクス状に配置された複数の画素の各々に、一対の電極間に少なくともＥＬ発光層が挟持されたＥＬ素子と、キャパシタと、書き込みトランジスタと、並列接続された複数の駆動トランジスタとが備えられたＥＬ表示装置であって、
前記複数の駆動トランジスタが、略矩形状の画素の対角線方向の角部のそれぞれに配置されたことを特徴とするＥＬ表示装置。
隣り合う略矩形状の画素内における前記複数の駆動トランジスタが、それぞれの画素において異なる対角線方向の角部に配置されたことを特徴とする請求項１に記載のＥＬ表示装置。
マトリクス状に配置された複数の画素の各々に、一対の電極間に少なくともＥＬ発光層が挟持されたＥＬ素子と、キャパシタと、書き込みトランジスタと、並列接続された複数の駆動トランジスタとが備えられたＥＬ表示装置であって、
前記複数の駆動トランジスタが、略矩形状の画素の長辺が延在する方向の端部のそれぞれに配置されたことを特徴とするＥＬ表示装置。
一つの画素内における複数の駆動トランジスタの全てが、同一のＥＬ素子用電源線に接続されたことを特徴とする請求項３に記載のＥＬ表示装置。
前記キャパシタが、前記書き込みトランジスタに電気的に接続されたデータ線および前記駆動トランジスタに電気的に接続されたＥＬ素子用電源線と平面的に重なる領域に配置されたことを特徴とする請求項１ないし４のいずれか一項に記載のＥＬ表示装置。
請求項１ないし５のいずれか一項に記載のＥＬ表示装置を備えたことを特徴とする電子機器。