JP4809510B2 - 部分的に作製された金属酸化物半導体デバイスのゲート酸化物を硬化させる方法 - Google Patents

部分的に作製された金属酸化物半導体デバイスのゲート酸化物を硬化させる方法 Download PDF

Info

Publication number
JP4809510B2
JP4809510B2 JP30441398A JP30441398A JP4809510B2 JP 4809510 B2 JP4809510 B2 JP 4809510B2 JP 30441398 A JP30441398 A JP 30441398A JP 30441398 A JP30441398 A JP 30441398A JP 4809510 B2 JP4809510 B2 JP 4809510B2
Authority
JP
Japan
Prior art keywords
polysilicon layer
polysilicon
gate oxide
nitrogen concentration
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30441398A
Other languages
English (en)
Other versions
JPH11204793A (ja
Inventor
シュー−リュエン・ワン
チャン−シェン・ヤオ
ウェン−チン・イー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JPH11204793A publication Critical patent/JPH11204793A/ja
Application granted granted Critical
Publication of JP4809510B2 publication Critical patent/JP4809510B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体デバイス、並びに、半導体デバイスを構成する方法に関する。より詳細に言えば、本発明は、窒素注入を行うことによって、ポリシリコンにイオン空乏領域を形成することなく、ＭＯＳ半導体（金属酸化膜半導体）デバイスのゲート酸化物を硬化させる技術に関する。更に詳細に言えば、本発明は、ゲート酸化物の界面に十分な窒素濃度を有する領域を形成し、ポリシリコンのバルクには十分な窒素濃度を有する対応する領域を形成しないようにする方法を提供する。
【０００２】
【従来の技術】
ゲート酸化物の硬化作業は、少なくとも３つの理由から必要とされる。第１の理由は、硬度が不十分なゲート酸化物は、通常の動作電圧よりも低い電圧において故障するということである。第２の理由は、硬化されたゲート酸化物は、ダングリング・ボンドを生じさせるホットエレクトロン劣化に抵抗するということである。最後の理由は、硬化されたゲート酸化物は、ポリシリコンゲート電極からのホウ素の拡散を阻止するのに特に効果的であるということである。これは、通常はホウ素がポリシリコンに設けられており、そのようなホウ素がゲート酸化物を通ってシリコン基板へ拡散するのを防止し、これにより、敷居電圧の変動を最小限にしなければならない、ＰＭＯＳ（Ｐ型金属酸化膜半導体）において特に重要である。
【０００３】
現在の半導体デバイスのサイズの減少に対応して、ゲート酸化物の厚さが圧縮されてきているので、硬化作業は益々重要になってきている。ポリシリコンからシリコン基板へのドーパントの拡散が重要な問題になってきており、その理由は、現代の半導体デバイスにおいては、ゲート酸化物の領域が益々薄くなってきているからである。例えば、幾つかの次世代のデバイスにおいては、チャンネル長が、約０．１８μｍとなり、また、ゲート酸化物の厚さが約３０Åとなるであろう。将来の世代のデバイスにおいては、チャンネル長及びゲート酸化物の厚さが共に減少し続けるであろう。従って、予測し得る将来に関して、ゲート酸化物の硬化作業は、現代の半導体デバイスの構造において重要なプロセスになるであろう。
【０００４】
一般的に、硬化作業は、形成後のゲート酸化物に窒素を拡散させることによって行われてきた。このプロセスにおいては、ゲート酸化物は、単結晶シリコン基板の上に熱的に成長される。次に、ゲート酸化物は、亜酸化窒素又は酸化窒素を含む約９００°Ｃの雰囲気に暴露され、この雰囲気は、ゲート酸化物／シリコン基板の界面に窒化ケイ素及びオキシナイトライド・シリコンを形成する。ゲート酸化物／シリコン基板の界面における窒素を含む化学種の濃度が高くなると、シリコン基板へのホウ素の拡散及びホットエレクトロンの劣化が防止されると共に、ゲート酸化物の降伏抵抗が改善される。
【０００５】
都合の悪いことに、窒素拡散による硬化作業はある種の欠点を有している。第一に、窒素拡散によるゲート酸化物の硬化作業の高温が、それ以前に注入されたドーパント領域の界面におけるシャープな濃度プロフィールを消してしまう。また、窒素拡散によるゲート酸化物の硬化作業は、ゲート酸化物からシリコン基板へのホウ素拡散は阻止するが、ポリシリコンからゲート酸化物へのホウ素拡散を防止することはできない。ゲート酸化物の誘電特性は、ホウ素の如き電子的に活性なドーパントによって悪影響を受ける。
【０００６】
窒素イオンをポリシリコンゲート電極に注入する窒素注入プロセスは、ゲート酸化物の窒素拡散硬化プロセスにおける欠陥の幾つかを矯正する（Ｓ． Ｈａｄｄａｄ， ｅｔ． ａｌ．， ＥＫＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒ， ８， ５８−６０， １９８７； Ｔ． Ｋｕｒｏｉ， ｅｔ ａｌ．， Ｔｅｃｈ． Ｄｉｇ． ｏｆ ＩＥＤＭ， ３２５−３２８， １９９３； Ｓ． Ｎａｋａｙａｍａ， ｅｔ ａｌ．， １９９６ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ， ２２８−２２９； Ａ． Ｃｈｏｕ， ｅｔ ａｌ．， Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｒｅｌｉａｂｉｌｉｔｙ Ｐｈｙｓｉｃｓ Ｓｙｍｐｏｓｉｕｍ， １７４−１７７， １９９７）。これら文献は、ここで参照することにより、本明細書に含まれるものとする。
【０００７】
図１は、イオン注入されたＭＯＳデバイスの主要な特徴を示している（Ｃｈｏｕ ｅｔ ａｌ．，１９９７）。曲線２は、注入後の窒素分布プロフィールを表していて、ポリシリコンのピーク領域５に窒素が集中していることを示している。曲線４は、アニーリング処理の後の窒素分布プロフィールを表していて、シリコン基板／ゲート酸化物の界面（ピーク７）及びゲート酸化物／ポリシリコンの界面（ピーク９）に窒素が集中していることを示している。ゲート酸化物／ポリシリコンの界面に顕著な窒素濃度の領域が存在することにより、ポリシリコンからゲート酸化物へのホウ素拡散が阻止される。
【０００８】
しかしながら、図１の曲線４に示されており、また、図２に明瞭に示されているように、アニーリング処理を受けた後のポリシリコンゲート電極のバルクには、十分な窒素濃度を有するピークが存在している。次に、図２を参照すると、曲線１２及び１４は、窒素注入及び８５０°Ｃでのアニーリング処理の後のポリシリコンのバルクにおける窒素分布プロフィール及びホウ素分布プロフィールをそれぞれ示している。同様に、曲線１８及び１６は、窒素注入及び９５０°Ｃでのアニーリング処理の後のポリシリコンのバルクにおける窒素分布プロフィール及びホウ素分布プロフィールをそれぞれ示している。
【０００９】
図２を検討すると、ポリシリコンのバルクの窒素ピーク１５、１７のサイズは、ゲート酸化物の界面の付近のホウ素濃度プロフィールに悪影響を与えることを示している。グラフの左側（ｘ＝０．００）は、ポリシリコンゲートの上面に対応しており、また、右側は、窒素濃度のピークで示されるポリシリコン／ゲート酸化物の界面に対応している。ポリシリコンのバルクの窒素ピークが大きくなればなる程、ポリシリコン／ゲート酸化物の界面付近のポリシリコンのホウ素濃度は低くなる。
【００１０】
ポリシリコンのバルクにおけるホウ素拡散の抑制により、デバイスの動作の間にポリシリコンの空乏領域が形成される。ポリシリコンの空乏領域は、ゲート酸化物の厚さを効果的に増大させてデバイスのパフォーマンスを低下させる非導電領域として作用する。
【００１１】
いずれにしても、デバイスのサイズが小さくなるに従って、ゲート酸化物を硬化させるための改善された技術が必要になることが明らかになっている。そのような改善された技術は、ゲート酸化物／ポリシリコンの界面にポリシリコンの空乏領域を形成することなく、ゲート酸化物を硬化させなければならない。
【００１２】
【発明が解決しようとする課題及び課題を解決するための手段】
本発明は、ポリシリコンのゲート酸化物／ポリシリコンの界面にホウ素濃度の低い領域を形成することなく、ゲート酸化物を硬化させる方法を提供する。この方法は、ポリシリコンをゲート酸化物の上に堆積させ、その後、窒素注入及びアニーリング処理を行うプロセスによって達成される。次に、十分な窒素濃度を有する領域を含むポリシリコン層の領域を除去する。ポリシリコンのバルクの窒素濃度のピークが除去されているので、その後の注入により得られるドーパント濃度は、ゲート酸化物／ポリシリコンの界面付近で十分に高く、従って、デバイスの通常の動作の間に、上記領域に空乏領域が容易に形成されることはない。
【００１３】
別の特徴においては、本発明は、部分的に作製された電子デバイスのゲート酸化物を硬化させる方法を提供する。最初に、ゲート酸化物に堆積された第１のポリシリコン層に窒素イオンを注入する。第二に、アニーリング処理工程を実行して、ゲート酸化物、並びに、ポリシリコンのバルクの箇所に十分な窒素濃度を有する領域を形成する。第三に、上記第１のポリシリコン層の頂部から十分なポリシリコンを除去して、十分な窒素濃度を有するポリシリコンのバルクの領域が除去されている、第２のポリシリコン層を形成する。選択に応じて、この時点において薄くなっている上記第２のポリシリコン層の上に第３のポリシリコン層を堆積させて、上記除去されたポリシリコンと置き換えることができる。
【００１４】
ゲート酸化物の厚さは、約５０Åを超えないのが好ましい。一つの実施の形態においては、電子的に活性なドーパントが、第２のポリシリコン層に注入される。より特定の実施の形態においては、上記電子的に活性なドーパントはホウ素である。別の実施の形態においては、上記電子的に活性なドーパントはリンである。
【００１５】
第１のポリシリコン層の厚さは、約２，０００Åと約４，０００Åとの間であるのが好ましい。より特定の実施の形態においては、上記第２のポリシリコン層の厚さは、約７５０Åと約２，５００Åとの間である。上記アニーリング工程は、約８００°Ｃと約１，０００°Ｃとの間の温度で実行されるのが好ましい。上記アニーリング工程は、約９００°Ｃの温度で実行されるのがより好ましい。一つの実施の形態においては、上記部分的に作製された電子デバイスは、部分的に作製されたＮＭＯＳ（Ｎ型金属酸化膜半導体）デバイスである。別の実施の形態においては、上記部分的に作製された電子デバイスは、部分的に作製されたＰＭＯＳ（Ｐ型金属酸化膜半導体）デバイスであり、ホウ素がゲート電極の好ましいドーパントである。
【００１６】
上述のように、第３のポリシリコン層を第２のポリシリコン層の上に堆積させて、複合ポリシリコン層を形成することができる。この複合層においては、その後窒素を注入してはならない。一般的に、電子的に活性なドーパントが、上述のように複合ポリシリコン層に注入される。特定の実施の形態においては、上記電子的に活性なドーパントはホウ素である。
【００１７】
この第２の特徴においては、最終的なポリシリコン層（上記複合層）の全厚が新しく成長した何等かのポリシリコンを含むことになるので、上記第１の層は、比較的薄くすることができる。上記第２の層に追加のポリシリコンが全く形成されない別の構造においては、上記第１の層を十分に厚くして、窒素濃度のピークを含むポリシリコンの部分を除去した後でも、ポリシリコンの全厚がゲート電極として作用するに十分な大きさになるようにしなければならない。この第２の特徴においては、上記第３のポリシリコン層の厚さは、約１，０００Åと約２，０００Åとの間であるのが好ましい。従って、上記複合ポリシリコン層の厚さは、約１，５００Åと約３，５００Åとの間であるのが好ましい。
【００１８】
別の実施の形態においては、本発明は、シリコン基板の上に堆積されたゲート酸化物層と、このゲート酸化物層の上に堆積されたポリシリコン層と、ゲート酸化物／ポリシリコンの界面と、ゲート酸化物／シリコン基板の界面と、上記ゲート酸化物／ポリシリコンの界面の十分な窒素濃度を有する第１のピークと、上記ゲート酸化物／シリコン基板の界面の十分な窒素濃度を有する第２のピークとを備える、半導体デバイスを提供する。このデバイスにおいては、上記ポリシリコン層には、約１０19原子／ｃｍ3よりも高い十分な窒素濃度を有するピークが存在していない。
【００１９】
一つの実施の形態においては、上記ゲート酸化物層の厚さは、約５０Åを超えない。より好ましい実施の形態においては、上記ゲート酸化物層の厚さは、約２０Åと約３５Åとの間である。
【００２０】
上記十分な窒素濃度を有する第１のピークは、約１０20原子／ｃｍ3と約１０21原子／ｃｍ3との間であるのが好ましい。別の実施の形態においては、上記十分な窒素濃度を有する第２のピークは、約１０19原子／ｃｍ3と約１０20原子／ｃｍ3との間である。更に別の実施の形態においては、上記ポリシリコン層の窒素濃度は、上記ゲート酸化物との界面の外側において、約１０19原子／ｃｍ3を超えない。
【００２１】
好ましい実施の形態においては、半導体デバイスはＰＭＯＳデバイスである。
この場合には、上記ポリシリコン層は、一般的に、ホウ素のドーパントを含んでいる。より特定の実施の形態においては、上記ポリシリコン層のホウ素濃度は、上記ゲート酸化物／ポリシリコンの界面の付近において、少なくとも約５×１０19原子／ｃｍ3である。
【００２２】
本発明の上記及び他の特徴及び利点は、以下の発明の実施の形態の項において図面を参照して説明される。
【００２３】
【発明の実施の形態】
本発明の特定の実施の形態を図３、図４、図７、図５、図８、図６、図９及び図１０を参照して以下に説明する。図３は、部分的に作製された半導体デバイスの断面図である。この部分的に作製されたデバイスは、フィールド酸化物領域３２と、シリコン基板３６の上に形成されたゲート酸化物層３４とを備えている。現代のデバイスのゲート酸化物層３４の厚さは、一般的に、約５０Å未満である。より詳細に言えば、ゲート酸化物層３４の厚さは、開発中の０．１８μｍのデバイスの技術において、約３０Åと４０Åとの間である。
【００２４】
図４は、第１のポリシリコン層３８をゲート酸化物層３４の上に堆積させ、その後窒素注入及びアニーリング処理を行った後の、図３の部分的に作製された半導体デバイスの断面図である。ポリシリコンは、通常の条件を用いて堆積される。一般的に、このデバイスには、通常のイオン注入装置を用いて、約４０ｋｅＶから約８０ｋｅＶの範囲（約６０ｋｅＶであるのが好ましい）のエネルギにおいて、約１０14イオン／ｃｍ2から約５×１０15イオン／ｃｍ2（約５×１０14イオン／ｃｍ2から約２×１０15イオン／ｃｍ2）であるのがより好ましい）の範囲の種々のドーズ量で窒素が注入される。新しく堆積されたポリシリコン層３８の厚さは、一般的に、約２，０００Åと約３，５００Åとの間である。この第１のポリシリコン層の厚さは、約２，５００Åと３，０００Åとの間であるのがより好ましい。一般的に、アニーリング処理工程は、約８００°Ｃと約１，０００°Ｃとの間で実行される。このアニーリング処理工程は、約３００°Ｃにおいて実行されるのが好ましい。
【００２５】
図７は、窒素注入及びアニーリング処理を行って図４に示す構造を形成した後の部分的に作製された半導体デバイスの中の窒素濃度の領域を示している。図７における基実線付近の窒素濃度は、約１０×19原子／ｃｍ3である。十分な窒素濃度を有する領域は、ポリシリコン層３８のバルク領域のピーク４０、ゲート酸化物／ポリシリコンの界面に位置するピーク４２、及び、ゲート酸化物／シリコン基板の界面に位置するピーク４４に見られる。ピーク４０、４２及び４４の相対的なサイズは、窒素注入の後の注入後のアニーリング処理条件に依存し、従って、絶対値ではなく代表値である。従って、図７は、問題の定性的な理解を行うためではなく、定量的な理解を行うために使用すべきである。
【００２６】
ピーク４２、４４は、電子的に活性なドーパントのゲート酸化物３４及びシリコン基板３６への拡散を阻害し、これにより、ゲート酸化物３４及び基板３６の所望の電子的特性を維持する。しかしながら、ピーク４０は、ポリシリコン層３８中の電子的に活性なドーパントの拡散を阻害して、ゲート酸化物界面付近のポリシリコンのバルクに空乏領域を生じさせ、これにより、上述のようなデバイスのパフォーマンスを大きく低下させる。
【００２７】
図５は、ポリシリコン層３８の頂部を除去してポリシリコン層４６を形成した後の図４の部分的に作製された半導体デバイスの断面図である。ポリシリコン層３８の頂部は、化学的／機械的な研磨（ＣＭＰ）、ドライエッチング、ウェットエッチング、並びに、一般的に周知の方法によって除去することができる。このプロセスにおいては、一般的に、約１，０００Åと約１，３００Åとの間の厚さのポリシリコンが除去されて、約７５０Åと約２，５００Åとの間の厚さを有する第２のポリシリコン層４６が形成される。
【００２８】
図８は、上記ポリシリコン層の頂部を除去した後の部分的に作製された半導体デバイスの中の窒素濃度の領域を示している。十分な窒素濃度を有する領域は、ゲート酸化物の界面に位置するピーク４２、４４に見られる。ポリシリコン層４６が十分な窒素濃度を有する領域を含まないことが重要である。従って、ピーク４０を含んでいた図４のポリシリコン層３８の部分（十分な窒素濃度を有する領域）は、除去されている。
【００２９】
図６は、第３のポリシリコン層４８を上記第２のポリシリコン層４６の上に堆積させて複合ポリシリコン層５０を形成した後の、図５の部分的に作製された半導体デバイスの断面図である。上記第３のポリシリコン層４８の厚さは、上記第１及び第２の層の厚さに応じて、約１，０００Åと約２，０００Åとの間であるのが好ましい。上記複合ポリシリコン層５０の厚さは、約１，５００Åと約３，５００Åとの間であるのが好ましい。
【００３０】
図９は、上記第３のポリシリコン層４８を堆積させた後の、部分的に作製された半導体デバイスの中の窒素濃度を示している。十分な窒素濃度を有する領域は、ゲート酸化物の界面に位置するピーク４２、４４に存在している。複合ポリシリコン層５０は、十分な窒素濃度を有する領域を有しておらず、特に上記第３のポリシリコン層４８は、窒素注入に暴露されていないので、窒素濃度の高い領域を実質的に有していない。
【００３１】
一般的に、ホウ素又はリンの如き電子的に活性なドーパントが、ポリシリコン層５０に注入される。ポリシリコン層５０は、ドーパントの拡散を阻害する十分な窒素濃度を有する領域を含んでいない。従って、ＭＯＳの通常の動作の間にデバイスのパフォーマンスを低下させる空乏領域は、ポリシリコン層５０に形成されない。
【００３２】
図１０は、エッチングの後にホウ素注入を行った後の、部分的に作製された半導体デバイスの断面図である。ホウ素注入は、一般的に、約１×１０15イオン／ｃｍ2と約５×１０15イオン／ｃｍ2との間（約３×１０15イオン／ｃｍ2と約５×15イオン／ｃｍ2との間であるのがより好ましい）のＢＦ2 +によって、約２５ｋｅＶと約５０ｋｅＶとの間の範囲（約５０ｋｅＶであるのがより好ましい）のエネルギで行われる。ポリシリコンゲート電極５０及びゲート酸化物３４は、スペーサ５２ａ、５２ｂによって跨がれている。発端のソース５４及びドレイン５６を形成するためのホウ素注入も、ポリシリコンゲート電極に影響を与える。ここにおいて、窒素濃度を有する領域はポリシリコン層５０に存在しないので、ゲート電極の中のホウ素濃度は、注入の後に均一に（従来技術の窒素注入されたデバイスに比較して）改善される。従って、パフォーマンスを低下させる空乏領域は、本発明の方法を用いて作製されたデバイスには形成されない。
【００３３】
複合ゲート電極の中のホウ素は、ソース領域５４及びドレイン領域５６を形成する間に、注入することができる。幾つかの場合においては、上記ソース領域及びドレイン領域は、単一の注入工程で形成される。しかしながら、通常の多くの製造方法においては、図１０に示すように、上記ソース領域及びドレイン領域は、２つの工程で形成される。そのようなプロセスにおいては、薄くドープされたドレイン（ＬＤＤ）の注入が最初に実行される。これにより、図１０に示すようにゲート酸化物３４の下で伸長するｐ形のソース／ドレインの先端領域が形成される。ソース／ドレイン領域５４、５６は、ゲート電極５０の付近にスペーサ５２ａ、５２ｂを形成した後に完成される。これらのスペーサは、酸化物のブランケット層をウエーハ表面に堆積させ、その後、異方性エッチングを実行することにより、形成される。上記スペーサが形成された後に、第２のｐ形注入を実行して、図示のように上記スペーサを越えて伸長するソース／ドレイン領域５４、５６の濃くドープされた部分を形成する。どの程度の量のドーパントがゲートに必要とされるかに応じて、ポリシリコンゲート電極５０を上記注入作業の一方又は両方に暴露させることができる。
【００３４】
別の実施の形態においては、第３のポリシリコン層４８を第２のポリシリコン層４６の上に堆積させて図５に示す複合ポリシリコン層を形成する工程を省略することができる。その後、ホウ素又はリンの如き電子的に活性なドーパントを第２のポリシリコン層４６に直接注入する。電子的に活性なドーパントの拡散を阻害する恐れのある十分な窒素濃度を有する領域は、ポリシリコン層４６には全く存在しない。従って、デバイスのパフォーマンスを低下させる空乏領域が、ポリシリコン層４６に形成されない。この実施の形態においては、第２のポリシリコン層４６は、図１０に示す部分的に作製された半導体デバイスを得るためのプロセス工程を除いて、直接処理することができる。
【００３５】
この別の実施の形態においては、窒素濃度のピーク４０を最終的なポリシリコンゲート電極の高さの上方まで存在させる厚さまで、第１の層３８を堆積させなければならないことに注意する必要がある。従って、第１の層のエッチング又はプレーナ化を行ってピーク４０を除去した後に、必要なゲート厚さを得るために追加のポリシリコンを堆積させる必要は全く無い。反対に、層３８は、注入された窒素がゲート酸化物に到達してこれを硬化させるのを困難にする程には厚くすべきではない。この実施の形態の好ましい変形例においては、層３８は、約２，５００Åと約５，０００Åとの間の厚さ、より好ましくは、約３，０００Åと約４，０００Åとの間の厚さ、また、最も好ましくは、約３，０００Åと約３，５００Åとの間の厚さで形成される。
【００３６】
ソース／ドレイン領域が図１０に示すように形成された後に、デバイスを以下の手順で完成させることができる。これらの工程は、本発明にとって重要ではなく、当業界で周知の他のプロセス工程で置き換えることができることを理解する必要がある。最初に、ケイ化物（図示せず）をポリシリコン及び基板の上に形成して、抵抗の低い領域を形成することができる。次に、例えば、ホウ素・リン・ケイ酸ガラス（ＢＰＳＧ）のパッシベーション層が構造全体の上に堆積される。このパッシベーション層は、層間誘電体又はＩＬＤと呼ばれることがある。この時点において、前方端の処理が完了する。
【００３７】
一般的な後方端のプロセス工程を次に説明する。最初に、ＩＬＤの上に接点マスクを形成して、基板上のデバイス素子に対する接点、並びに、関連するポリシリコンゲート電極に対する接点を画定する。その後、ＩＬＤをエッチングする（一般的には、プラズマエッチングによって）ことによって、パッシベーション層を貫通する垂直なコンタクト・ホール（接点開口）をレベル１（下の基板及びポリシリコン）まで形成する。この時点において、窒化チタンの如き物質から成る拡散バリヤ層（「接着」層と呼ばれることがある）が形成されて、コンタクト・ホールの付近のデバイス素子にその後堆積されるメタライゼーション層の金属原子が侵入しないようにする。幾つかのプロセスにおいては、上記コンタクト・ホールには当業界で周知の方法に従ってタングステンプラグが充填される。タングステンプラグが形成されるか否かに関係無く、第１のメタライゼーション層のブランケット堆積が実行される。第１の（及びその後の総ての）メタライゼーション層は、アルミニウム（Ａｌ）、アルミニウム銅（ＡｌＣｕ）又はアルミニウムシリコン銅（ＡｌＳｉＣｕ）の如き産業的に使用される種々の金属又は合金から形成することができる。そのような層は、産業界で周知のように、通常スパッタリングによって堆積される。
【００３８】
第１のメタライゼーション層を堆積させた後に、パターニングを行って種々のデバイス素子を接続する線を形成する。これら線の正確な配置は、特定のＩＣ又はＡＳＩＣの設計によって決定されることになる。上記パターニングは、最初に、フォトレジストの如きマスクを堆積させ、その後、このマスクを光線に暴露させて、その後のエッチング工程において形成すべき金属線のパターンを画定する。その後、反応イオンエッチング（ＲＩＥ）の如きプラズマプロセスによって、下の第１のメタライゼーション層のエッチングを行う。
【００３９】
第１のメタライゼーション層のエッチングを行った後に、上記フォトレジストを除去し、上記第１のメタライゼーション層の上に誘電層を堆積させ、これにより、上記メタライゼーション層を後続するメタライゼーション層（すなわち、第２のメタライゼーション層）から絶縁させる。一般的に、酸化物又はホウ素・リン・ケイ酸ガラスが上記誘電層として使用されるが、窒化物又はポリイミドの膜（スピニングによって設けることができる）の如き他の誘電体を使用することもできる。次に、適宜な技術によって上記誘電層のプレーナ化を行う。上述のように誘電層を形成してそのプレーナ化を行った後に、誘電層の上面にバイアマスクを形成する。このバイアマスクは、第１及び第２のメタライゼーション層の間の相互接続部が形成されることになるバイア又は領域を画定する。その後、別のプラズマ支援エッチングを実行して、誘電層に実際のバイアを形成する。誘電層に上記バイアを形成した後に、次のメタライゼーション層（金属−２）を堆積させ、上述のパターニングを行う。幾つかの場合においては、１又はそれ以上の追加のメタライゼーション層を形成してそのパターニングを行い、ＩＣの配線を完成させる必要がある。
【００４０】
本発明は、ホウ素の濃度プロフィールが窒素濃度の領域によって強く影響を受けるので、ＰＭＯＳデバイスに最も良く利用される可能性がある。しかしながら、本発明は、リンの分布も顕著な窒素濃度領域によっても影響を受けるので、ＮＭＯＳデバイスにも利用される可能性が高い。
【００４１】
本発明のデバイスは、図８及び図９に示すような窒素濃度の分布をその特徴とすることができる。これらの分布の重要な特徴は、ゲート電極との界面の外側のポリシリコンゲート電極の中に顕著な窒素集中濃度が存在しないということである。ゲート酸化物の界面に２つの窒素ピークが存在することは、窒素注入によるゲート酸化物の硬化作業の重要な特徴である。
【００４２】
上述の事柄から、本発明のデバイスは、（ａ）ゲート酸化物のシリコン基板とポリシリコンゲート電極との界面に少なくとも約３×１０20原子／ｃｍ3（より好ましくは、約６×１０20原子／ｃｍ3）の窒素濃度のピークを有し、また、（ｂ）窒素濃度が約１×１０20原子／ｃｍ3（より好ましくは、約８×１０19原子／ｃｍ3）を超える他の領域がポリシリコンゲート電極に存在しないという特徴を有しているということができる。
【００４３】
本発明のデバイスは、ゲート酸化物／ポリシリコンの界面での窒素濃度のピークの約５０％（より好ましくは、約２０％）よりも高い窒素濃度のピークをもたないポリシリコンゲート電極をその特徴とするということができる。上記ゲート電極は、約１０19原子／ｃｍ3を超す（ゲート酸化物の界面領域を超える）窒素濃度を有する領域をもたないのがより好ましい。
【００４４】
結 言
本発明の理解を図るために本発明を幾分詳細に説明したが、請求の範囲の範囲内で幾つかの変形及び変更を行うことができることは理解されよう。例えば、上の説明は、ＰＭＯＳデバイスに限定したが、ＮＭＯＳの如き他の半導体デバイスに本発明を応用してポリシリコンのバルクの中に電子的に活性なドーパントを均一に分布させることができない理由は基本的に存在しない。従って、上述の実施の形態は、例示的なものであって、限定的なものと見なしてはならず、本発明は、上述の細部に限定されることなく、請求の範囲の範囲内で変更することができることができる。
【図面の簡単な説明】
【図１】アニーリング処理の前後のシリコン上のポリシリコン層の中の窒素分布を示すＳＩＭプロフィールである。
【図２】アニーリング処理の後のポリシリコン層の中のホウ素分布及び窒素分布を示すＳＩＭプロフィールである。
【図３】部分的に作製されたＭＯＳデバイスを示す断面図である。
【図４】ポリシリコンを堆積させた後に窒素注入及びアニーリング処理を行うことによって部分的に作製されたＭＯＳデバイスを示す断面図である。
【図５】ポリシリコン層の頂部を除去した後の部分的に作製されたＭＯＳデバイスを示す断面図である。
【図６】第３のポリシリコン層を第２のポリシリコン層の上に堆積させて複合ポリシリコン層を形成した後の部分的に作製されたＭＯＳデバイスを示す断面図である。
【図７】ポリシリコンの堆積、窒素注入及びアニーリング処理を行った後の部分的に作製されたＭＯＳデバイスの中の窒素濃度の領域を示している。
【図８】ポリシリコン層の頂部を除去した後の部分的に作製されたＭＯＳデバイスの中の窒素濃度の領域を示している。
【図９】第３のポリシリコン層を第２のポリシリコン層の上に堆積させて複合ポリシリコン層を形成した後の部分的に作製されたＭＯＳデバイスの中の窒素濃度の領域を示している。
【図１０】ポリシリコン層及びゲート酸化物層のエッチングを行いその後ホウ素注入を行った後の部分的に作製されたＭＯＳデバイスを示す断面図である。
【符号の説明】
３４ ゲート酸化物層
３６ シリコン基板
３８ ポリシリコン層
４６ 第２のポリシリコン層
４８ 第３のポリシリコン層
５０ 複合ポリシリコン層

Claims (26)

  1. 部分的に作製された金属酸化物半導体デバイスのゲート酸化物を硬化させる方法であって、
    ゲート酸化物の上に堆積されたポリシリコン層内に窒素イオンを注入する工程と、
    アニーリング処理を行って、前記ゲート酸化物と前記ポリシリコン層との界面に第１の窒素濃度ピーク、及び、前記ポリシリコン層内に第２の窒素濃度ピークを形成する工程と、
    前記ポリシリコン層の第１の部分を除去し、前記ゲート酸化物の上に前記ポリシリコン層の第２の部分を残して、前記ポリシリコン層の第１の部分は前記第２の窒素濃度ピークを含み、前記ポリシリコン層の第２の部分は前記第２の窒素濃度ピークを含まないようにし、これによって、前記ポリシリコン層の第２の部分中の電子的に活性なドーパントの拡散が前記第２の窒素濃度ピークによって阻害されない工程と、
    前記ポリシリコン層の前記第２の部分に電子的に活性なドーパントを注入する工程
    とを備えること、を特徴とする方法。
  2. 請求項１に記載の方法において、前記ゲート酸化物の厚さは、５０Åよりも薄いこと、を特徴とする方法。
  3. 請求項１に記載の方法において、前記電子的に活性なドーパントがホウ素であること、を特徴とする方法。
  4. 請求項１に記載の方法において、前記電子的に活性なドーパントがリンであること、を特徴とする方法。
  5. 請求項１に記載の方法において、前記ポリシリコン層の厚さは、２，０００Åと４，０００Åとの間であること、を特徴とする方法。
  6. 請求項５に記載の方法において、前記ポリシリコン層の前記第２の部分の厚さは、７５０Åと２，５００Åとの間であること、を特徴とする方法。
  7. 請求項１に記載の方法において、前記アニーリング処理は、８００℃と１，０００℃との間の温度で実行されること、を特徴とする方法。
  8. 請求項７に記載の方法において、前記アニーリング処理は、９００℃で実行されること、を特徴とする方法。
  9. 請求項１に記載の方法において、前記ポリシリコン層の前記第１の部分を除去する工程に続き、更に、前記ポリシリコン層の前記第２の部分に電子的に活性なドーパントを注入する工程を備え、前記部分的に作製された金属酸化物半導体デバイスは、部分的に作製されたＮＭＯＳデバイスに変換されること、を特徴とする方法。
  10. 請求項１に記載の方法において、前記ポリシリコン層の前記第１の部分を除去する工程に続き、更に、前記ポリシリコン層の前記第２の部分に電子的に活性なドーパントを注入する工程を備え、前記部分的に作製された金属酸化物半導体デバイスは、部分的に作製されたＰＭＯＳデバイスに変換されること、を特徴とする方法。
  11. 請求項１に記載の方法において、更に、追加のポリシリコンを前記ポリシリコン層の前記第２の部分の上に堆積させて複合ポリシリコン層を形成する工程を備えること、を特徴とする方法。
  12. 請求項１１に記載の方法において、前記ゲート酸化物の厚さは、５０Åよりも薄いこと、を特徴とする方法。
  13. 請求項１１に記載の方法において、更に、電子的に活性なドーパントを前記複合ポリシリコン層に注入する工程を備えること、を特徴とする方法。
  14. 請求項１３に記載の方法において、前記電子的に活性なドーパントは、ホウ素であること、を特徴とする方法。
  15. 請求項１１に記載の方法において、前記ポリシリコン層の厚さは、２，０００Åと４，０００Åとの間であること、を特徴とする方法。
  16. 請求項１１に記載の方法において、前記ポリシリコン層の前記第２の部分の厚さは、７５０Åと２，５００Åとの間であること、を特徴とする方法。
  17. 請求項１１に記載の方法において、前記追加のポリシリコンの厚さは、１，０００Åと２，０００Åとの間であること、を特徴とする方法。
  18. 請求項１１に記載の方法において、前記複合ポリシリコン層の厚さは、１，５００Åと３，５００Åとの間であること、を特徴とする方法。
  19. 請求項１１に記載の方法において、更に、前記複合ポリシリコン層に電子的に活性なドーパントを注入する工程を備え、前記部分的に作製された金属酸化物半導体デバイスは、部分的に作製されたＰＭＯＳデバイスに変換されること、を特徴とする方法。
  20. 請求項１に記載の方法において、前記ポリシリコン層の第２の部分には、１０19原子／ｃｍ3よりも高い窒素濃度のピークが存在しないように構成されたこと、を特徴とする方法。
  21. 請求項１に記載の方法において、前記ゲート酸化物層の厚さは、２０Åと３５Åとの間であること、を特徴とする方法。
  22. 請求項１に記載の方法において、前記第１の窒素濃度ピークは、１０20原子／ｃｍ3と１０21原子／ｃｍ3との間であること、を特徴とする方法。
  23. 請求項１に記載の方法において、前記第２の窒素濃度ピークは、１０19原子／ｃｍ3と１０20原子／ｃｍ3との間であること、を特徴とする方法。
  24. 請求項１に記載の方法において、前記ポリシリコン層の前記第２の部分の窒素濃度は、１０19原子／ｃｍ3を超えないこと、を特徴とする方法。
  25. 請求項３に記載の方法において、前記ポリシリコン層の前記第２の部分のホウ素濃度は、少なくとも５×１０19原子／ｃｍ3であること、を特徴とする方法。
  26. 請求項１１に記載の方法において、前記複合ポリシリコン層は、前記第１の窒素濃度ピーク及び前記第２の窒素濃度ピークのいずれの窒素濃度の２０％よりも高い窒素濃度のピークを含まないこと、を特徴とする方法。
JP30441398A 1997-10-24 1998-10-26 部分的に作製された金属酸化物半導体デバイスのゲート酸化物を硬化させる方法 Expired - Fee Related JP4809510B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/957,692 US6017808A (en) 1997-10-24 1997-10-24 Nitrogen implanted polysilicon gate for MOSFET gate oxide hardening
US957692 1997-10-24

Publications (2)

Publication Number Publication Date
JPH11204793A JPH11204793A (ja) 1999-07-30
JP4809510B2 true JP4809510B2 (ja) 2011-11-09

Family

ID=25499975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30441398A Expired - Fee Related JP4809510B2 (ja) 1997-10-24 1998-10-26 部分的に作製された金属酸化物半導体デバイスのゲート酸化物を硬化させる方法

Country Status (2)

Country Link
US (1) US6017808A (ja)
JP (1) JP4809510B2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3602679B2 (ja) * 1997-02-26 2004-12-15 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6815295B1 (en) * 1997-05-14 2004-11-09 Renesas Technology Corp. Method of manufacturing field effect transistors
US6989319B1 (en) 1998-08-28 2006-01-24 Advanced Micro Devices, Inc. Methods for forming nitrogen-rich regions in non-volatile semiconductor memory devices
US6245652B1 (en) * 1998-09-04 2001-06-12 Advanced Micro Devices, Inc. Method of forming ultra thin gate dielectric for high performance semiconductor devices
US6221724B1 (en) * 1998-11-06 2001-04-24 Advanced Micro Devices, Inc. Method of fabricating an integrated circuit having punch-through suppression
US6342438B2 (en) * 1998-11-06 2002-01-29 Advanced Micro Devices, Inc. Method of manufacturing a dual doped CMOS gate
US6265291B1 (en) 1999-01-04 2001-07-24 Advanced Micro Devices, Inc. Circuit fabrication method which optimizes source/drain contact resistance
US6329670B1 (en) * 1999-04-06 2001-12-11 Micron Technology, Inc. Conductive material for integrated circuit fabrication
JP2001093903A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 半導体装置及びその製造方法
US6277719B1 (en) * 1999-11-15 2001-08-21 Vanguard International Semiconductor Corporation Method for fabricating a low resistance Poly-Si/metal gate
US6559007B1 (en) * 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
US6342437B1 (en) 2000-06-01 2002-01-29 Micron Technology, Inc. Transistor and method of making the same
US6514825B1 (en) * 2000-06-28 2003-02-04 Conexant Systems, Inc. Technique for reducing 1/f noise in MOSFETs
US6399450B1 (en) 2000-07-05 2002-06-04 Advanced Micro Devices, Inc. Low thermal budget process for manufacturing MOS transistors having elevated source and drain regions
US6458663B1 (en) * 2000-08-17 2002-10-01 Micron Technology, Inc. Masked nitrogen enhanced gate oxide
US6544908B1 (en) * 2000-08-30 2003-04-08 Micron Technology, Inc. Ammonia gas passivation on nitride encapsulated devices
TW531803B (en) * 2000-08-31 2003-05-11 Agere Syst Guardian Corp Electronic circuit structure with improved dielectric properties
KR100451036B1 (ko) * 2000-12-08 2004-10-02 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성 방법
US6756277B1 (en) 2001-02-09 2004-06-29 Advanced Micro Devices, Inc. Replacement gate process for transistors having elevated source and drain regions
US6403434B1 (en) 2001-02-09 2002-06-11 Advanced Micro Devices, Inc. Process for manufacturing MOS transistors having elevated source and drain regions and a high-k gate dielectric
US6787424B1 (en) 2001-02-09 2004-09-07 Advanced Micro Devices, Inc. Fully depleted SOI transistor with elevated source and drain
US6495437B1 (en) 2001-02-09 2002-12-17 Advanced Micro Devices, Inc. Low temperature process to locally form high-k gate dielectrics
US6551885B1 (en) 2001-02-09 2003-04-22 Advanced Micro Devices, Inc. Low temperature process for a thin film transistor
WO2003054942A2 (en) * 2001-12-20 2003-07-03 Koninklijke Philips Electronics N.V. Method of introducing nitrogen into semiconductor dielectric layers
KR20030054854A (ko) * 2001-12-26 2003-07-02 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100824661B1 (ko) * 2001-12-28 2008-04-25 매그나칩 반도체 유한회사 반도체 소자의 제조방법
DE10234488B4 (de) * 2002-07-29 2007-03-29 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer lokalisierten Implantationsbarriere in einer Polysiliziumleitung
US7314812B2 (en) * 2003-08-28 2008-01-01 Micron Technology, Inc. Method for reducing the effective thickness of gate oxides by nitrogen implantation and anneal
US7312125B1 (en) 2004-02-05 2007-12-25 Advanced Micro Devices, Inc. Fully depleted strained semiconductor on insulator transistor and method of making the same
US7271079B2 (en) * 2005-04-06 2007-09-18 International Business Machines Corporation Method of doping a gate electrode of a field effect transistor
JP2007188969A (ja) * 2006-01-11 2007-07-26 Toshiba Corp 半導体装置およびその製造方法
JP2007220755A (ja) * 2006-02-14 2007-08-30 Toshiba Corp 半導体装置及びその製造方法
US7754545B2 (en) * 2007-12-03 2010-07-13 Macronix International Co., Ltd. Semiconductor device and method of fabricating the same
US7736968B2 (en) * 2008-10-27 2010-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing poly-depletion through co-implanting carbon and nitrogen
JP2009071319A (ja) * 2008-10-30 2009-04-02 Renesas Technology Corp 半導体集積回路装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52146567A (en) * 1976-05-31 1977-12-06 Nec Corp Production of semiconductor integrated circuits
JPS61191070A (ja) * 1985-02-20 1986-08-25 Toshiba Corp 半導体装置の製造方法
JPH02237024A (ja) * 1988-07-12 1990-09-19 Seiko Epson Corp 半導体装置及びその製造方法
US4914046A (en) * 1989-02-03 1990-04-03 Motorola, Inc. Polycrystalline silicon device electrode and method
JP2889295B2 (ja) * 1989-07-17 1999-05-10 株式会社東芝 半導体装置及びその製造方法
JP2831805B2 (ja) * 1990-05-23 1998-12-02 富士通株式会社 半導体装置の製造方法
JPH04157766A (ja) * 1990-10-20 1992-05-29 Sony Corp シリコンゲートｐチャンネルＭＯＳ半導体装置の製造方法
JPH0629314A (ja) * 1992-07-08 1994-02-04 Hitachi Ltd 半導体装置及びその製造方法
JP3567465B2 (ja) * 1992-08-20 2004-09-22 富士通株式会社 半導体装置の製造方法
JPH06151829A (ja) * 1992-11-02 1994-05-31 Kawasaki Steel Corp 半導体装置の製造方法
US5464792A (en) * 1993-06-07 1995-11-07 Motorola, Inc. Process to incorporate nitrogen at an interface of a dielectric layer in a semiconductor device
US5393676A (en) * 1993-09-22 1995-02-28 Advanced Micro Devices, Inc. Method of fabricating semiconductor gate electrode with fluorine migration barrier
US5633177A (en) * 1993-11-08 1997-05-27 Advanced Micro Devices, Inc. Method for producing a semiconductor gate conductor having an impurity migration barrier
JPH0823095A (ja) * 1994-07-07 1996-01-23 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JPH08330584A (ja) * 1995-05-31 1996-12-13 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタおよびその製造方法
JPH08330302A (ja) * 1995-06-02 1996-12-13 Sony Corp シリコン酸化膜の形成方法
US5567638A (en) * 1995-06-14 1996-10-22 National Science Council Method for suppressing boron penetration in PMOS with nitridized polysilicon gate
JPH09213942A (ja) * 1996-01-29 1997-08-15 Matsushita Electron Corp 半導体装置およびその製造方法
US5804496A (en) * 1997-01-08 1998-09-08 Advanced Micro Devices Semiconductor device having reduced overlap capacitance and method of manufacture thereof
US5885861A (en) * 1997-05-30 1999-03-23 Advanced Micro Devices, Inc. Reduction of dopant diffusion by the co-implantation of impurities into the transistor gate conductor
US5882974A (en) * 1998-04-08 1999-03-16 Advanced Micro Devices, Inc. High-performance PMOS transistor using a barrier implant in the source-side of the transistor channel

Also Published As

Publication number Publication date
JPH11204793A (ja) 1999-07-30
US6017808A (en) 2000-01-25

Similar Documents

Publication Publication Date Title
JP4809510B2 (ja) 部分的に作製された金属酸化物半導体デバイスのゲート酸化物を硬化させる方法
US7312138B2 (en) Semiconductor device and method of manufacture thereof
US5491365A (en) Self-aligned ion implanted transition metal contact diffusion barrier apparatus
US6596599B1 (en) Gate stack for high performance sub-micron CMOS devices
US5741736A (en) Process for forming a transistor with a nonuniformly doped channel
US20030119276A1 (en) Semiconductor device and process for producing the same
US7192881B2 (en) Method of forming sidewall spacer elements for a circuit element by increasing an etch selectivity
US6806128B2 (en) Semiconductor integrated circuit device and a method of manufacturing the same
JPH05218081A (ja) 浅い半導体接合の形成方法
JP4239188B2 (ja) Ｍｏｓｆｅｔ素子の製造方法
US6403426B1 (en) Method of manufacturing a semiconductor device
US6589866B1 (en) Metal gate with PVD amorphous silicon layer having implanted dopants for CMOS devices and method of making with a replacement gate process
US7015107B2 (en) Method of manufacturing semiconductor device
WO2000077828A2 (en) Method of manufacturing a variable work function gate mosfet using a dummy gate
US6368928B1 (en) Method of forming an indium retrograde profile via use of a low temperature anneal procedure to reduce NMOS short channel effects
KR101088207B1 (ko) 반도체 소자의 제조 방법
JP3524461B2 (ja) Ｃｍｏｓデバイスのデュアル・ゲート構造を製造するプロセス
JP3063898B2 (ja) 半導体装置の製造方法
JP3529634B2 (ja) デバイスの製造方法
KR100596772B1 (ko) 다마신 공정을 이용한 텅스텐 게이트 모스팻 소자의제조방법
US6156649A (en) Method of forming uniform sheet resistivity salicide
US6194296B1 (en) Method for making planarized polycide
US7087508B2 (en) Method of improving short channel effect and gate oxide reliability by nitrogen plasma treatment before spacer deposition
JPH1064898A (ja) 半導体装置の製造方法
JPH0917867A (ja) 半導体装置におけるコンタクト部の形成方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051024

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090727

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091027

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110131

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110427

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110506

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110530

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110722

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110819

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140826

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees