JP4807075B2 - Imaging device and defective pixel correction method thereof - Google Patents
Imaging device and defective pixel correction method thereof Download PDFInfo
- Publication number
- JP4807075B2 JP4807075B2 JP2005379169A JP2005379169A JP4807075B2 JP 4807075 B2 JP4807075 B2 JP 4807075B2 JP 2005379169 A JP2005379169 A JP 2005379169A JP 2005379169 A JP2005379169 A JP 2005379169A JP 4807075 B2 JP4807075 B2 JP 4807075B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- pixel
- defect
- pixels
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
Description
本発明は、CCD(Charge Coupled Device),CMOS(Complementary Metal Oxide Semiconductor)センサなどの固体撮像素子を備え、画素加算により感度の向上を図る撮像装置に関し、特に、欠陥画素を補償する機能を有する撮像装置およびその欠陥画素補正方法に関するものである。 The present invention relates to an imaging apparatus that includes a solid-state imaging device such as a charge coupled device (CCD) and a complementary metal oxide semiconductor (CMOS) sensor, and improves sensitivity by pixel addition, and particularly has an ability to compensate for defective pixels. The present invention relates to an apparatus and a defective pixel correction method thereof.
一般にCCDやCMOSなどの固体撮像素子には、半導体の局部的な結晶欠陥などによる異常な撮像信号を出力する欠陥画素を生じ、これに起因する画質劣化を生じることが知られている。
これらには、たとえば黒傷欠陥画素や白傷欠陥画素などがあるが、どちらも孤立点である。
In general, it is known that a solid-state imaging device such as a CCD or a CMOS has a defective pixel that outputs an abnormal imaging signal due to a local crystal defect of a semiconductor and causes image quality degradation due to this.
These include, for example, black defect pixels and white defect pixels, both of which are isolated points.
従来、これら欠陥画素を信号処理によって補正するための方式や回路構成が各種提案されているが、基本的には欠陥画素の位置データを記憶する記憶手段(メモリやバッファ)を持ち、欠陥画素に係るデータを一つ前のデータや近傍画素の平均値データなどで置換して補正する欠陥補正手段が一般的である。従来はたとえば特許第3544304号などがある。
さて、固体撮像素子には、画像サイズを落としてフレームレートを上げるモードが用意されていることがある。
このモードは、たとえば上下左右2画素ずつの合計4画素を加算して1画素として扱い、画像サイズとしては1/4になるが、1画面を出力する時間も1/4になるものである。
このモードを使うとき、加算する4画素の中の1画素でも欠陥画素が含まれていた場合、加算後の画素も欠陥画素として扱われる。
また、加算数が多くなるほどに、加算画素の中に含まれる欠陥画素の数が多くなる可能性も高くなる。さらに加算前は孤立点欠陥であったものが、加算により連続欠陥となってしまう可能性も高くなる。
Now, a solid-state imaging device may be provided with a mode for reducing the image size and increasing the frame rate.
In this mode, for example, a total of four pixels of two pixels, top, bottom, left, and right, are added and treated as one pixel, and the image size is 1/4, but the time for outputting one screen is also 1/4.
When using this mode, if even one of the four pixels to be added contains a defective pixel, the pixel after the addition is also treated as a defective pixel.
In addition, as the number of additions increases, the possibility that the number of defective pixels included in the addition pixels increases also increases. Furthermore, there is a high possibility that what was an isolated point defect before addition becomes a continuous defect by addition.
ここで従来の欠陥補正では、欠陥画素の位置情報は加算前の最大画像サイズでのアドレス情報だけが格納されている。
そのため画素加算モード時は、それ用のアドレス情報を格納する記憶装置を別に用意するか、最大画像サイズのアドレス情報から演算して求めるしかない。
記憶装置を別に用意すれば回路規模の増大になる。最大サイズでのアドレスから求める場合には、加算後の画素に複数の欠陥が含まれていた場合の処理が複雑になる(アドレス情報は位置順に格納され順次処理される)。
加算画素に複数の欠陥が含まれていた場合、同じ加算画素に対して複数のアドレス情報を持つ事になるが、処理上は最初のアドレス以外は無視する構造を持たなければならない。そのため画素加算モードでは欠陥補正しないのが殆どである。
Here, in the conventional defect correction, only the address information at the maximum image size before addition is stored as the position information of the defective pixel.
For this reason, in the pixel addition mode, a storage device for storing address information therefor must be prepared separately or calculated from the address information of the maximum image size.
If a separate storage device is prepared, the circuit scale increases. In the case of obtaining from the address in the maximum size, the processing when the added pixel includes a plurality of defects is complicated (address information is stored in order of position and sequentially processed).
When a plurality of defects are included in the addition pixel, the same addition pixel has a plurality of pieces of address information, but the processing must have a structure that ignores other than the first address. For this reason, in the pixel addition mode, defect correction is mostly not performed.
また、近年、固体撮像素子の感度を低下させることなく高画素化や小型化をするため、信号検出トランジスタを複数画素で共有する構成をとるようになってきた。
この構成において、この複数画素で共有された信号検出トランジスタが欠陥となった場合、共有されている全画素が欠陥画素となってしまい、この原因による欠陥画素の発生の場合、孤立点での欠陥ではなく、共有形式の画素配置パターンでの欠陥が発生することになる。
ここで、従来通りの欠陥補正方式を用いても問題なく補正できる。
In recent years, in order to increase the number of pixels and reduce the size without reducing the sensitivity of the solid-state imaging device, a configuration in which a signal detection transistor is shared by a plurality of pixels has been adopted.
In this configuration, when the signal detection transistor shared by the plurality of pixels becomes defective, all the shared pixels become defective pixels, and in the case of defective pixels due to this cause, the defect at the isolated point Instead, a defect occurs in the shared pixel arrangement pattern.
Here, even if a conventional defect correction method is used, it can be corrected without any problem.
しかし、共有形式の画素配置パターンでの欠陥であるので、共有画素のうち1画素の位置が判れば、他の画素の位置は明白であるにもかかわらず、全ての共有画素について位置情報を格納してしまうため、欠陥情報を格納するメモリ容量を無駄に消費することになる。
また、補正を行う場合、共有での画素配列パターンによっては、補間に使用する画素も欠陥である可能性があるため、使用する画素の欠陥判別機能も必要になる。
However, since it is a defect in the shared pixel arrangement pattern, if the position of one pixel among the shared pixels is known, the position information of all the shared pixels is stored even though the positions of the other pixels are obvious. Therefore, the memory capacity for storing the defect information is wasted.
When correction is performed, depending on the shared pixel arrangement pattern, a pixel used for interpolation may be defective, and thus a function for determining a defect of the pixel used is required.
本発明は、位置情報算出を単純化でき、また、欠陥補正系の回路規模の増大を抑えることが可能な撮像装置およびその欠陥画素補正方法を提供することにある。 It is an object of the present invention to provide an imaging apparatus capable of simplifying position information calculation and suppressing an increase in circuit scale of a defect correction system and a defective pixel correction method thereof.
本発明の第1の観点は、撮像素子の複数画素単位の情報を読み出すことが可能な撮像装置であって、欠陥画素情報を格納し、かつ、当該欠陥画素情報に加えて、上記撮像素子の複数画素単位の情報に対する欠陥状況を示す情報を記憶する欠陥情報記憶部と、上記欠陥情報記憶部に記憶された欠陥画素情報およびフラグ情報に基づいて上記複数画素単位の位置情報を生成し、生成した位置情報を基に上記撮像素子の読み出し画像信号に対して欠陥補正を行う欠陥補正部と、を有し、撮像素子の各画素の画像情報を複数個加算しつつ読み出し可能な画素加算読み出しモード、および画素加算を行わずに画素情報の読み出しを行う通常画素読み出しモードを含み、上記欠陥情報記憶部のフラグ情報には、上記撮像素子からの出力が画素加算されている状態での加算後の画素が、加算される前の状態で欠陥画素を2画素以上含んでいる場合、2つ目以降の欠陥画素は位置情報を無効とするフラグ情報を含み、上記欠陥補正部は、通常画素読み出しモードの場合は、上記欠陥情報記憶部に記憶されている位置情報に基づいて欠陥補正を行う。 According to a first aspect of the present invention, there is provided an imaging apparatus capable of reading information of a plurality of pixel units of an imaging device, storing defective pixel information, and in addition to the defective pixel information, A defect information storage unit that stores information indicating a defect status with respect to information of a plurality of pixel units, and position information of the plurality of pixel units is generated based on the defect pixel information and flag information stored in the defect information storage unit, and generated position information based on anda defect correction unit that performs defect correction on the read image signal of the image pickup device, readable pixel addition readout mode while a plurality adds the image information of each pixel of the image sensor And a normal pixel read mode in which pixel information is read without pixel addition, and the output from the image sensor is added to the flag information in the defect information storage unit. When the pixel after addition in the state includes two or more defective pixels in the state before the addition, the second and subsequent defective pixels include flag information that invalidates the position information, and the defect correction unit In the normal pixel readout mode, defect correction is performed based on the position information stored in the defect information storage unit .
好適には、上記欠陥補正部は、上記欠陥情報記憶部の上記フラグ情報を基に画素加算後の欠陥画素を判断する判定部と、加算画素の位置情報を生成する位置情報生成部と、生成された位置情報を基に欠陥補正を行う欠陥補正回路と、を含む。 Preferably, the upper Symbol defect correction unit includes a determination unit for determining a defective pixel after pixel addition based on the flag information in the defect information storage unit, a position information generating unit for generating position information of the added pixel, And a defect correction circuit that performs defect correction based on the generated position information.
また、本発明は、撮像素子の複数画素単位の情報を読み出すことが可能な撮像装置であって、欠陥画素情報を格納し、かつ、当該欠陥画素情報に加えて、上記撮像素子の複数画素単位の情報に対する欠陥状況を示す情報を記憶する欠陥情報記憶部と、上記欠陥情報記憶部に記憶された欠陥画素情報およびフラグ情報に基づいて上記複数画素単位の位置情報を生成し、生成した位置情報を基に上記撮像素子の読み出し画像信号に対して欠陥補正を行う欠陥補正部と、を有し、上記複数画素単位の情報は、信号検出素子を共有する複数の画素情報を含み、上記欠陥情報記憶部のフラグ情報には、撮像素子の信号検出素子が複数画素で共有された状態での欠陥である旨を示すフラグ情報を含み、上記欠陥補正部は、生成された位置情報を基に欠陥画素と判断された共有画素の全てを補正する。
好適には、上記欠陥補正部は、上記画素共有状態での欠陥を示すフラグ情報を基に共有されている画素全てを欠陥と判定する共有判定部と、上記共有判定部の判定結果に応じて共有画素の位置情報を生成する位置情報生成部と、生成された位置情報を基に欠陥画素と判断された共有画素の全てを補正する欠陥補正回路と、を含む。
In addition, the present invention is an imaging apparatus capable of reading out information of a plurality of pixel units of an image sensor, stores defective pixel information, and in addition to the defective pixel information, a plurality of pixel units of the image sensor A defect information storage unit that stores information indicating a defect status with respect to the information of the image, and the positional information generated by generating the position information of the plurality of pixels based on the defective pixel information and flag information stored in the defect information storage unit A defect correction unit that performs defect correction on the read image signal of the image sensor based on the information, and the information of the plurality of pixel units includes a plurality of pixel information sharing the signal detection element, and the defect information The flag information of the storage unit includes flag information indicating that the signal detection element of the image sensor is a defect in a state shared by a plurality of pixels, and the defect correction unit detects the defect based on the generated position information. Picture Correcting all shared pixels determined to.
Preferably, the upper Symbol defect correction unit includes a shared determination unit determines all pixels with defects that are shared on the basis of flag information indicating a defect in the pixel shared state, according to a determination result of the shared determination unit A position information generation unit that generates position information of the shared pixels, and a defect correction circuit that corrects all of the shared pixels that are determined to be defective pixels based on the generated position information.
好適には、上記位置情報生成部で生成された位置情報を上記欠陥補正回路で参照するためのバッファを有する。 Preferably, there is provided a buffer for referring to the position information generated by the position information generation unit with the defect correction circuit.
好適には、上記欠陥補正部は、画素共有での欠陥の場合で、かつ補正に使用する近傍画素も欠陥である場合は、欠陥である近傍画素を使用しない補間処理を行う。 Preferably, the defect correction unit performs an interpolation process that does not use a neighboring pixel that is a defect if the defect is due to pixel sharing and the neighboring pixel used for correction is also a defect.
本発明の第2の観点は、撮像素子の複数画素単位の情報を読み出すことが可能な撮像装置の欠陥画素補正方法であって、欠陥画素情報に加えて、上記撮像素子の複数画素単位の情報に対する欠陥状況を示す情報を欠陥情報記憶部に記憶し、上記欠陥情報記憶部に記憶された欠陥画素情報およびフラグ情報に基づいて上記複数画素単位の位置情報を生成し、生成した位置情報を基に上記撮像素子の読み出し画像信号に対して欠陥補正を行い、撮像素子の各画素の画像情報を複数個加算しつつ読み出し可能な画素加算読み出しモード、および画素加算を行わずに画素情報の読み出しを行う通常画素読み出しモードを含み、上記フラグ情報には、上記撮像素子からの出力が画素加算されている状態での加算後の画素が、加算される前の状態で欠陥画素を2画素以上含んでいる場合、2つ目以降の欠陥画素は位置情報を無効とするフラグ情報を含み、上記欠陥補正を行うに際し、通常画素読み出しモードの場合は、上記欠陥情報記憶部に記憶されている位置情報に基づいて欠陥補正を行う。
また、本発明は、撮像素子の複数画素単位の情報を読み出すことが可能な撮像装置の欠陥画素補正方法であって、欠陥画素情報に加えて、上記撮像素子の複数画素単位の情報に対する欠陥状況を示す情報を記憶し、上記記憶された欠陥画素情報およびフラグ情報に基づいて上記複数画素単位の位置情報を生成し、生成した位置情報を基に上記撮像素子の読み出し画像信号に対して欠陥補正を行い、上記複数画素単位の情報は、信号検出素子を共有する複数の画素情報を含み、上記フラグ情報には、上記撮像素子の信号検出素子が複数画素で共有された状態での欠陥である旨を示すフラグ情報を含み、上記欠陥補正を行うに際し、生成された位置情報を基に欠陥画素と判断された共有画素の全てを補正する。
According to a second aspect of the present invention, there is provided a defective pixel correction method for an image pickup apparatus capable of reading out information of a plurality of pixel units of the image pickup device, in addition to the defective pixel information, information of the plurality of pixel units of the image pickup device. information indicating the defective status is stored in the defect information storage section for, based on the defect information the defect pixel information stored in the storage unit and the flag information to generate position information of the plurality of pixels, based on the generated position information the have line defect correction on the read image signal from the image sensor, the reading of pixel information without readable pixel addition reading mode, and pixel addition with a plurality adds the image information of each pixel of the image pickup device In the flag information, the pixel after addition in the state where the output from the image sensor is added is displayed in the flag information in the state before the addition. In the normal pixel read mode, the second and subsequent defective pixels include flag information that invalidates the position information, and are stored in the defect information storage unit in the normal pixel readout mode. Defect correction is performed based on the positional information .
In addition, the present invention is a defective pixel correction method for an image pickup apparatus capable of reading out information of a plurality of pixel units of the image pickup device, and includes a defect situation for information of the plurality of pixel units of the image pickup device in addition to the defective pixel information. Information is generated, position information for each of the plurality of pixels is generated based on the stored defective pixel information and flag information, and defect correction is performed on the read image signal of the image sensor based on the generated position information. The information of the plurality of pixels includes a plurality of pieces of pixel information sharing the signal detection element, and the flag information is a defect in a state where the signal detection element of the imaging element is shared by the plurality of pixels. When performing the defect correction, the flag information indicating the fact is corrected, and all the shared pixels determined to be defective pixels based on the generated position information are corrected .
本発明によれば、メモリの増大を抑えつつ画素加算時の欠陥補正に対応することが可能となる。
また、欠陥情報記憶メモリの容量を大幅に削減することができる。
さらにまた、補正で使用する近傍画素も画素共有での欠陥になってしまっても対応することができる。
According to the present invention, it is possible to cope with defect correction at the time of pixel addition while suppressing an increase in memory.
In addition, the capacity of the defect information storage memory can be greatly reduced.
Furthermore, even if neighboring pixels used for correction become defective due to pixel sharing, it is possible to cope with them.
以下、本発明の実施形態を図面に関連付けて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
<第1実施形態>
図1は、本発明の第1の実施形態に係る撮像装置の構成例を示すブロック図である。
<First Embodiment>
FIG. 1 is a block diagram illustrating a configuration example of an imaging apparatus according to the first embodiment of the present invention.
本撮像装置10は、図1に示すように、レンズ系11、たとえばCMOSセンサにより形成された撮像素子12、プリ処理部13、画素欠陥検出部14、欠陥情報記憶メモリ15、欠陥補正部16、およびカメラ信号処理部17を有する。
As shown in FIG. 1, the
撮像素子12は、複数の単位画素がマトリクス状に配列されており、本実施形態においては、撮像素子12の駆動部により単位画素の画素情報を複数個加算しつつ読み出し可能に構成されている。
本実施形態の撮像装置10は、このように単位画素の画素情報を複数個加算しつつ読み出しを行う画素加算読み出しモードMOD1と、画素加算を行わずに画素情報の読み出しを行う通常画素読み出しモードMOD2と、を有し、選択的に設定可能に構成される。
The
The
図2は、本実施形態に係る撮像素子12の単位画素の第1の構成例を示す回路図である。
各画素120は、図2に示すように、基本的に、光を受けて信号電荷を蓄積する光電変換素子121、蓄積された信号電荷を増幅する増幅トランジスタ122、光電変換素子121に蓄積された信号電荷を増幅トランジスタ122のゲート電極に転送する転送トランジスタ123、および増幅トランジスタ122のゲート電位をリセットするためのリセットトランジスタ124を有する。
増幅トランジスタ122とリセットトランジスタのドレインは選択信号配線125に接続され、増幅トランジスタ122のソースは信号線126に接続され、転送トランジスタ123のゲート電極が転送信号配線127に接続されている。
選択信号配線125および転送信号配線127と、信号線126は直交するように、マトリクス状に複数配線され、選択信号配線125および転送信号配線127は図示しない垂直選択回路により選択的に駆動され、信号線126は、CDS回路(相関二重サンプリング回路)等に接続される。
FIG. 2 is a circuit diagram illustrating a first configuration example of a unit pixel of the
As shown in FIG. 2, each pixel 120 is basically stored in a
The drains of the
A plurality of
プリ処理部13は、撮像素子12から読み出されたアナログ画素情報に対して標本化処理、量子化処理等を行い、アナログ信号からデジタル信号に変換(A/D変換)して欠陥補正回路16、および画素欠陥検出部14に出力する。
The
画素欠陥検出部14は、プリ処理部13により供給されたデジタル画素情報に基づいて欠陥画素を検出する。
The pixel
欠陥情報記憶メモリ15は、画素欠陥検出部14で検出された画素欠陥位置情報(アドレス情報)を記憶し、かつ、撮像素子12からの出力が画素加算されている状態での加算後の画素が、加算される前の状態で欠陥画素を2画素以上含んでいる場合、2つ目以降の欠陥画素は位置情報を無効とする(補正(ケア)しない)ことを示すフラグ情報も記憶する。
The defect
図3(A)〜(C)は、第1の実施形態の欠陥情報記憶メモリ15における画素加算状態の欠陥アドレスを格納した場合の例を示す図であって、欠陥画素とメモリに格納されるアドレスとフラグとの関係を示す図である。
FIGS. 3A to 3C are diagrams illustrating an example in which the defect address in the pixel addition state in the defect
図3(A)の例は、全画素読み出しの場合であって、4×4の画素マトリクスを抽出して示している。
第1行目がR、G、R、Gの画素配列であり、第2行目がGB、R、GB、Bの画素配列であり、第3行目がR、G、R、Gの画素配列であり、第4行目がGB、B、GB、Bの画素配列である。
The example of FIG. 3A is a case of all pixel readout, and shows a 4 × 4 pixel matrix extracted.
The first row is an R, G, R, G pixel array, the second row is a GB, R, GB, B pixel array, and the third row is an R, G, R, G pixel. The fourth row is a pixel array of GB, B, GB, and B.
図3(B)は、欠陥情報記憶メモリ15に格納されるアドレスADR15とフラグFLG15との関係を示している。
この例においては、図3(A)において太線で示す3×3の画素加算において、1行1列目R画素のアドレスをNとして、この1行1列目のR画素とアドレス(N+3ライン+2)のR画素、すなわち、3行3列目のR画素に欠陥がある場合である場合、撮像素子12からの出力が画素加算されている状態での加算後の画素が、加算される前の状態で欠陥画素を2画素以上含んでいる場合、2つ目以降の欠陥画素は位置情報を無効とする(補正(ケア)しない)ことを示すフラグ情報を「1」として記憶する。
この場合、画素加算のアドレス指定は、3×3の画素配列の1行1列目のR画素のアドレスNを記憶する。
このように、本実施形態においては、画素加算用に欠陥情報記憶メモリを追加することなく、フラグを追加するだけで対応できていることがわかる。
FIG. 3B shows the relationship between the address ADR15 stored in the defect
In this example, in the 3 × 3 pixel addition indicated by a bold line in FIG. 3A, the address of the R pixel in the first row and the first column is N, and the R pixel in the first row and the first column and the address (N + 3 line + 2) ), That is, when there is a defect in the R pixel in the third row and the third column, the pixel after the addition in the state where the output from the
In this case, the address addition for pixel addition stores the address N of the R pixel in the first row and the first column of the 3 × 3 pixel array.
Thus, in the present embodiment, it can be seen that it can be dealt with by adding a flag without adding a defect information storage memory for pixel addition.
図3(C)は、欠陥補正部16が画素加算読み出しモードMOD1においてフラグFLG15の情報を見てアドレス変換して使用する場合を示している。
FIG. 3C shows a case where the
欠陥補正部16は、プリ処理部13によりデジタル画像信号に対して、欠陥情報記憶メモリ15に格納されたフラグ情報と、画素加算読み出しモードMOD1または通常画素読み出しモードMOD2に応じたアドレス情報(位置情報)に基づいて欠陥補正を行う。
The
カメラ信号処理部17は、欠陥補正部16の出力画像信号に対してカラー補間、ホワイトバランス、圧縮等の処理を行う。
The camera
図4は、第1の実施形態に係る欠陥補正部16の構成例を示すブロック図である。
FIG. 4 is a block diagram illustrating a configuration example of the
図4の欠陥補正部16は、欠陥情報記憶メモリ15のフラグFLG15を基に画素加算後の欠陥画素を判断する判定部161と、欠陥情報記憶メモリ15のアドレスADR15の情報を判定部161の判定結果に基づいて選択して出力するセレクタ162と、セレクタ162により選択されたアドレス情報に基づくアドレス変換により加算画素の位置情報であるアドレスを生成するアドレス変換部163と、画素加算読み出しモードMOD1または通常画素読み出しモードMOD2を示す信号に応じて欠陥情報記憶メモリ15によるアドレス情報ADR15またはアドレス変換部163による加算画素のアドレス情報ADR163を選択して出力するセレクタ164と、セレクタ164で選択されたアドレス情報に基づいて欠陥補正を行う欠陥補正回路165と、を有する。
The
セレクタ164は、画素加算読み出しモードMOD1の場合にはアドレス変換部163による加算画素のアドレス情報ADR163を選択して欠陥補正回路165に出力する。
一方、セレクタは、通常画素読み出しモードMOD2の場合には、欠陥情報記憶メモリ15によるアドレス情報ADR15を選択して欠陥補正回路165に出力する
In the pixel addition readout mode MOD1, the
On the other hand, the selector selects the address information ADR15 from the defect
アドレス変換部163のアドレス変換は、次のようにして容易に求めることができる。したがって、小規模なハードウェアで実現することができる。
The address conversion of the
(数1)
変換後の垂直アドレス = 変換前の垂直アドレス / 加算する垂直画素数
変換後の水平アドレス = 変換前の水平アドレス / 加算する水平画素数
(Equation 1)
Vertical address after conversion = vertical address before conversion / number of vertical pixels to add Horizontal address after conversion = horizontal address before conversion / number of horizontal pixels to add
図5は、第1の実施形態に係る欠陥補正部16の動作を説明するための図である。
FIG. 5 is a diagram for explaining the operation of the
撮像素子12の撮像画像は、プリ処理部13で所定の処理を受けてデジタル画像信号として欠陥補正部16に入力される。
欠陥補正部16においては、判定部161で欠陥情報記憶メモリ15のフラグFLG15を読み出す(ST1)。
そして、画素加算読み出しモードの場合(ST2)、欠陥情報記憶メモリ15のアドレスADR15の情報がセレクタ162を通してアドレス変換部163に読み出される(ST3)。
アドレス変換部163においては、セレクタ162により選択されたアドレス情報に基づくアドレス変換により加算画素の位置情報であるアドレスが生成される(ST4)。
このアドレス変換により得られた加算画素のアドレス情報ADR163がセレクタ164を通して、欠陥画素回路165に供給される。
そして、欠陥画素回路165において、加算画素のアドレス情報ADR163に基づいて入力画像に対する欠陥補正が行われる。
The captured image of the
In the
In the pixel addition reading mode (ST2), the information of the address ADR15 in the defect
In the
The
Then, the
一方、通常画素読み出しモードMOD2の場合には、欠陥情報記憶メモリ15によるアドレス情報ADR15がセレクタ164を通して欠陥補正回路165に供給され、入力画像に対する欠陥補正が行われる。
On the other hand, in the normal pixel readout mode MOD2, the address information ADR15 from the defect
以上説明したように、本第1の実施形態によれば、画素欠陥検出部14で検出された画素欠陥情報を記憶し、かつ、撮像素子12からの出力が画素加算されている状態での加算後の画素が、加算される前の状態で欠陥画素を2画素以上含んでいる場合、2つ目以降の欠陥画素は位置情報を無効とする(補正(ケア)しない)ことを示すフラグ情報も記憶する欠陥情報記憶メモリ15と、プリ処理部13によりデジタル画像信号に対して、画素加算読み出しモードMOD1または通常画素読み出しモードMOD2に応じたアドレス情報(位置情報)に基づいて欠陥補正を行う欠陥補正部16と、を有し、この欠陥補正部16は、欠陥情報記憶メモリ15のフラグFLG15を基に画素加算後の欠陥画素を判断する判定部161と、欠陥情報記憶メモリ15のアドレスADR15の情報を判定部161の判定結果に基づいて選択して出力するセレクタ162と、セレクタ162により選択されたアドレス情報に基づくアドレス変換により加算画素の位置情報であるアドレスを生成するアドレス変換部163と、画素加算読み出しモードMOD1または通常画素読み出しモードMOD2を示す信号に応じて欠陥情報記憶メモリ15によるアドレス情報ADR15またはアドレス変換部163による加算画素のアドレス情報ADR163を選択して出力するセレクタ164と、セレクタ164で選択されたアドレス情報に基づいて欠陥補正を行う欠陥補正回路165と、を有することから、以下の効果を得ることができる。
As described above, according to the first embodiment, pixel defect information detected by the pixel
固体撮像素子が画素加算されて出力される時の欠陥画素の補正において、加算された画素の中に複数の欠陥が存在する場合、加算後の位置情報算出は一つの位置が判れば良いので、それ以外の位置情報(アドレス情報)を無効とするフラグを設けていることから、加算後の位置情報算出を単純化し、回路規模の増大を抑えた欠陥補正部を実現することが可能となる。
換言すれば、メモリの増大を抑えつつ画素加算時の欠陥補正に対応することが可能となり、また、欠陥情報記憶メモリの容量を大幅に削減することができる。
In the correction of defective pixels when the solid-state image sensor is added and output, if there are a plurality of defects in the added pixels, the position information calculation after the addition only needs to know one position, Since the flag for invalidating other position information (address information) is provided, it is possible to simplify the calculation of the position information after addition and to realize a defect correction unit that suppresses an increase in circuit scale.
In other words, it is possible to cope with defect correction at the time of pixel addition while suppressing an increase in memory, and the capacity of the defect information storage memory can be greatly reduced.
<第2実施形態>
図6は、本発明の第2の実施形態に係る撮像装置の構成例を示すブロック図である。
Second Embodiment
FIG. 6 is a block diagram illustrating a configuration example of an imaging apparatus according to the second embodiment of the present invention.
本第2の実施形態が第1の実施形態と異なる点は、撮像素子12Aにおいて、複数の画素で信号検出トランジスタ(増幅トランジスタ)を共有する場合に対応した回路とした点にある。
その他の構成は第1の実施形態の同様であり、図6においては同一構成部分には図1と同一符号を付している。
The second embodiment is different from the first embodiment in that the
The other configuration is the same as that of the first embodiment. In FIG. 6, the same components as those in FIG.
以下では、撮像素子12Aの共有画素の構成例、欠陥情報記憶メモリ15Aの記憶情報、および欠陥補正部16Aの構成および機能について説明する。
Hereinafter, a configuration example of the shared pixel of the
図7は、複数の画素で信号検出トランジスタ(増幅トランジスタ)を共有する具体的な構成例を示す回路図である。 FIG. 7 is a circuit diagram illustrating a specific configuration example in which a plurality of pixels share a signal detection transistor (amplification transistor).
この共有画素セル(単位セル)200は、図7に示すように、2つの画素201、202を含み、図中の上下2つの光電変換素子203、204と、それぞれに転送トランジスタ2055、206と、1つのリセットトランジスタ207と、1つの増幅トランジスタ208で2つの画素201、2022が構成されている。
そして、全面選択信号配線209は、各リセットトランジスタ207と増幅トランジスタ208のドレインに接続されており、この全面選択信号配線209を転送信号配線210、211、リセット信号配線212とともに制御して、信号の読み出し動作を行うことにより、画素配線の簡素化、画素の縮小等を実現している。
As shown in FIG. 7, the shared pixel cell (unit cell) 200 includes two pixels 201 and 202, two upper and lower
The full-surface
この共有画素200は、2画素共有の場合を例示しているが、さらに複数の画素、たとえば4画素の場合も同様に構成可能である。
The shared
本第2の実施形態の欠陥情報記憶メモリ15Aは、画素の欠陥位置情報に加えて、撮像素子12Aの信号検出トランジスタ(図7の例では増幅トランジスタとリセットトランジスタ)が複数画素で共有された状態での欠陥である旨を示すフラグも記憶する。
In the defect
図8(A)〜(C)は、画素共有状態の欠陥アドレスを格納した場合の第1例を示す図である。 FIGS. 8A to 8C are diagrams illustrating a first example when a defective address in a pixel sharing state is stored.
図8(A)は、共有画素の第1例を示している。この例は、2×2のマトリクス配列の4画素共有の場合を示している。
図8(B)は、図8(A)の共有画素に欠陥がある場合の欠陥情報記憶メモリ15Aの記憶情報を示している。
この場合、共有画素の欠陥がある場合、2×2の共有画素において、1行1列目の画素のアドレスをNとして記憶する。これに加えて、共有画素の欠陥である旨を示すフラグ情報を「1」として記憶する。
FIG. 8A shows a first example of shared pixels. This example shows a case of sharing 4 pixels in a 2 × 2 matrix array.
FIG. 8B shows storage information in the defect
In this case, if there is a defect in the shared pixel, the address of the pixel in the first row and the first column is stored as N in the 2 × 2 shared pixel. In addition to this, flag information indicating that the shared pixel is defective is stored as “1”.
図8(C)は、欠陥補正部16で共有画素の欠陥がある旨をフラグ情報で認識した場合に、欠陥アドレス記憶バッファに展開するアドレス情報を示している。
この例の場合、アドレスNに加えて、アドレス(N+1)、アドレス(N+1ライン)、アドレス(N+1ライン+1)を展開する。
このときアドレスNには共有画素の元々のアドレスであることを示すフラグ「0」を設定し、以降、展開したアドレス(N+1)、アドレス(N+1ライン)、アドレス(N+1ライン+1)には、アドレス展開後のアドレスであることを示すフラグ「1」を設定する。
これは、欠陥補正処理において、画素共有同士の欠陥を補間に使用しないためである。
FIG. 8C shows the address information developed in the defect address storage buffer when the
In this example, in addition to the address N, an address (N + 1), an address (N + 1 line), and an address (N + 1 line + 1) are expanded.
At this time, the flag “0” indicating the original address of the shared pixel is set in the address N, and the address (N + 1), address (N + 1 line), and address (N + 1 line + 1) are expanded to the address after that. A flag “1” indicating the expanded address is set.
This is because the defect between pixel shares is not used for interpolation in the defect correction process.
図9(A)〜(C)は、画素共有状態の欠陥アドレスを格納した場合の第2例を示す図である。 FIGS. 9A to 9C are diagrams illustrating a second example in which a defective address in a pixel sharing state is stored.
図9(A)は、共有画素の第2例を示している。この例は、2×2のマトリクス配列ではなく、2列で交互に配列された4画素共有の場合を示している。
図9(B)は、図9(A)の共有画素に欠陥がある場合の欠陥情報記憶メモリ15Aの記憶情報を示している。
この場合、共有画素の欠陥がある場合、共有画素において、1行1列目の画素のアドレスをNとして記憶する。これに加えて、共有画素の欠陥である旨を示すフラグ情報を「1」として記憶する。
FIG. 9A illustrates a second example of the shared pixel. This example shows a case of sharing four pixels arranged alternately in two columns instead of a 2 × 2 matrix arrangement.
FIG. 9B shows storage information in the defect
In this case, if there is a defect in the shared pixel, the address of the pixel in the first row and first column is stored as N in the shared pixel. In addition to this, flag information indicating that the shared pixel is defective is stored as “1”.
図9(C)は、欠陥補正部16で共有画素の欠陥がある旨をフラグ情報で認識した場合に、欠陥アドレス記憶バッファに展開するアドレス情報を示している。
この例の場合、アドレスNに加えて、アドレス(N+1)、アドレス(N+1ライン)、アドレス(N+1ライン+1)を展開する。
このときアドレスNには共有画素の元々のアドレスであることを示すフラグ「0」を設定し、以降、展開したアドレス(N+1ライン+1)、アドレス(N+2ライン)、アドレス(N+3ライン+1)には、アドレス展開後のアドレスであることを示すフラグ「1」を設定する。
これは、欠陥補正処理において、画素共有同士の欠陥を補間に使用しないためである。
FIG. 9C shows address information developed in the defect address storage buffer when the
In this example, in addition to the address N, an address (N + 1), an address (N + 1 line), and an address (N + 1 line + 1) are expanded.
At this time, a flag “0” indicating that the original address of the shared pixel is set in the address N, and thereafter, the developed address (N + 1 line + 1), address (N + 2 line), and address (N + 3 line + 1) are set. The flag “1” indicating that the address has been expanded is set.
This is because the defect between pixel shares is not used for interpolation in the defect correction process.
本第2の実施形態に係る欠陥補正部16Aは、欠陥情報記憶メモリ15Aの記憶情報に基づいて画素共有であると判定すると、欠陥情報記憶メモリ15Aのアドレス情報ADT15Aに基づいて共有画素のアドレスを生成して、生成したアドレスにより欠陥補正を行う。
When the
図10は、第2の実施形態に係る欠陥補正部16Aの構成例を示すブロック図である。
FIG. 10 is a block diagram illustrating a configuration example of the
図10の欠陥補正部16Aは、欠陥情報記憶メモリ15AのフラグFLG15Aを基に補正対象が共有画素であるか判定する共有判定部166と、共有判定部166で共有と判定された場合に、欠陥情報記憶メモリ15Aのアドレス情報ADT15Aに基づいて共有画素のアドレスを生成するアドレス生成部167と、現画素のアドレスと生成されたアドレス(位置)情報を補正回路で参照するための欠陥アドレス記憶バッファ168と、バッファ168にバッファリングされたアドレス情報により欠陥画素と判断された共有画素の全てを補正する欠陥補正回路169と、を有する。
The
そして、本第2の実施形態においては、画素共有での欠陥の場合は、補正に使用する近傍画素も欠陥になる可能性があることから、これに対応する補正方法として、従来の近傍画素の平均値で補間する方式に加え、画素共有での欠陥の場合で、かつ補正に使用する近傍画素も欠陥である場合は、欠陥である近傍画素を使用しない補間方法をとる。 In the second embodiment, in the case of a defect due to pixel sharing, there is a possibility that neighboring pixels used for correction may also be defective. Therefore, as a corresponding correction method, In addition to the method of interpolating with an average value, in the case of a defect due to pixel sharing, and when a neighboring pixel used for correction is also a defect, an interpolation method that does not use a neighboring pixel that is a defect is taken.
図11は、本第2の実施形態の欠陥補正方法の第1例を示す図である。
図11に示すような画素共有状態の場合、補間に使用する画素(この場合はR8)も欠陥になってしまっているため、補間画素としては使用できない。このため、R8は使用しないで、それ以外の正常画素だけを使用して補間画素を生成する。
FIG. 11 is a diagram illustrating a first example of the defect correction method according to the second embodiment.
In the pixel sharing state as shown in FIG. 11, the pixel used for interpolation (in this case, R8) is also defective and cannot be used as an interpolation pixel. For this reason, R8 is not used, and interpolation pixels are generated using only other normal pixels.
図12は、本第2の実施形態の欠陥補正方法の第2例を示す図である。
図12の例は、図11の方式で注目画素がアドレス展開により生成された画素の場合の処理である。
この例では、展開されたアドレスの画素の上側の画素(この場合はR5)も、画素共有での欠陥画素となるため、補間に使用できない。このためR5は使用しないで、それ以外の正常画素だけを使用して補間画素を生成する。
この処理は、バッファ168を持たせたことにより判定することができる。
FIG. 12 is a diagram illustrating a second example of the defect correction method according to the second embodiment.
The example of FIG. 12 is processing when the target pixel is a pixel generated by address expansion in the method of FIG.
In this example, the pixel above the pixel of the developed address (in this case, R5) is also a defective pixel due to pixel sharing and cannot be used for interpolation. For this reason, R5 is not used, and interpolation pixels are generated using only other normal pixels.
This process can be determined by providing the
図13は、第2の実施形態に係る欠陥補正部16Aの動作を説明するための図である。
FIG. 13 is a diagram for explaining the operation of the
撮像素子12Aの撮像画像は、プリ処理部13で所定の処理を受けてデジタル画像信号として欠陥補正部16Aに入力される。
欠陥補正部16Aにおいては、欠陥情報記憶メモリ15AからアドレスADR15Aが読み出され(ST11)、現画素のアドレスがバッファ168に格納される(ST12)。
そして、共有判定部166で欠陥情報記憶メモリ15AのフラグFLG15Aが読み出され、画素共有できるか判定される(ST13)。
そして、画素共有の場合、アドレス生成部167において、共有画素のアドレスが生成され(ST14)、生成されたアドレスがバッファ168に格納される(ST15)。
そして、アドレスのソートが行われる。そして、欠陥補正回路169において、バッファ168にバッファリングされたアドレス情報により欠陥画素と判断された共有画素の全てが補正される。
The captured image of the
In the
Then, the sharing
In the case of pixel sharing, the
Then, address sorting is performed. Then, in the
以上説明したように、本第2の実施形態によれば、撮像素子12Aの信号検出トランジスタが複数画素で共有されたものにおける欠陥画素の補正において、共有する画素の中に複数の欠陥が存在する場合、共有状態での欠陥であることを記憶するように構成したことから、回路規模の増大を抑えた補正回路を実現することができる。
換言すれば、欠陥情報記憶メモリを大幅に削減することができることはもとより、補正で使用する近傍画素も画素共有での欠陥になってしまっても対応できる利点がある。
As described above, according to the second embodiment, in the correction of defective pixels in the case where the signal detection transistor of the
In other words, the defect information storage memory can be greatly reduced, and there is an advantage that the neighboring pixels used for correction can be dealt with even if they become defective due to pixel sharing.
10,10A・・・撮像装置、11・・・レンズ系、12,12A・・・撮像素子、13・・・プリ処理部、14・・・画素欠陥検出部、15,15A・・・欠陥情報記憶メモリ、16,16A・・・欠陥補正回路、17・・・カメラ信号処理部。
DESCRIPTION OF
Claims (8)
欠陥画素情報を格納し、かつ、当該欠陥画素情報に加えて、上記撮像素子の複数画素単位の情報に対する欠陥状況を示す情報を記憶する欠陥情報記憶部と、
上記欠陥情報記憶部に記憶された欠陥画素情報およびフラグ情報に基づいて上記複数画素単位の位置情報を生成し、生成した位置情報を基に上記撮像素子の読み出し画像信号に対して欠陥補正を行う欠陥補正部と、を有し、
撮像素子の各画素の画像情報を複数個加算しつつ読み出し可能な画素加算読み出しモード、および画素加算を行わずに画素情報の読み出しを行う通常画素読み出しモードを含み、
上記欠陥情報記憶部のフラグ情報には、上記撮像素子からの出力が画素加算されている状態での加算後の画素が、加算される前の状態で欠陥画素を2画素以上含んでいる場合、2つ目以降の欠陥画素は位置情報を無効とするフラグ情報を含み、
上記欠陥補正部は、
通常画素読み出しモードの場合は、上記欠陥情報記憶部に記憶されている位置情報に基づいて欠陥補正を行う
撮像装置。 An imaging device capable of reading out information in units of a plurality of pixels of an imaging element,
A defect information storage unit that stores defect pixel information, and stores information indicating a defect status with respect to information of a plurality of pixel units of the imaging element in addition to the defect pixel information;
Based on the defective pixel information and flag information stored in the defect information storage unit, position information of the plurality of pixels is generated, and defect correction is performed on the read image signal of the image sensor based on the generated position information. It has a defect correction section, and
Including a pixel addition readout mode in which a plurality of image information of each pixel of the image sensor is added, and a normal pixel readout mode in which pixel information is read out without performing pixel addition,
In the flag information of the defect information storage unit, when the pixel after addition in a state where the output from the image sensor is added includes two or more defective pixels in the state before addition, The second and subsequent defective pixels include flag information that invalidates the position information,
The defect correction unit is
In the normal pixel readout mode, an imaging apparatus that performs defect correction based on position information stored in the defect information storage unit .
上記欠陥情報記憶部の上記フラグ情報を基に画素加算後の欠陥画素を判断する判定部と、
加算画素の位置情報を生成する位置情報生成部と、
生成された位置情報を基に欠陥補正を行う欠陥補正回路と、を含む
請求項1記載の撮像装置。 Above Symbol defect correction unit,
A determination unit that determines a defective pixel after pixel addition based on the flag information in the defect information storage unit;
A position information generation unit that generates position information of the addition pixels;
The imaging device according to claim 1, further comprising: a defect correction circuit that performs defect correction based on the generated position information.
欠陥画素情報を格納し、かつ、当該欠陥画素情報に加えて、上記撮像素子の複数画素単位の情報に対する欠陥状況を示す情報を記憶する欠陥情報記憶部と、
上記欠陥情報記憶部に記憶された欠陥画素情報およびフラグ情報に基づいて上記複数画素単位の位置情報を生成し、生成した位置情報を基に上記撮像素子の読み出し画像信号に対して欠陥補正を行う欠陥補正部と、を有し、
上記複数画素単位の情報は、信号検出素子を共有する複数の画素情報を含み、
上記欠陥情報記憶部のフラグ情報には、撮像素子の信号検出素子が複数画素で共有された状態での欠陥である旨を示すフラグ情報を含み、
上記欠陥補正部は、
生成された位置情報を基に欠陥画素と判断された共有画素の全てを補正する
撮像装置。 An imaging device capable of reading out information in units of a plurality of pixels of an imaging element,
A defect information storage unit that stores defect pixel information, and stores information indicating a defect status with respect to information of a plurality of pixel units of the imaging element in addition to the defect pixel information;
Based on the defective pixel information and flag information stored in the defect information storage unit, position information of the plurality of pixels is generated, and defect correction is performed on the read image signal of the image sensor based on the generated position information. A defect correction unit,
The information of the plurality of pixel units includes a plurality of pixel information sharing the signal detection element,
The flag information of the defect information storage unit includes flag information indicating that the signal detection element of the image sensor is a defect in a state where the signal detection element is shared by a plurality of pixels,
The defect correction unit is
An imaging device that corrects all shared pixels determined to be defective pixels based on generated position information .
上記画素共有状態での欠陥を示すフラグ情報を基に共有されている画素全てを欠陥と判定する共有判定部と、
上記共有判定部の判定結果に応じて共有画素の位置情報を生成する位置情報生成部と、
生成された位置情報を基に欠陥画素と判断された共有画素の全てを補正する欠陥補正回路と、を含む
請求項3記載の撮像装置。 Above Symbol defect correction unit,
A sharing determination unit that determines all pixels that are shared based on flag information indicating defects in the pixel sharing state as defects,
A position information generation unit that generates position information of a shared pixel according to a determination result of the sharing determination unit;
The imaging apparatus according to claim 3, further comprising: a defect correction circuit that corrects all of the shared pixels determined to be defective pixels based on the generated position information.
請求項4記載の撮像装置。 The imaging apparatus according to claim 4, further comprising a buffer for referring to the position information generated by the position information generation unit in the defect correction circuit.
請求項3から5のいずれか一に記載の撮像装置。 The defect correction section, in the case of a defect in the pixel sharing, and if the neighboring pixels to be used for correction is also defective, any one of claims 3 to 5 for performing an interpolation process that does not use neighboring pixels is a defective the image pickup apparatus according to.
欠陥画素情報に加えて、上記撮像素子の複数画素単位の情報に対する欠陥状況を示す情報を欠陥情報記憶部に記憶し、
上記欠陥情報記憶部に記憶された欠陥画素情報およびフラグ情報に基づいて上記複数画素単位の位置情報を生成し、
生成した位置情報を基に上記撮像素子の読み出し画像信号に対して欠陥補正を行い、
撮像素子の各画素の画像情報を複数個加算しつつ読み出し可能な画素加算読み出しモード、および画素加算を行わずに画素情報の読み出しを行う通常画素読み出しモードを含み、
上記フラグ情報には、上記撮像素子からの出力が画素加算されている状態での加算後の画素が、加算される前の状態で欠陥画素を2画素以上含んでいる場合、2つ目以降の欠陥画素は位置情報を無効とするフラグ情報を含み、
上記欠陥補正を行うに際し、
通常画素読み出しモードの場合は、上記欠陥情報記憶部に記憶されている位置情報に基づいて欠陥補正を行う
撮像装置の欠陥画素補正方法。 A defective pixel correction method for an image pickup apparatus capable of reading out information of a plurality of pixel units of an image pickup element,
In addition to the defective pixel information, the defect information storage unit stores information indicating a defect status with respect to information on a plurality of pixel units of the image sensor,
Based on the defective pixel information and flag information stored in the defect information storage unit, to generate position information of the plurality of pixels,
Based on the generated position information it has line defect correction to the read image signal of the image pickup device,
Including a pixel addition readout mode in which a plurality of image information of each pixel of the image sensor is added, and a normal pixel readout mode in which pixel information is read out without performing pixel addition,
In the flag information, when the pixel after addition in the state where the output from the image sensor is pixel-added includes two or more defective pixels in the state before addition, the second and subsequent pixels The defective pixel includes flag information that invalidates the position information,
When performing the above defect correction,
In the normal pixel readout mode, a defective pixel correction method for an imaging apparatus that performs defect correction based on position information stored in the defect information storage unit .
欠陥画素情報に加えて、上記撮像素子の複数画素単位の情報に対する欠陥状況を示す情報を記憶し、
上記記憶された欠陥画素情報およびフラグ情報に基づいて上記複数画素単位の位置情報を生成し、
生成した位置情報を基に上記撮像素子の読み出し画像信号に対して欠陥補正を行い、
上記複数画素単位の情報は、信号検出素子を共有する複数の画素情報を含み、
上記フラグ情報には、上記撮像素子の信号検出素子が複数画素で共有された状態での欠陥である旨を示すフラグ情報を含み、
上記欠陥補正を行うに際し、
生成された位置情報を基に欠陥画素と判断された共有画素の全てを補正する
撮像装置の欠陥画素補正方法。 A defective pixel correction method for an image pickup apparatus capable of reading out information of a plurality of pixel units of an image pickup element,
In addition to the defective pixel information, information indicating the defect status for the information of the plurality of pixels of the image sensor is stored,
Based on the stored defective pixel information and flag information, the position information of the plurality of pixels is generated,
Perform defect correction on the read image signal of the image sensor based on the generated position information,
The information of the plurality of pixel units includes a plurality of pixel information sharing the signal detection element ,
To the flag information, see contains flag information indicating that a defect in a state where the signal detection element of the image pickup device is shared by a plurality of pixels,
When performing the above defect correction,
A defective pixel correction method for an imaging apparatus, which corrects all shared pixels determined to be defective pixels based on generated position information .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005379169A JP4807075B2 (en) | 2005-12-28 | 2005-12-28 | Imaging device and defective pixel correction method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005379169A JP4807075B2 (en) | 2005-12-28 | 2005-12-28 | Imaging device and defective pixel correction method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007181064A JP2007181064A (en) | 2007-07-12 |
JP4807075B2 true JP4807075B2 (en) | 2011-11-02 |
Family
ID=38305730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005379169A Expired - Fee Related JP4807075B2 (en) | 2005-12-28 | 2005-12-28 | Imaging device and defective pixel correction method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4807075B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4931238B2 (en) * | 2007-08-14 | 2012-05-16 | キヤノン株式会社 | Imaging apparatus and driving method thereof |
JP5222654B2 (en) * | 2008-07-31 | 2013-06-26 | 株式会社エルモ社 | Defective pixel detection device for imaging device and marking device for imaging device |
JP6259492B2 (en) * | 2011-03-24 | 2018-01-10 | キヤノン株式会社 | Image processing apparatus and image processing method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11122538A (en) * | 1997-10-17 | 1999-04-30 | Nikon Corp | Defective pixel correction device |
-
2005
- 2005-12-28 JP JP2005379169A patent/JP4807075B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007181064A (en) | 2007-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4018727B2 (en) | IMAGING DEVICE, ITS CONTROL METHOD, PROGRAM, AND STORAGE MEDIUM | |
JP6016412B2 (en) | Imaging apparatus and signal processing method | |
JP5185805B2 (en) | Imaging device | |
JP2007053634A (en) | Image pickup device and defective pixel correction device and method | |
JPWO2012117616A1 (en) | Imaging apparatus and defective pixel correction method | |
JP5068158B2 (en) | Imaging device | |
JP4985124B2 (en) | Image processing apparatus, image processing method, and image processing program | |
JP2015053644A (en) | Imaging device | |
JP4807075B2 (en) | Imaging device and defective pixel correction method thereof | |
JP4678849B2 (en) | IMAGING DEVICE, ITS CONTROL METHOD, PROGRAM, AND STORAGE MEDIUM | |
JP4606218B2 (en) | Distortion correction device | |
JP2007166486A (en) | Solid-state imaging apparatus | |
JP2010010760A (en) | Image capturing apparatus and method | |
JP2007306506A (en) | Imaging apparatus | |
JP2001203969A (en) | Image pickup device and its operation control method | |
JP7492345B2 (en) | Image pickup device and control method thereof, and image pickup apparatus and control method thereof | |
JP4586431B2 (en) | Imaging apparatus and imaging method | |
JP5398610B2 (en) | Solid-state electronic imaging device and operation control method thereof | |
JP5270766B2 (en) | Imaging device | |
JP2007228269A (en) | Image signal processing device and method | |
JP4229234B2 (en) | Digital camera | |
JP3990059B2 (en) | Apparatus and method for correcting defective pixel of imaging device | |
JP5511205B2 (en) | Imaging apparatus and imaging method | |
JP5072466B2 (en) | Imaging device | |
JP2002185861A (en) | Imaging device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110719 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110801 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |