JP4803975B2 - 半導体素子の素子分離膜形成方法 - Google Patents

半導体素子の素子分離膜形成方法 Download PDF

Info

Publication number
JP4803975B2
JP4803975B2 JP2004191126A JP2004191126A JP4803975B2 JP 4803975 B2 JP4803975 B2 JP 4803975B2 JP 2004191126 A JP2004191126 A JP 2004191126A JP 2004191126 A JP2004191126 A JP 2004191126A JP 4803975 B2 JP4803975 B2 JP 4803975B2
Authority
JP
Japan
Prior art keywords
gas
oxide film
film
forming
sccm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004191126A
Other languages
English (en)
Other versions
JP2005303247A (ja
Inventor
春 根 柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2005303247A publication Critical patent/JP2005303247A/ja
Application granted granted Critical
Publication of JP4803975B2 publication Critical patent/JP4803975B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • D—TEXTILES; PAPER
    • D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04B—KNITTING
    • D04B9/00—Circular knitting machines with independently-movable needles
    • D04B9/42—Circular knitting machines with independently-movable needles specially adapted for producing goods of particular configuration
    • D04B9/46—Circular knitting machines with independently-movable needles specially adapted for producing goods of particular configuration stockings, or portions thereof
    • A—HUMAN NECESSITIES
    • A41—WEARING APPAREL
    • A41B—SHIRTS; UNDERWEAR; BABY LINEN; HANDKERCHIEFS
    • A41B11/00—Hosiery; Panti-hose
    • D—TEXTILES; PAPER
    • D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04B—KNITTING
    • D04B15/00—Details of, or auxiliary devices incorporated in, weft knitting machines, restricted to machines of this kind
    • D04B15/06—Sinkers
    • D—TEXTILES; PAPER
    • D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04B—KNITTING
    • D04B15/00—Details of, or auxiliary devices incorporated in, weft knitting machines, restricted to machines of this kind
    • D04B15/14—Needle cylinders
    • D04B15/16—Driving devices for reciprocatory action
    • D—TEXTILES; PAPER
    • D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04B—KNITTING
    • D04B15/00—Details of, or auxiliary devices incorporated in, weft knitting machines, restricted to machines of this kind
    • D04B15/18—Dials
    • D—TEXTILES; PAPER
    • D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04B—KNITTING
    • D04B15/00—Details of, or auxiliary devices incorporated in, weft knitting machines, restricted to machines of this kind
    • D04B15/24—Sinker heads; Sinker bars
    • D—TEXTILES; PAPER
    • D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04B—KNITTING
    • D04B15/00—Details of, or auxiliary devices incorporated in, weft knitting machines, restricted to machines of this kind
    • D04B15/32—Cam systems or assemblies for operating knitting instruments
    • D04B15/322—Cam systems or assemblies for operating knitting instruments in circular knitting machines with needle cylinder and dial
    • D—TEXTILES; PAPER
    • D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04B—KNITTING
    • D04B15/00—Details of, or auxiliary devices incorporated in, weft knitting machines, restricted to machines of this kind
    • D04B15/32—Cam systems or assemblies for operating knitting instruments
    • D04B15/34—Cam systems or assemblies for operating knitting instruments for dials
    • D—TEXTILES; PAPER
    • D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04B—KNITTING
    • D04B9/00—Circular knitting machines with independently-movable needles
    • D04B9/26—Circular knitting machines with independently-movable needles for producing patterned fabrics
    • D04B9/38—Circular knitting machines with independently-movable needles for producing patterned fabrics with stitch patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Textile Engineering (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は半導体素子の素子分離膜形成方法に関し、特にＳＴＩ(Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ)工程により素子分離膜を形成するＮＡＮＤフラッシュメモリ素子の素子分離膜形成方法に関する。
通常、次世代の高集積半導体素子において、最小線幅が狭くなり、素子を分離させるためのトレンチ型素子分離膜の間隔が短くなるにつれ、一回の工程により酸化膜、好ましく高密度プラズマ酸化膜でトレンチを埋め込む場合は、図１に示すように、素子分離膜の上部に気泡(ボイド)１０が生じる。これを解決するために、図２に示すように第１酸化膜２１を形成した後に全面エッチングし、第２酸化膜２２を形成する方法でトレンチを埋め込んでいる。ところが、第１酸化膜２１のエッチング工程で第１酸化膜２１の上部に不純物が残留し、この不純物が後続する工程で素子の内部に拡散されて素子の劣化を招く。
以下、このような素子分離膜の形成工程をＮＡＮＤ型フラッシュメモリ素子の製造工程に採用した場合を図３Ａ及び図３Ｂを用いて概略的に説明する。
図３Ａを参照すると、半導体基板３１の上部にトンネル酸化膜３２、ポリシリコン膜３３及び窒化膜３４を順次形成した後、素子分離マスクを用いたリソグラフィ工程及びエッチング工程によりこれらをパターニングして半導体基板３１の所定領域を露出させる。そして、露出した半導体基板３１を所定の深さにエッチングしてトレンチを形成する。トレンチ内部に側壁酸化膜を形成した後に第１酸化膜３５を形成してトレンチを埋め込む。そして、フッ素(Ｆ)を含むガスを用いて第１酸化膜３５をエッチングする。ところが、第１酸化膜３５のエッチング工程で第１酸化膜３５の上部にエッチングガスに含まれたフッ素による不純物、例えばＦＳＧ膜３６が生成される。
図３Ｂを参照すると、全体構造の上部に第２酸化膜３７を形成した後に全面エッチングして素子分離膜を形成する。
ところが、前記のような工程により形成される素子分離膜は後続する熱工程を経て第１酸化膜３５の上部に形成されたＦＳＧ膜３６のフッ素が素子の内部に拡散するため、素子の特性を劣化させる。
本発明は、上記した従来技術の問題点に鑑みてなされたものであって、その目的とするところは、第１酸化膜のエッチング時に生成されるＦＳＧ膜を、酸素を利用したエッチング工程により除去することによって、フッ素の拡散を防止して、素子の特性劣化を防止できる半導体素子の素子分離膜形成方法を提供することにある。
また、本発明の他の目的は、第１酸化膜のエッチング時に生成されるＦＳＧ膜を水素を利用したエッチング工程により除去することによって、フッ素の拡散を防止して、素子の特性劣化を防止できる半導体素子の素子分離膜形成方法を提供することにある。
上記目的を達成するために、本発明に係る半導体素子の素子分離膜形成方法は、半導体基板を所定深さにエッチングしてトレンチを形成するステップと、酸化工程によりトレンチ内部に側壁酸化膜を形成した後、全体構造の上部に第１酸化膜を形成するステップと、フッ素が含まれたエッチングガスを利用して前記第１酸化膜を全面エッチングし、前記第１酸化膜の上部に不純物が残留するステップと、酸素または水素が含まれたエッチングガスを利用したエッチング工程により前記不純物を除去するステップと、前記不純物が除去された結果物の全体構造の上部に第２酸化膜を形成した後、全面エッチング工程を行って素子分離膜を形成するステップと、を備えることを特徴とする半導体素子の素子分離膜形成方法。
前記第１酸化膜の全面エッチング工程は、前記第１酸化膜の上面が前記トンネル酸化膜と前記ポリシリコン膜の界面よりも上に位置するように行う。
前記第１酸化膜の全面エッチング工程は、ＮＦ３とＨｅの混合ガスを用いて行う。
前記ＮＦ３ガスは５０ないし２００ｓｃｃｍ、前記Ｈｅガスは２００ないし５００ｓｃｃｍ程度を用いる。
前記第１酸化膜の全面エッチング工程は、５００ないし１０００Ｗ程度のＨＦパワーと３０００ないし４０００Ｗ程度のＬＦパワーを印加して行う。
前記酸素プラズマを利用した不純物除去工程は、酸素とＨｅ混合ガスを用いて行う。
前記酸素ガスは１００ないし１０００ｓｃｃｍ、前記Ｈｅガスは２００ないし５００ｓｃｃｍを用いる。
前記酸素プラズマを利用した不純物除去工程は、５００ないし２０００ＷのＨＦパワーと１０００ないし８０００ＷのＬＦパワーを印加して行う。
前記水素プラズマを利用した不純物除去工程は、水素とＨｅ混合ガスを用いて行う。
前記水素ガスは１００ないし１０００ｓｃｃｍ、前記Ｈｅガスは２００ないし５００ｓｃｃｍを用いる。
前記水素プラズマを利用した不純物除去工程は、５００ないし２０００ＷのＨＦパワーと１０００ないし８０００ＷのＬＦパワーを印加して行う。
また、本発明に係る半導体素子の素子分離膜形成方法は、半導体基板上部にトンネル酸化膜、ポリシリコン膜及び窒化膜を順次形成した後、前記膜の所定領域をエッチングして半導体基板を露出させるステップと、前記露出した半導体基板を所定の深さにエッチングしてトレンチを形成するステップと、酸化工程によりトレンチ内部に側壁酸化膜を形成した後、全体構造の上部に第１酸化膜を形成するステップと、フッ素が含まれたエッチングガスを利用して前記第１酸化膜を全面エッチングし、これにより前記第１酸化膜の上部に不純物が残留するステップと、酸素または水素プラズマを用いたエッチング工程により前記不純物を除去するステップと、前記不純物が除去された結果物の全体構造の上部に第２酸化膜を形成した後、全面エッチング工程を行って素子分離膜を形成するステップと、を備える。
本発明によれば、トレンチに第１酸化膜を形成した後にフッ素を含むガスを利用した第１酸化膜のエッチング工程において第１酸化膜の上部に残留する不純物を酸素プラズマまたは水素プラズマを用いて除去することによって、装備の追加なく、不純物の拡散による素子特性の劣化を防止できるため、次世代素子の信頼性を向上できるという、効果を奏する。
以下、添付する図面を参照しつつ本発明の好ましい実施の形態を説明する。
図４Ａないし図４Ｃは、本発明の一実施の形態に係る半導体素子の素子分離膜形成方法を説明するために順序的に示す素子の断面図であり、フラッシュメモリ素子の製造工程に採用した場合を説明するための素子の断面図である。
図４Ａを参照すると、半導体基板４１の上部にトンネル酸化膜４２、ポリシリコン膜４３及び窒化膜４４を順次形成した後に素子分離マスクを利用したリソグラフィ工程及びエッチング工程によりそれらをパターニングして半導体基板４１の所定領域を露出させる。
そして、露出した半導体基板４１を所定の深さにエッチングしてトレンチを形成する。トレンチ内部に側壁酸化膜を形成した後に、第１酸化膜４５、好ましく高密度プラズマ酸化膜を形成してトレンチを埋め込む。
そして、フッ素(Ｆ)を含むガス、例えばＮＦ３とＨｅの混合ガスを用いて第１酸化膜４５の全面をエッチングする。ここで、第１酸化膜４５のエッチング工程は５０〜２００ｓｃｃｍのＮＦ３ガスと２００〜５００ｓｃｃｍのＨｅガスを用い、５００〜１０００ＷのＨＦパワーと３０００〜４０００ＷのＬＦパワーを印加して行う。
このとき、第１酸化膜４５のエッチング工程は第１酸化膜４５の上面がトンネル酸化膜４２とポリシリコン膜４３の界面よりも上に位置するようにし、プラズマチャージがトンネル酸化膜４２に流入しないようにすることによって、プラズマチャージがポリシリコン膜４３とトンネル酸化膜４２の界面に沿って伝導されて、発生するトンネル酸化膜４２のチャージダメージを低減することができる。ところが、エッチング工程の後に第１酸化膜４５の上部面にエッチングガスに含まれたフッ素による不純物、例えばＦＳＧ膜４６が形成される。
図４Ｂを参照すると、酸素プラズマを利用したエッチング工程によりＦＳＧ膜４６を除去する。ここで、ＦＳＧ膜４６の除去工程（不純物除去工程）は１００〜１０００ｓｃｃｍの酸素ガスと２００〜５００ｓｃｃｍのＨｅガスとの混合ガスを用い、５００〜２０００ＷのＨＦパワーと１０００〜８０００ＷのＬＦパワーを印加して行う。
図４Ｃを参照すると、全体構造の上部に第２酸化膜４７、好ましく高密度プラズマ酸化膜を形成した後に全面エッチングして素子分離膜を形成する。
図５Ａないし図５Ｃは、本発明の他の実施の形態に係る半導体素子の素子分離膜形成方法を説明するために順序的に示す素子の断面図である。
図５Ａを参照すると、半導体基板５１の上部にトンネル酸化膜５２、ポリシリコン膜５３及び窒化膜５４を順次形成した後、素子分離マスクを利用したリソグラフィ工程及びエッチング工程によりこれらをパターニングして半導体基板５１の所定領域を露出させる。そして、露出した半導体基板５１を所定の深さエッチングしてトレンチを形成する。
トレンチ内部に側壁酸化膜を形成した後に第１酸化膜５５、好ましく高密度プラズマ酸化膜を形成してトレンチを埋め込む。そして、フッ素(Ｆ)を含むガス、例えばＮＦ３とＨｅの混合ガスを用いて第１酸化膜５５を全面エッチングする。ここで、第１酸化膜５５のエッチング工程は５０〜２００ｓｃｃｍのＮＦ３ガスと２００〜５００ｓｃｃｍのＨｅガスを用い、５００〜１０００ＷのＨＦパワーと３０００〜４０００ＷのＬＦパワーを印加して行う。
このとき、第１酸化膜５５のエッチング工程は第１酸化膜５５の上面がトンネル酸化膜５２とポリシリコン膜５３の界面よりも上に位置するようにし、プラズマチャージがトンネル酸化膜５２に流入しないようにすることによって、プラズマチャージがポリシリコン膜５３トンネル酸化膜５２の界面に沿って伝導されて、発生するトンネル酸化膜５２のチャージダメージを低減することができる。ところが、エッチング工程の後に第１酸化膜５５の上部面にエッチングガスに含まれたフッ素による不純物、例えばＦＳＧ膜５６が形成される。
図５Ｂを参照すると、水素プラズマを利用したエッチング工程によりＦＳＧ膜５６を除去する。ここで、ＦＳＧ膜５６の除去工程（不純物除去工程）は１００〜１０００ｓｃｃｍの水素ガスと２００〜５００ｓｃｃｍのＨｅガスとの混合ガスを用い、５００〜２０００ＷのＨＦパワーと１０００〜８０００ＷのＬＦパワーを印加して行う。
図５Ｃを参照すると、全体構造の上部に第２酸化膜５７、好ましく高密度プラズマ酸化膜を形成した後に全面エッチングして素子分離膜を形成する。
図６Ａは従来の第１酸化膜蒸着、ＮＦ３を利用した全面エッチング及び第２酸化膜蒸着後のシリコン(Ｓｉ)、フッ素(Ｆ)及び酸素(Ｏ)の分布を示しており、図６Ｂは熱処理工程後にフッ素(Ｆ)イオンが素子分離膜の界面に拡散することを示すＳＩＭＳプロファイルである。一方、図７Ａは本発明に係る第１酸化膜蒸着、ＮＦ３を利用した全面エッチング、酸素プラズマを利用したエッチング及び第２酸化膜蒸着後のシリコン(Ｓｉ)、フッ素(Ｆ)及び酸素(Ｏ)の分布を示すものであり、図７Ｂは熱処理工程後にもフッ素(Ｆ)イオンが素子分離膜の界面に拡散しないことを示すＳＩＭＳプロファイルである。
一回の工程により高密度プラズマ酸化膜をトレンチに埋め込んで素子分離膜を形成した場合に素子分離膜の上部に形成されたボイドを示す写真である。 第１酸化膜を形成し、全面エッチングした後に第２酸化膜を形成する方法で素子分離膜を形成した場合の断面写真である。 従来の半導体素子の素子分離膜形成方法を説明するために示す素子の断面図である。 本発明の一実施の形態に係る半導体素子の素子分離膜形成方法を説明するために順序的に示す素子の断面図である。 本発明の他の実施の形態に係る半導体素子の素子分離膜形成方法を説明するために順序的に示す素子の断面図である。 従来のＳＩＭＳプロファイルである。 本発明に係るＳＩＭＳプロファイルである。
符号の説明
３１、４１、５１ 半導体基板
３２、４２、５２ トンネル酸化膜
３３、４３、５３ ポリシリコン膜
３４、４４、５４ 窒化膜
３５、４５、５５ 第１酸化膜
３６、４６、５６ ＦＳＧ膜
３７、４７、５７ 第２酸化膜

Claims (19)

  1. 半導体基板を所定深さにエッチングしてトレンチを形成するステップと、
    酸化工程によりトレンチ内部に側壁酸化膜を形成した後、全体構造の上部に第１酸化膜を形成するステップと、
    フッ素が含まれたエッチングガスを利用して前記第１酸化膜を全面エッチングし、前記第１酸化膜の上部に不純物が残留するステップと、
    酸素または水素が含まれたエッチングガスを利用したエッチング工程により前記不純物を除去するステップと、
    前記不純物が除去された結果物の全体構造の上部に第２酸化膜を形成した後、全面エッチング工程を行って素子分離膜を形成するステップと、
    を備えることを特徴とする半導体素子の素子分離膜形成方法。
  2. 前記第１酸化膜の全面エッチング工程は、ＮＦ３ ガスとＨｅガスの混合ガスを用いて行うことを特徴とする請求項１に記載の半導体素子の素子分離膜形成方法。
  3. 前記ＮＦ３ガスは５０ないし２００ｓｃｃｍ、前記Ｈｅガスは２００ないし５００ｓｃｃｍ程度を用いることを特徴とする請求項2に記載の半導体素子の素子分離膜形成方法。
  4. 前記第１酸化膜の全面エッチング工程は、５００ないし１０００Ｗ程度のＨＦパワーと３０００ないし４０００Ｗ程度のＬＦパワーを印加して行うことを特徴とする請求項１に記載の半導体素子の素子分離膜形成方法。
  5. 前記不純物除去工程は、酸素ガスとＨｅガスの混合ガスを用いて行うことを特徴とする請求項１に記載の半導体素子の素子分離膜形成方法。
  6. 前記酸素ガスは１００ないし１０００ｓｃｃｍ、前記Ｈｅガスは２００ないし５００ｓｃｃｍ程度を用いることを特徴とする請求項５に記載の半導体素子の素子分離膜形成方法。
  7. 前記不純物除去工程は、５００ないし２０００ＷのＨＦパワーと１０００ないし８０００ＷのＬＦパワーを印加して行うことを特徴とする請求項１に記載の半導体素子の素子分離膜形成方法。
  8. 前記不純物除去工程は水素ガスとＨｅガスの混合ガスを用いて行うことを特徴とする請求項１に記載の半導体素子の素子分離膜形成方法。
  9. 前記水素ガスは１００ないし１０００ｓｃｃｍ、前記Ｈｅガスは２００ないし５００ｓｃｃｍ程度を用いることを特徴とする請求項８に記載の半導体素子の素子分離膜形成方法。
  10. 半導体基板上部にトンネル酸化膜、ポリシリコン膜及び窒化膜を順次形成した後、前記膜の所定領域をエッチングして半導体基板を露出させるステップと、
    前記露出した半導体基板を所定の深さにエッチングしてトレンチを形成するステップと、
    酸化工程によりトレンチ内部に側壁酸化膜を形成した後、全体構造の上部に第１酸化膜を形成するステップと、
    フッ素が含まれたエッチングガスを利用して前記第１酸化膜を全面エッチングし、これにより前記第１酸化膜の上部に不純物が残留するステップと、
    酸素または水素プラズマを用いたエッチング工程により前記不純物を除去するステップと、
    前記不純物が除去された結果物の全体構造の上部に第２酸化膜を形成した後、全面エッチング工程を行って素子分離膜を形成するステップと、
    を備えることを特徴とする半導体素子の素子分離膜形成方法。
  11. 前記第１酸化膜の全面エッチング工程は、前記第１酸化膜の上面が前記トンネル酸化膜と前記ポリシリコン膜の界面よりも上に位置するように行うことを特徴とする請求項１０に記載の半導体素子の素子分離膜形成方法。
  12. 前記第１酸化膜の全面エッチング工程は、ＮＦ３ ガスとＨｅガスの混合ガスを用いて行うことを特徴とする請求項１１に記載の半導体素子の素子分離膜形成方法。
  13. 前記ＮＦ３ガスは５０ないし２００ｓｃｃｍ、前記Ｈｅガスは２００ないし５００ｓｃｃｍ程度を用いることを特徴とする請求項１２に記載の半導体素子の素子分離膜形成方法。
  14. 前記第１酸化膜の全面エッチング工程は、５００ないし１０００Ｗ程度のＨＦパワーと３０００ないし４０００Ｗ程度のＬＦパワーを印加して行うことを特徴とする請求項１１に記載の半導体素子の素子分離膜形成方法。
  15. 前記不純物除去工程は、酸素ガスとＨｅガスの混合ガスを用いて行うことを特徴とする請求項１１に記載の半導体素子の素子分離膜形成方法。
  16. 前記酸素ガスは１００ないし１０００ｓｃｃｍ、前記Ｈｅガスは２００ないし５００ｓｃｃｍ程度を用いることを特徴とする請求項１５に記載の半導体素子の素子分離膜形成方法。
  17. 前記不純物除去工程は、５００ないし２０００ＷのＨＦパワーと１０００ないし８０００ＷのＬＦパワーを印加して行うことを特徴とする請求項１１に記載の半導体素子の素子分離膜形成方法。
  18. 前記不純物除去工程は水素とＨｅ混合ガスを用いて行うことを特徴とする請求項１１に記載の半導体素子の素子分離膜形成方法。
  19. 前記水素ガスは１００ないし１０００ｓｃｃｍ、前記Ｈｅガスは２００ないし５００ｓｃｃｍ程度を用いることを特徴とする請求項１８に記載の半導体素子の素子分離膜形成方法。
JP2004191126A 2004-04-08 2004-06-29 半導体素子の素子分離膜形成方法 Expired - Fee Related JP4803975B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040024186A KR100554828B1 (ko) 2004-04-08 2004-04-08 반도체 소자의 소자 분리막 형성 방법
KR2004-24186 2004-04-08

Publications (2)

Publication Number Publication Date
JP2005303247A JP2005303247A (ja) 2005-10-27
JP4803975B2 true JP4803975B2 (ja) 2011-10-26

Family

ID=35061125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004191126A Expired - Fee Related JP4803975B2 (ja) 2004-04-08 2004-06-29 半導体素子の素子分離膜形成方法

Country Status (4)

Country Link
US (1) US7205242B2 (ja)
JP (1) JP4803975B2 (ja)
KR (1) KR100554828B1 (ja)
TW (1) TWI253125B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788377B1 (ko) 2006-09-13 2008-01-02 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100978859B1 (ko) * 2008-07-11 2010-08-31 피에스케이 주식회사 할로우 캐소드 플라즈마 발생장치 및 할로우 캐소드플라즈마를 이용한 대면적 기판 처리장치
KR101046335B1 (ko) * 2008-07-29 2011-07-05 피에스케이 주식회사 할로우 캐소드 플라즈마 발생방법 및 할로우 캐소드플라즈마를 이용한 대면적 기판 처리방법
JP5599350B2 (ja) * 2011-03-29 2014-10-01 東京エレクトロン株式会社 成膜装置及び成膜方法
JP2017152531A (ja) 2016-02-24 2017-08-31 東京エレクトロン株式会社 基板処理方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236864A (ja) * 1969-04-23 1994-08-23 Hitachi Ltd エッチング処理方法及びエッチングの後処理方法並びにエッチング設備
JP3134324B2 (ja) * 1991-02-13 2001-02-13 ソニー株式会社 半導体装置の製造方法
JP3058112B2 (ja) * 1997-02-27 2000-07-04 日本電気株式会社 半導体装置およびその製造方法
US5968279A (en) * 1997-06-13 1999-10-19 Mattson Technology, Inc. Method of cleaning wafer substrates
JPH1174339A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6194283B1 (en) * 1997-10-29 2001-02-27 Advanced Micro Devices, Inc. High density trench fill due to new spacer fill method including isotropically etching silicon nitride spacers
JP3519589B2 (ja) * 1997-12-24 2004-04-19 株式会社ルネサステクノロジ 半導体集積回路の製造方法
JP2000332099A (ja) * 1999-05-21 2000-11-30 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2001015616A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2001077189A (ja) * 1999-09-08 2001-03-23 Sony Corp 半導体装置の製造方法
US6207532B1 (en) * 1999-09-30 2001-03-27 Taiwan Semiconductor Manufacturing Company STI process for improving isolation for deep sub-micron application
JP2002198525A (ja) * 2000-12-27 2002-07-12 Toshiba Corp 半導体装置及びその製造方法
US20020162571A1 (en) * 2001-05-02 2002-11-07 Su Chun Lien Planar clean method applicable to shallow trench isolation
JP3477462B2 (ja) * 2001-08-21 2003-12-10 松下電器産業株式会社 半導体装置の製造方法
US6524930B1 (en) * 2002-04-25 2003-02-25 Texas Instruments Incorporated Method for forming a bottom corner rounded STI
JP2004111429A (ja) * 2002-09-13 2004-04-08 Renesas Technology Corp 半導体装置
US7091104B2 (en) * 2003-01-23 2006-08-15 Silterra Malaysia Sdn. Bhd. Shallow trench isolation
US7081414B2 (en) * 2003-05-23 2006-07-25 Applied Materials, Inc. Deposition-selective etch-deposition process for dielectric film gapfill
US6921721B2 (en) * 2003-10-24 2005-07-26 Texas Instruments Incorporated Post plasma clean process for a hardmask

Also Published As

Publication number Publication date
US7205242B2 (en) 2007-04-17
TW200534405A (en) 2005-10-16
KR100554828B1 (ko) 2006-02-22
KR20050099097A (ko) 2005-10-13
US20050227495A1 (en) 2005-10-13
JP2005303247A (ja) 2005-10-27
TWI253125B (en) 2006-04-11

Similar Documents

Publication Publication Date Title
US20080254593A1 (en) Method for Fabricating Isolation Layer in Semiconductor Device
JP2006196843A (ja) 半導体装置およびその製造方法
US6331472B1 (en) Method for forming shallow trench isolation
JP2006245578A (ja) 半導体装置の製造方法
JP2009164566A (ja) 半導体メモリ素子の素子分離膜形成方法
KR20080095621A (ko) 반도체 소자의 소자 분리막 형성 방법
JP4834304B2 (ja) 半導体素子の製造方法
JP4803975B2 (ja) 半導体素子の素子分離膜形成方法
JP2007194333A (ja) 半導体装置の製造方法
JP5030126B2 (ja) 半導体素子の素子分離膜形成方法
JP2007019191A (ja) 半導体装置とその製造方法
KR100419815B1 (ko) 반도체 장치 및 그 제조 방법
KR20060122139A (ko) 플래쉬 메모리 소자의 제조방법
US20050054204A1 (en) Method of rounding top corner of trench
JP2008084975A (ja) 半導体装置、およびその製造方法
JP2006310484A (ja) 半導体装置の製造方法
JP2009117799A (ja) 半導体メモリ素子の素子分離膜形成方法
KR100866142B1 (ko) 반도체 소자의 소자분리막 형성방법
TWI267914B (en) Method of manufacturing semiconductor device
JP2005183916A (ja) フラッシュ素子の製造方法
JP2009004480A (ja) 半導体装置の製造方法
KR100770455B1 (ko) 반도체소자의 제조방법
KR20060005181A (ko) 반도체 소자의 소자 분리막 형성 방법
JP2000200830A (ja) トレンチ素子分離領域を有する半導体装置の製造方法
JP2006108423A (ja) 素子分離構造部の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110809

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees