JP4803088B2 - Thermoelectric module and method for manufacturing the same - Google Patents

Thermoelectric module and method for manufacturing the same

Info

Publication number
JP4803088B2
JP4803088B2 JP2007081789A JP2007081789A JP4803088B2 JP 4803088 B2 JP4803088 B2 JP 4803088B2 JP 2007081789 A JP2007081789 A JP 2007081789A JP 2007081789 A JP2007081789 A JP 2007081789A JP 4803088 B2 JP4803088 B2 JP 4803088B2
Authority
JP
Japan
Prior art keywords
divided
substrate
thermoelectric
thermoelectric element
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007081789A
Other languages
Japanese (ja)
Other versions
JP2008244100A (en
Inventor
勝彦 尾上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2007081789A priority Critical patent/JP4803088B2/en
Publication of JP2008244100A publication Critical patent/JP2008244100A/en
Application granted granted Critical
Publication of JP4803088B2 publication Critical patent/JP4803088B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、裏面に熱電素子用配線パターンが形成された上基板と、表面に熱電素子用配線パターンが形成された下基板と、これらの両基板の前記熱電素子用配線パターン間で直列接続されるように配置・固定された複数の熱電素子とからなる熱電モジュールおよびその製造方法に関する。   In the present invention, an upper substrate having a thermoelectric element wiring pattern formed on the back surface, a lower substrate having a thermoelectric element wiring pattern formed on the front surface, and the thermoelectric element wiring patterns of these two substrates are connected in series. The present invention relates to a thermoelectric module including a plurality of thermoelectric elements arranged and fixed as described above and a method for manufacturing the same.

従来より、Ｐ型半導体からなる熱電素子とＮ型半導体からなる熱電素子を隣り合わせて交互に配列し、これらの各熱電素子を直列に導電接続されるように、熱電素子用配線パターンが形成された上基板と下基板との間に配設して構成された熱電モジュールは広く知られている。この種の熱電モジュールにおいては、基板（上基板と下基板とからなる一対の基板）が比較的大面積となる場合は、放熱側と吸熱側との温度差により熱歪みが生じ、基板に反りが発生したり熱電素子が破損するという問題を生じた。   Conventionally, thermoelectric element wiring patterns have been formed so that thermoelectric elements made of P-type semiconductors and thermoelectric elements made of N-type semiconductors are alternately arranged next to each other, and these thermoelectric elements are conductively connected in series. Thermoelectric modules configured by being disposed between an upper substrate and a lower substrate are widely known. In this type of thermoelectric module, when the substrate (a pair of substrates consisting of an upper substrate and a lower substrate) has a relatively large area, thermal distortion occurs due to a temperature difference between the heat dissipation side and the heat absorption side, and the substrate warps. Or the thermoelectric element is damaged.

そこで、一対の基板の内の少なくとも一方の基板を分割して形成した分割基板を用いることが、特許文献１（特開平０９−２２３８２３号公報）や特許文献２（特開２０００−６８５６４号公報）や特許文献３（特開２００６−２１６６４２号公報）で提案されるようになった。また、このような分割基板を用いた熱電モジュールにおいて、熱電素子（ペルチェ素子）の表面に防湿膜を形成することが特許文献４（特開２０００−２８６４６０号公報）で提案されるようになった。ここで、このような一対の基板の内の少なくとも一方の基板を分割して形成した分割基板を用いた熱電モジュールの一例を図９に基づいて、以下に説明する。   Therefore, it is possible to use a divided substrate formed by dividing at least one of the pair of substrates. Patent Document 1 (Japanese Patent Laid-Open No. 09-223823) and Patent Document 2 (Japanese Patent Laid-Open No. 2000-68564). And Patent Document 3 (Japanese Patent Application Laid-Open No. 2006-216642). Further, in a thermoelectric module using such a divided substrate, Patent Document 4 (Japanese Patent Laid-Open No. 2000-286460) has proposed to form a moisture-proof film on the surface of a thermoelectric element (Peltier element). . Here, an example of a thermoelectric module using a divided substrate formed by dividing at least one of the pair of substrates will be described with reference to FIG.

図９に示す熱電モジュール７０においては、４つの基板からなる上基板７１，７２，７３，７４および下基板７５と、これらの間で電気的に直列接続された多数の熱電素子７６とからなる。ここで、上基板７１，７２，７３，７４および下基板７５は、アルミナ（Ａｌ2Ｏ3）、窒化アルミナ（ＡｌＮ）、炭化珪素（ＳｉＣ）などのセラミック材により形成されている。そして、上基板７１，７２，７３，７４の表面（この場合は下面（裏面）となる）には熱電素子用配線パターン（導電層）７１ａ，７２ａ，７３ａ，７４ａ（なお、７１ａ，７２ａについては図示していない）が形成されており、下基板７５の表面（この場合は上面となる）にも熱電素子用配線パターン（導電層）７５ａが形成されている。 The thermoelectric module 70 shown in FIG. 9 includes an upper substrate 71, 72, 73, 74 and a lower substrate 75 that are four substrates, and a large number of thermoelectric elements 76 that are electrically connected in series therebetween. Here, the upper substrate 71, 72, 73, 74 and the lower substrate 75 are formed of a ceramic material such as alumina (Al 2 O 3 ), alumina nitride (AlN), silicon carbide (SiC), or the like. And on the front surface (in this case, the lower surface (back surface)) of the upper substrates 71, 72, 73, 74, the wiring patterns (conductive layers) 71a, 72a, 73a, 74a (for 71a, 72a) A thermoelectric element wiring pattern (conductive layer) 75a is also formed on the surface (in this case, the upper surface) of the lower substrate 75.

これらの熱電素子用配線パターン（導電層）７１ａ，７２ａ，７３ａ，７４ａと７５ａの間に、多数の熱電素子７６が電気的に直列接続されて形成されているとともに、下基板７５に形成された熱電素子用配線パターン（導電層）７５ａの端部には一対の電極部７５ｂが形成されていて、この電極部７５ｂにハンダ付けされているリード線（スズめっき銅線や金メッキ銅線など）を通して熱電素子７６に外部電力が供給されるようになされている。なお、熱電素子７６は、Ｐ型半導体化合物素子とＮ型半導体化合物素子とからなるものである。そして、これらがＰ，Ｎ，Ｐ，Ｎ・・・の順に電気的に直列に接続されるように、熱電素子用配線パターン（導電層）７１ａ，７２ａ，７３ａ，７４ａ，７５ａにＳｎＳｂ合金からなるハンダによりハンダ付けされている。   A large number of thermoelectric elements 76 are electrically connected in series between these thermoelectric element wiring patterns (conductive layers) 71a, 72a, 73a, 74a, and 75a and formed on the lower substrate 75. A pair of electrode portions 75b is formed at the end portion of the thermoelectric element wiring pattern (conductive layer) 75a, and lead wires (such as a tin-plated copper wire and a gold-plated copper wire) soldered to the electrode portion 75b are passed through. External power is supplied to the thermoelectric element 76. The thermoelectric element 76 includes a P-type semiconductor compound element and an N-type semiconductor compound element. The thermoelectric element wiring patterns (conductive layers) 71a, 72a, 73a, 74a, 75a are made of SnSb alloy so that they are electrically connected in series in the order of P, N, P, N. Soldered by solder.

上述のように、上基板７１，７２，７３，７４が４つに分割されていると、上基板７１，７２，７３，７４と下基板７５との間に温度差が生じても、熱電素子７６に熱歪みが生じることが防止できるので、上基板７１，７２，７３，７４や下基板７５に反りが発生したり、熱電素子７６が破損することが防止でき、熱電モジュール７０の寿命を長くすることが可能となる。
特開平０９−２２３８２３号公報 特開２０００−６８５６４号公報 特開２００６−２１６６４２号公報 特開２０００−２８６４６０号公報 As described above, if the upper substrates 71, 72, 73, 74 are divided into four, even if a temperature difference occurs between the upper substrates 71, 72, 73, 74 and the lower substrate 75, the thermoelectric element Since heat distortion can be prevented from occurring in 76, warpage of upper substrate 71, 72, 73, 74 and lower substrate 75, and damage to thermoelectric element 76 can be prevented, and the life of thermoelectric module 70 can be extended. It becomes possible to do.
JP 09-223823 A JP 2000-68564 A JP 2006-216642 A JP 2000-286460 A

しかしながら、上述した各特許文献にて提案された熱電モジュールにおいては、各分割基板の平面度のバラツキまでは考慮されていない。このため、平面度の低さに起因して基板と被冷却物との間で熱抵抗が増加するようになって、冷却効果の低下につながる事態となる。また、各分割基板あるいは通常の基板においては、熱電素子を接合するために、通常、一方の表面には熱電素子接合用の配線パターン（導電層）が形成されていて、ハンダ付け等により、熱電素子が熱電素子接合用の配線パターン（導電層）に接合されるようになされている。ところが、銅（Ｃｕ）からなる熱電素子接合用の配線パターン（導電層）は基板の一方の表面のみに形成されている。   However, in the thermoelectric modules proposed in the above-mentioned patent documents, the variation in flatness of each divided substrate is not taken into consideration. For this reason, due to the low flatness, the thermal resistance increases between the substrate and the object to be cooled, leading to a decrease in the cooling effect. In addition, in each divided substrate or a normal substrate, in order to bond thermoelectric elements, a wiring pattern (conductive layer) for thermoelectric element bonding is usually formed on one surface, and thermoelectric elements are bonded by soldering or the like. The element is bonded to a wiring pattern (conductive layer) for bonding a thermoelectric element. However, a wiring pattern (conductive layer) made of copper (Cu) for joining thermoelectric elements is formed only on one surface of the substrate.

このため、熱電素子の接合時に一方の表面と他方の表面との間に歪みを生じ、基板に反りが発生するという問題も生じた。これは、次のような理由による。即ち、接合時のハンダ付け工程において、基板がハンダの融点以上に加熱されたとき、基板材料のセラミック材の熱膨張率に比較して銅（Ｃｕ）の熱膨張率が大きいために、銅（Ｃｕ）がより大きく膨張することとなる。このため、基板の片側のみにしか熱電素子接合用の配線パターン（導電層）を形成した銅（Ｃｕ）が存在しないと基板に反りが生じることとなる。   For this reason, when the thermoelectric element is joined, distortion occurs between one surface and the other surface, which causes a problem that the substrate is warped. This is due to the following reason. That is, in the soldering process at the time of bonding, when the substrate is heated to the melting point of the solder or higher, the thermal expansion coefficient of copper (Cu) is larger than the thermal expansion coefficient of the ceramic material of the substrate material. Cu) will expand more greatly. For this reason, if there is no copper (Cu) on which a wiring pattern (conductive layer) for thermoelectric element bonding is present only on one side of the substrate, the substrate is warped.

また、上述した各特許文献にて提案された熱電モジュールにおいては、熱電素子に対して防湿対策がなされていないため、熱電素子が水分により腐食されて耐久性が低下するという問題を生じた。このため、防湿対策を採用する必要があるが、特許文献４に示されるように防湿膜を形成する防湿対策においては、熱電素子の１つ１つに防湿膜を形成する必要があるため、高価であるとともに、サイズが大きな熱電モジュールになると、基板の中心部に配置される熱電素子に防湿膜を形成することは困難であるという問題も生じた。   Moreover, in the thermoelectric module proposed by each patent document mentioned above, since the moisture-proof measure was not made | formed with respect to the thermoelectric element, the thermoelectric element was corroded by the water | moisture content, and the problem that durability fell occurred. For this reason, it is necessary to adopt a moisture-proof measure. However, in the moisture-proof measure for forming a moisture-proof film as shown in Patent Document 4, it is necessary to form a moisture-proof film on each thermoelectric element, which is expensive. In addition, when the thermoelectric module has a large size, there is a problem that it is difficult to form a moisture-proof film on the thermoelectric element disposed in the center of the substrate.

そこで、本発明は上記の如き問題点を解消するためになされたものであって、分割基板の平面度を向上させることが可能で、かつ容易に防湿対策を施すことを可能にして、長寿命の熱電モジュールを提供することを目的とする。   Therefore, the present invention has been made to solve the above problems, and it is possible to improve the flatness of the divided substrate and to easily take a moisture-proof measure, and to achieve a long service life. An object of the present invention is to provide a thermoelectric module.

本発明の熱電モジュールは、裏面に熱電素子用（熱電素子接合用）配線パターンが形成された上基板と、表面に熱電素子用配線パターンが形成された下基板と、これらの両基板の熱電素子用配線パターン間で直列接続されるように配置・固定された複数の熱電素子とからなる。そして、上基板あるいは下基板のうち少なくとも一方の基板は複数個に分割されているとともに、複数個に分割されている基板の熱電素子用配線パターンが形成されている面とは反対側の面の分割部の近傍を除く部分にはメタライズ層が形成されている。 The thermoelectric module of the present invention includes an upper substrate having a thermoelectric element (for thermoelectric element bonding) wiring pattern formed on the back surface, a lower substrate having a thermoelectric element wiring pattern formed on the front surface, and thermoelectric elements of these two substrates. And a plurality of thermoelectric elements arranged and fixed so as to be connected in series between the wiring patterns. In addition, at least one of the upper substrate and the lower substrate is divided into a plurality of substrates, and the surface of the substrate divided into a plurality is separated from the surface on which the thermoelectric element wiring pattern is formed . A metallized layer is formed in a portion excluding the vicinity of the divided portion .

このように、熱電素子用配線パターンが形成されている面とは反対側の面にはメタライズ層が形成されていると、基板の一方面に形成された熱電素子用配線パターンと他方面に形成されたメタライズ層により、熱電素子の接合時の加熱による基板の両面の延びが略均衡するようになる。これにより基板に反りが生じることを防止できるようになる。この場合、基板全体の反りを小さくするためには、メタライズ層の厚みは熱電素子用配線パターンの厚みと同等以下になるように形成されているのが望ましい。 As described above, when the metallized layer is formed on the surface opposite to the surface on which the thermoelectric element wiring pattern is formed, the thermoelectric element wiring pattern formed on one surface of the substrate is formed on the other surface. With the metallized layer thus formed, the extension of both surfaces of the substrate due to heating during bonding of the thermoelectric elements is substantially balanced. This can prevent the substrate from warping. In this case, in order to reduce the warpage of the entire substrate, it is desirable that the thickness of the metallized layer is equal to or less than the thickness of the thermoelectric element wiring pattern.

そして、上基板の周縁と下基板の周縁との間に防湿壁が形成されているとともに、複数個に分割されている基板間に充填材が充填されていると、熱電素子が存在する空間内に外気が浸入することが防止できるので、水分により熱電素子が腐食されて耐久性が向上し、長寿命の熱電モジュールを得ることが可能となる。この場合、防湿壁および充填材はエポキシ系樹脂、シリコーン系樹脂、ポリイミド系樹脂、アクリル系樹脂のいずれかから選択して用いればよい。なお、複数個に分割されている基板の該分割部の表面近傍までメタライズ層が形成されていると、分割のための切断時にメタライズ層にバリが生じたり、あるいは分割部に充填材を充填した際に充填材がメタライズ層より上に出っ張る恐れがある。このため、分割部の近傍にはメタライズ層が形成されないようにするのが望ましい。   When a moisture barrier is formed between the periphery of the upper substrate and the periphery of the lower substrate, and a filler is filled between the plurality of divided substrates, the interior of the space where the thermoelectric element exists Therefore, the thermoelectric element is corroded by moisture to improve durability, and a long-life thermoelectric module can be obtained. In this case, the moisture barrier and the filler may be selected from an epoxy resin, a silicone resin, a polyimide resin, and an acrylic resin. In addition, when the metallized layer is formed to the vicinity of the surface of the divided part of the substrate divided into a plurality of parts, burrs are generated in the metallized layer at the time of cutting for dividing, or the divided part is filled with a filler. In some cases, the filler may protrude above the metallized layer. For this reason, it is desirable not to form a metallization layer in the vicinity of the division part.

上述のような構成となる熱電モジュールを作製するためには、熱電素子用配線パターンが形成されている面とは反対側の面に複数に分割されたメタライズ層が形成された下基板と、熱電素子用配線パターンが形成されている面とは反対側の面に複数に分割されたメタライズ層が形成された上基板の熱電素子用配線パターン間で複数の熱電素子が直列接続されるように当該熱電素子を接合する熱電素子接合工程と、熱電素子接合工程により熱電素子が接合された下基板および上基板の少なくとも一方の基板を複数に分割されたメタライズ層の間で複数個に分割する分割工程とを備えるようにすればよい。この場合、熱電素子の接合後に分割基板とするので、製造が容易となるが、切断時の押圧力により熱電素子が破壊されないようにする必要がある。このため、熱電素子としては耐破壊性を有する断面積が大きな熱電素子を用いるようにするのが望ましい。 In order to fabricate a thermoelectric module having the above-described configuration, a lower substrate having a plurality of divided metallization layers formed on a surface opposite to the surface on which the thermoelectric element wiring pattern is formed, and a thermoelectric module. The thermoelectric elements are connected in series between the thermoelectric element wiring patterns on the upper substrate on which the metallized layer divided into a plurality of parts is formed on the surface opposite to the surface on which the element wiring patterns are formed. Thermoelectric element bonding process for bonding thermoelectric elements, and a dividing process for dividing at least one of the lower substrate and the upper substrate to which the thermoelectric elements are bonded by the thermoelectric element bonding process into a plurality of divided metallized layers. Can be provided. In this case, since the divided substrate is used after joining the thermoelectric elements, the manufacturing becomes easy, but it is necessary to prevent the thermoelectric elements from being destroyed by the pressing force at the time of cutting. For this reason, it is desirable to use a thermoelectric element having a fracture resistance and a large cross-sectional area.

また、上述のような構成となる熱電モジュールを作製するためには、上基板と下基板の少なくとも一方は複数個に分割された分割基板となされていて、当該複数個に分割された分割基板の熱電素子用配線パターンが形成されている面とは反対側の面の分割部を除く部分にメタライズ層が形成されており、分割基板となされていない基板の熱電素子用配線パターンが形成されている面とは反対側の面には複数に分割されたメタライズ層が形成されていて、複数個に分割された分割基板に形成された熱電素子用配線パターンと、分割基板となされていない基板に形成された熱電素子用配線パターンとの間に複数の熱電素子を配置して、当該熱電素子が両熱電素子用配線パターンにより同時に直列接続されるように接合する熱電素子接合工程を備えるようにすればよい。この場合、接合後に切断することがないため、耐破壊性を有しないような断面積が小さな熱電素子を用いることが可能となる。 Further, in order to produce the thermoelectric module having the above-described configuration , at least one of the upper substrate and the lower substrate is divided into a plurality of divided substrates, and the divided substrates divided into the plurality of substrates are divided. A metallized layer is formed on a portion of the surface opposite to the surface on which the thermoelectric element wiring pattern is formed, except for a divided portion, and a thermoelectric element wiring pattern is formed on a substrate that is not a divided substrate. The metallized layer divided into a plurality of parts is formed on the surface opposite to the surface, and the wiring pattern for thermoelectric elements formed on the divided substrate divided into a plurality of parts is formed on the substrate that is not the divided substrate. by arranging a plurality of thermoelectric elements between the thermoelectric element wiring pattern is provided with a thermoelectric element bonding step of bonding to the thermoelectric elements are connected in series at the same time by the wiring pattern for both the thermoelectric element It should be so. In this case, since it is not cut after joining, it is possible to use a thermoelectric element having a small cross-sectional area that does not have fracture resistance.

さらに、上述のような構成となる熱電モジュールを作製するためには、上基板と下基板の少なくとも一方は複数個に分割された分割基板となされていて、当該複数個に分割された分割基板の熱電素子用配線パターンが形成されている面とは反対側の面の分割部を除く部分にメタライズ層が形成されており、分割基板となされていない基板の熱電素子用配線パターンが形成されている面とは反対側の面には複数に分割されたメタライズ層が形成されていて、分割基板となされていない基板の熱電素子用配線パターンに複数の熱電素子を接合する熱電素子接合工程と、複数の熱電素子が接合されていない複数個に分割された分割基板の熱電素子用配線パターンに熱電素子接合工程により接合された複数の熱電素子が直列接続されるように接合する分割基板接合工程とを備えるようにしてもよい。この場合、熱電素子の接合工程が２段階となるが、接合後に切断することがないため、耐破壊性を有しないような断面積が小さな熱電素子を用いることが可能となる。 Furthermore, in order to manufacture the thermoelectric module having the above-described configuration , at least one of the upper substrate and the lower substrate is divided into a plurality of divided substrates. A metallized layer is formed on a portion of the surface opposite to the surface on which the thermoelectric element wiring pattern is formed, except for a divided portion, and a thermoelectric element wiring pattern is formed on a substrate that is not a divided substrate. the surface be formed is metallized layer divided into a plurality on the opposite side, and the thermoelectric element bonding step of bonding a plurality of heat Denmoto child to the thermoelectric element wiring patterns of the substrate not made as separate substrates, a plurality of thermoelectric elements which are joined by a thermoelectric element bonding step is bonded so as to be connected in series to the thermoelectric element wiring patterns of the divided substrate in which a plurality of thermoelectric elements are divided into a plurality of non-bonded It may be provided with a divided board bonding step. In this case, the thermoelectric element joining process has two stages, but since it is not cut after joining, it is possible to use a thermoelectric element having a small cross-sectional area that does not have fracture resistance.

以下に、熱電素子を用いて形成した本発明の熱電モジュールの実施の形態を図１〜図８に基づいて説明するが、本発明はこの実施の形態に何ら限定されるものでなく、本発明の目的を変更しない範囲で適宜変更して実施することが可能である。
なお、図１は実施例１の熱電モジュールを模式的に示す図であり、図１（ａ）はその上面を模式的に示す上面図であり、図１（ｂ）は、そのＡ−Ａ’断面を模式的に示す断面図である。図２は、図１に示す実施例１の熱電モジュールの製造方法を模式的に示す断面図であり、図２（ａ）は分割基板が未切断の状態を模式的に示す断面図であり、図２（ｂ）は切断されて分割基板とされた状態を模式的に示す断面図である。 Hereinafter, an embodiment of a thermoelectric module of the present invention formed using a thermoelectric element will be described with reference to FIGS. 1 to 8, but the present invention is not limited to this embodiment at all. The present invention can be implemented with appropriate modifications without departing from the scope of the invention.
1 is a diagram schematically showing the thermoelectric module of Example 1, FIG. 1 (a) is a top view schematically showing the upper surface, and FIG. 1 (b) is its AA ′. It is sectional drawing which shows a cross section typically. 2 is a cross-sectional view schematically showing a method for manufacturing the thermoelectric module of Example 1 shown in FIG. 1, and FIG. 2 (a) is a cross-sectional view schematically showing an uncut state of the divided substrate. FIG. 2B is a cross-sectional view schematically showing a state in which the substrate is cut to be a divided substrate.

図３は、図１に示す実施例１の熱電モジュールの他の製造方法を模式的に示す断面図であり、図３（ａ）は分割基板が未接合の状態を模式的に示す断面図であり、図３（ｂ）は分割基板が接合された状態を模式的に示す断面図である。図４は実施例２の熱電モジュールを模式的に示す図であり、図４（ａ）はその正面を模式的に示す正面図であり、図４（ｂ）はその上面を模式的に示す上面図であり、図４（ｃ）は、図４（ｂ）のＡ−Ａ’断面を模式的に示す断面図である。図５は、充填材が充填された状態を説明する断面図であり、図５（ａ）は充填材が基板表面から突出した状態を模式的に示す断面図であり、図５（ｂ）は充填材が基板表面から突出してもメタライズ層があれば突出しない状態を模式的に示す断面図であり、図５（ｃ）はメタライズ層が分割部の近傍まで延出していると充填材がメタライズ層表面から突出する状態を模式的に示す断面図であり、図５（ｄ）はメタライズ層が分割部の近傍まで延出していると切断時にバリ生じる状態を模式的に示す断面図である。   FIG. 3 is a cross-sectional view schematically showing another method for manufacturing the thermoelectric module of Example 1 shown in FIG. 1, and FIG. 3 (a) is a cross-sectional view schematically showing a state where the divided substrates are not joined. FIG. 3B is a cross-sectional view schematically showing a state where the divided substrates are joined. FIG. 4 is a diagram schematically showing the thermoelectric module of Example 2, FIG. 4 (a) is a front view schematically showing the front surface, and FIG. 4 (b) is an upper surface schematically showing the top surface. FIG. 4C is a cross-sectional view schematically showing the AA ′ cross section of FIG. FIG. 5 is a cross-sectional view illustrating a state in which the filler is filled, FIG. 5 (a) is a cross-sectional view schematically illustrating a state in which the filler protrudes from the substrate surface, and FIG. FIG. 5C is a cross-sectional view schematically showing a state where the filler protrudes from the substrate surface but does not protrude if there is a metallized layer. FIG. 5C shows that the filler is metallized when the metallized layer extends to the vicinity of the dividing portion. FIG. 5D is a cross-sectional view schematically showing a state in which burrs are generated at the time of cutting when the metallized layer extends to the vicinity of the divided portion.

図６は第１変形例の熱電モジュールを模式的に示す図であり、図６（ａ）はその上面を模式的に示す上面図であり、図６（ｂ）は、図６（ａ）のＡ−Ａ’断面を模式的に示す断面図である。図７は第２変形例の熱電モジュールを模式的に示す図であり、図７（ａ）はその下面を模式的に示す下面図であり、図７（ｂ）は、図７（ａ）のＡ−Ａ’断面を模式的に示す断面図である。図８は第３変形例の熱電モジュールを模式的に示す図であり、図８（ａ）はその上面を模式的に示す上面図であり、図８（ｂ）は、図８（ａ）のＡ−Ａ’断面を模式的に示す断面図である。   FIG. 6 is a diagram schematically showing the thermoelectric module of the first modification, FIG. 6 (a) is a top view schematically showing the top surface, and FIG. 6 (b) is a diagram of FIG. 6 (a). It is sectional drawing which shows an AA 'cross section typically. FIG. 7 is a diagram schematically showing a thermoelectric module of a second modification, FIG. 7 (a) is a bottom view schematically showing the lower surface, and FIG. 7 (b) is a diagram of FIG. 7 (a). It is sectional drawing which shows an AA 'cross section typically. FIG. 8 is a diagram schematically showing a thermoelectric module of a third modified example, FIG. 8 (a) is a top view schematically showing the top surface, and FIG. 8 (b) is a diagram of FIG. 8 (a). It is sectional drawing which shows an AA 'cross section typically.

１．実施例１
本実施例１の熱電モジュール１０は、図１に示すように、４つに分割された分割上基板１１，１２，１３，１４および１枚の下基板１５と、これらの間で電気的に直列接続された多数の熱電素子１６とからなる。ここで、分割上基板１１，１２，１３，１４および下基板１５は、アルミナ（Ａｌ2Ｏ3）、窒化アルミナ（ＡｌＮ）、炭化珪素（ＳｉＣ）などのセラミック材（例えば、厚みが０．３０ｍｍのもの）により形成されている。なお、セラミック材でなくても、電気絶縁性のある基板であれば材質は問わない。 1. Example 1
As shown in FIG. 1, the thermoelectric module 10 according to the first embodiment is divided into four upper substrates 11, 12, 13, 14 and one lower substrate 15, and is electrically connected in series between them. It consists of many connected thermoelectric elements 16. Here, the divided upper substrates 11, 12, 13, 14 and the lower substrate 15 are made of a ceramic material such as alumina (Al 2 O 3 ), alumina nitride (AlN), silicon carbide (SiC) (for example, a thickness of 0.30 mm). For example). In addition, even if it is not a ceramic material, as long as it is an electrically insulating board | substrate, a material will not ask | require.

また、各分割上基板１１，１２，１３，１４の表面（図１においては下面（裏面）となる）には熱電素子用（熱電素子接合用）配線パターン（導電層）１１ａ，１２ａ，１３ａ，１４ａが形成されており、下基板１５の表面（図１においては上面となる）にも熱電素子用配線パターン（導電層）１５ａが形成されている。なお、熱電素子用配線パターン１１ａ，１２ａ，１３ａ，１４ａおよび１５ａの上にニッケルめっき層や金めっき層を設けるようにしてもよい。この場合、熱電素子用配線パターン１１ａ，１２ａ，１３ａ，１４ａおよび１５ａは、例えば、銅めっき法やＤＢＣ（ダイレクトボンディングカッパー）法やロウ付け法などで形成するようにすればよい。   Further, on the front surfaces (below surfaces (rear surfaces) in FIG. 1) of the respective divided upper substrates 11, 12, 13, 14 are wiring patterns (conductive layers) 11a, 12a, 13a for thermoelectric elements (for thermoelectric element bonding), The thermoelectric element wiring pattern (conductive layer) 15a is also formed on the surface of the lower substrate 15 (which is the upper surface in FIG. 1). A nickel plating layer or a gold plating layer may be provided on the thermoelectric element wiring patterns 11a, 12a, 13a, 14a and 15a. In this case, the thermoelectric element wiring patterns 11a, 12a, 13a, 14a and 15a may be formed by, for example, a copper plating method, a DBC (direct bonding copper) method, a brazing method, or the like.

一方、各分割上基板１１，１２，１３，１４の各表面（図１においては上面となる）にはメタライズ層１１ｂ，１２ｂ，１３ｂ，１４ｂが形成されており、下基板１５の表面（図１においては下面（裏面）となる）にも４つに分割されたメタライズ層１５ｂ，１５ｂ，１５ｂ，１５ｂが形成されている。なお、メタライズ層１１ｂ，１２ｂ，１３ｂ，１４ｂおよび１５ｂ，１５ｂ，１５ｂ，１５ｂの上にニッケルめっき層や金めっき層を設けるようにしてもよい。この場合、メタライズ層１１ｂ，１２ｂ，１３ｂ，１４ｂおよび１５ｂ，１５ｂ，１５ｂ，１５ｂは、例えば、銅めっき法やＤＢＣ（ダイレクトボンディングカッパー）法やロウ付け法などで形成するようにすればよい。   On the other hand, metallized layers 11b, 12b, 13b, and 14b are formed on the respective surfaces (the upper surface in FIG. 1) of each divided upper substrate 11, 12, 13, and 14, and the surface of the lower substrate 15 (FIG. 1). The metallized layers 15b, 15b, 15b, and 15b divided into four parts are also formed on the lower surface (back surface). A nickel plating layer or a gold plating layer may be provided on the metallized layers 11b, 12b, 13b, 14b and 15b, 15b, 15b, 15b. In this case, the metallized layers 11b, 12b, 13b, 14b and 15b, 15b, 15b, 15b may be formed by, for example, a copper plating method, a DBC (direct bonding copper) method, a brazing method, or the like.

なお、各分割上基板１１，１２，１３，１４は、例えば、１６ｍｍ×１６ｍｍの１枚の基板が４分割されて形成されていて、分割部の幅が０．４ｍｍになるように間隙部ｘが形成されている。また、熱電素子用配線パターン１１ａ，１２ａ，１３ａ，１４ａの厚みが、例えば、６０μｍになるように形成されているとともに、メタライズ層１１ｂ，１２ｂ，１３ｂ，１４ｂの厚みが、例えば、２０μｍになるように形成されている。一方、下基板１５は、例えば、１６ｍｍ×１８ｍｍの大きさに形成されていて、メタライズ層１５ｂ，１５ｂ，１５ｂ，１５ｂは４分割されるように形成されている。そして、下基板１５の熱電素子用配線パターン１５ａの厚みが、例えば、６０μｍになるように形成されているとともに、メタライズ層１５ｂ，１５ｂ，１５ｂ，１５ｂの厚みが、例えば、２０μｍになるように形成されている。 Each divided upper substrate 11, 12, 13, 14 is formed, for example, by dividing one substrate of 16 mm × 16 mm into four, and the gap portion x so that the width of the divided portion is 0.4 mm. Is formed. The thermoelectric element wiring patterns 11a, 12a, 13a, and 14a are formed to have a thickness of, for example, 60 μm, and the metallized layers 11b, 12b, 13b, and 14b have a thickness of, for example, 20 μm. Is formed. On the other hand, the lower substrate 15 is formed to have a size of, for example, 16 mm × 18 mm, and the metallized layers 15b, 15b, 15b, and 15b are formed to be divided into four. The thermoelectric element wiring pattern 15a of the lower substrate 15 is formed to have a thickness of, for example, 60 μm, and the metallized layers 15b, 15b, 15b, and 15b have a thickness of, for example, 20 μm. Has been.

そして、これらの熱電素子用配線パターン１１ａ，１２ａ，１３ａ，１４ａと１５ａとの間に、多数の熱電素子１６が電気的に直列接続されて形成されているとともに、下基板１５に形成された熱電素子用配線パターン１５ａの端部には一対の電極部１５ｃ，１５ｃが形成されていて、この電極部１５ｃ，１５ｃにハンダ付けされているリード線（スズめっき銅線や金メッキ銅線など）１７，１７を通して熱電素子１６に外部電力が供給されるようになされている。この場合、熱電素子１６は、Ｐ型半導体化合物素子とＮ型半導体化合物素子とからなるものである。そして、これらがＰ，Ｎ，Ｐ，Ｎ・・・の順に電気的に直列に接続されるように、熱電素子用配線パターン１１ａ，１２ａ，１３ａ，１４ａと１５ａにＳｎＳｂ合金やＳｎＡｕ合金やＳｎＡｇＣｕ合金からなるハンダによりハンダ付けされている。   A number of thermoelectric elements 16 are electrically connected in series between the thermoelectric element wiring patterns 11a, 12a, 13a, 14a, and 15a, and the thermoelectric elements formed on the lower substrate 15 are formed. A pair of electrode portions 15c and 15c are formed at the end of the element wiring pattern 15a, and lead wires (such as tin-plated copper wire and gold-plated copper wire) 17 soldered to the electrode portions 15c and 15c, The external electric power is supplied to the thermoelectric element 16 through 17. In this case, the thermoelectric element 16 is composed of a P-type semiconductor compound element and an N-type semiconductor compound element. And the thermoelectric element wiring patterns 11a, 12a, 13a, 14a and 15a are connected to the SnSb alloy, SnAu alloy or SnAgCu alloy so that they are electrically connected in series in the order of P, N, P, N. Soldered by solder consisting of

熱電モジュール１０を上述のような構造とすることにより、４つの分割上基板１１，１２，１３，１４と下基板１５との間に温度差が生じたとしても、各熱電素子１６に付与される温度差に起因する熱的応力を分散でき、その大きさを低減することがことが可能となる。この結果、長寿命の熱電モジュール１０とすることが可能となる。   By making the thermoelectric module 10 as described above, even if a temperature difference occurs between the four divided upper substrates 11, 12, 13, 14 and the lower substrate 15, it is given to each thermoelectric element 16. The thermal stress caused by the temperature difference can be dispersed and the size can be reduced. As a result, a long-life thermoelectric module 10 can be obtained.

また、各分割上基板１１，１２，１３，１４は下面（裏面）に熱電素子用配線パターン１１ａ，１２ａ，１３ａ，１４ａが形成されているとともに上面にメタライズ層１１ｂ，１２ｂ，１３ｂ，１４ｂが形成されている。一方、下基板１５は上面に熱電素子用配線パターン１５ａが形成されているとともに下面（裏面）にメタライズ層１５ｂ，１５ｂ，１５ｂ，１５ｂが形成されている。このため、ハンダ付け時にハンダの融点以上に加熱されても、各分割上基板１１，１２，１３，１４および下基板１５の両面の延びが略均衡するようになる。   Further, each of the divided upper substrates 11, 12, 13, and 14 has thermoelectric element wiring patterns 11a, 12a, 13a, and 14a formed on the lower surface (rear surface) and metallized layers 11b, 12b, 13b, and 14b formed on the upper surface. Has been. On the other hand, the lower substrate 15 has a thermoelectric element wiring pattern 15a formed on the upper surface and metallized layers 15b, 15b, 15b, 15b formed on the lower surface (back surface). For this reason, even if it heats more than melting | fusing point of solder at the time of soldering, extension of both surfaces of each division | segmentation upper board | substrate 11, 12, 13, 14 and the lower board | substrate 15 comes to be substantially balanced.

上述のような構成となる熱電モジュール１０においては、４つに分割された分割上基板１１，１２，１３，１４を用い、かつそれらの表面にメタライズ層１１ｂ，１２ｂ，１３ｂ，１４ｂが形成されているので各分割上基板１１，１２，１３，１４の平面度が向上（図９に示す分割上基板７１，７２，７３，７４の平面度が２２μｍであるのに対して、８μｍに向上していた）することとなる。このように各分割上基板１１，１２，１３，１４および下基板１５に反りが生じることが防止できるようになり、さらに長寿命化を達成することが可能となる。   In the thermoelectric module 10 configured as described above, the divided upper substrates 11, 12, 13, and 14 are used, and the metallized layers 11b, 12b, 13b, and 14b are formed on the surfaces thereof. Therefore, the flatness of each of the divided upper substrates 11, 12, 13, and 14 is improved (the flatness of the divided upper substrates 71, 72, 73, and 74 shown in FIG. 9 is 22 μm, which is improved to 8 μm. Will be). Thus, it becomes possible to prevent the warpage of each divided upper substrate 11, 12, 13, 14 and the lower substrate 15, and it is possible to achieve a longer life.

〈熱電モジュールの組み付け方法〉
ついで、上述のように構成となる熱電モジュール１０の組み付ける方法を図２、図３に基づいて以下に説明する。なお、図２は熱電モジュールの第１の組み付け方法であり、図３は熱電モジュールの第２の組み付け方法である。 <Assembly method of thermoelectric module>
Next, a method of assembling the thermoelectric module 10 configured as described above will be described below with reference to FIGS. 2 shows a first assembly method of the thermoelectric module, and FIG. 3 shows a second assembly method of the thermoelectric module.

（１）熱電モジュールの第１の組み付け方法
まず、図２に基づいて、第１の組み付け方法について説明する。この場合、表面（上面）に４分割されたメタライズ層１１ｂ，１２ｂ，１３ｂ，１４ｂが形成されているとともに、裏面（下面）に熱電素子用配線パターン１１ａ，１２ａ，１３ａ，１４ａが形成された上基板１０ａを用意する。また、裏面（下面）に４分割されたメタライズ層１５ｂ，１５ｂ，１５ｂ，１５ｂが形成されているとともに、表面（上面）に熱電素子用配線パターン１５ａが形成された下基板１５を用意する。さらに、複数のＰ型半導体化合物素子とＮ型半導体化合物素子とからなる熱電素子１６とを用意する。なお、Ｐ型半導体化合物素子およびＮ型半導体化合物素子の先端部にはハンダ付けが容易になるようにニッケルメッキが施されている。 (1) First Assembling Method of Thermoelectric Module First, the first assembling method will be described based on FIG. In this case, the metallized layers 11b, 12b, 13b, and 14b divided into four are formed on the front surface (upper surface), and the thermoelectric element wiring patterns 11a, 12a, 13a, and 14a are formed on the rear surface (lower surface). A substrate 10a is prepared. Further, a lower substrate 15 is prepared in which metallized layers 15b, 15b, 15b, 15b divided into four are formed on the back surface (lower surface), and the thermoelectric element wiring pattern 15a is formed on the front surface (upper surface). Further, a thermoelectric element 16 composed of a plurality of P-type semiconductor compound elements and N-type semiconductor compound elements is prepared. Note that nickel plating is applied to the tip portions of the P-type semiconductor compound device and the N-type semiconductor compound device so as to facilitate soldering.

ついで、下基板１５に形成された熱電素子用配線パターン１５ａ上に、Ｐ型半導体化合物素子およびＮ型半導体化合物素子からなる熱電素子１６を交互に配列するとともに、これらの熱電素子１６の上に、裏面に熱電素子用配線パターン１１ａ，１２ａ，１３ａ，１４ａが形成された上基板１０ａを配置した。そして、上基板１０ａに形成された熱電素子用配線パターン１１ａ，１２ａ，１３ａ，１４ａと、これらの下に配置された多数の熱電素子１６とをＳｎＳｂ合金やＳｎＡｕ合金やＳｎＡｇＣｕ合金からなるハンダによりハンダ付けするとともに、Ｐ型半導体化合物素子およびＮ型半導体化合物素子からなる熱電素子１６と下基板１５に形成された多数の熱電素子用配線パターン１５ａとをＳｎＳｂ合金やＳｎＡｕ合金やＳｎＡｇＣｕ合金からなるハンダによりハンダ付けした。   Next, thermoelectric elements 16 composed of P-type semiconductor compound elements and N-type semiconductor compound elements are alternately arranged on the thermoelectric element wiring pattern 15 a formed on the lower substrate 15. On these thermoelectric elements 16, An upper substrate 10a having thermoelectric element wiring patterns 11a, 12a, 13a, and 14a formed on the back surface is disposed. Then, the thermoelectric element wiring patterns 11a, 12a, 13a, and 14a formed on the upper substrate 10a and a large number of thermoelectric elements 16 disposed under these are soldered with solder made of SnSb alloy, SnAu alloy, or SnAgCu alloy. In addition, a thermoelectric element 16 made of a P-type semiconductor compound element and an N-type semiconductor compound element and a large number of thermoelectric element wiring patterns 15a formed on the lower substrate 15 are made of solder made of SnSb alloy, SnAu alloy, or SnAgCu alloy. Soldered.

これにより、図２（ａ）に示すように、上基板１０ａと下基板１５との間にＰ型半導体化合物素子とＮ型半導体化合物素子とからなる熱電素子１６が交互に直列接続されることとなる。ついで、ダイシング装置により、上基板１０ａを分割上基板１１，１２，１３，１４に４分割されるようにダイシング加工を施した。なお、このダイシング加工により分割部には約０．４ｍｍ幅の隙間（間隙部ｘ）が形成されることとなる。これにより、図２（ｂ）に示すように、上基板１０ａが分割上基板１１，１２，１３，１４に４分割された熱電モジュール１０が作製されることとなる。 As a result, as shown in FIG. 2A, thermoelectric elements 16 composed of P-type semiconductor compound elements and N-type semiconductor compound elements are alternately connected in series between the upper substrate 10a and the lower substrate 15. Become. Next, dicing was performed by a dicing apparatus so that the upper substrate 10a was divided into four divided upper substrates 11, 12, 13, and 14. In addition, a gap (gap part x) having a width of about 0.4 mm is formed in the divided part by this dicing process. As a result, as shown in FIG. 2B, the thermoelectric module 10 in which the upper substrate 10a is divided into four divided upper substrates 11, 12, 13, and 14 is manufactured.

なお、１枚の上基板を分割して複数の分割上基板にすることに代えて、１枚の下基板を分割して複数の分割下基板にするようにしてもよい。また、１枚の上基板を分割して複数の分割上基板にするとともに、１枚の下基板も分割して複数の分割下基板にするようにしてもよいが、この場合は、複数のＰ型半導体化合物素子とＮ型半導体化合物素子とからなる熱電素子１６が直列に接続され、かつ熱電モジュール１０が形成されたときにバラバラならないに考慮する必要がある。また、ダイシング加工により切断される基板においては、メタライズ層を切断するとバリが発生して基板表面から突出するようになる。このため、切断部にはメタライズ層がないことが望ましい。   Instead of dividing one upper substrate into a plurality of divided upper substrates, one lower substrate may be divided into a plurality of divided lower substrates. In addition, one upper substrate may be divided into a plurality of divided upper substrates, and one lower substrate may also be divided into a plurality of divided lower substrates. It is necessary to consider so that the thermoelectric element 16 composed of the type semiconductor compound element and the N type semiconductor compound element is connected in series and the thermoelectric module 10 is formed. Further, in the substrate cut by the dicing process, when the metallized layer is cut, burrs are generated and protrude from the substrate surface. For this reason, it is desirable that the cut portion has no metallized layer.

（２）熱電モジュールの第２の組み付け方法
ついで、図３に基づいて、第２の組み付け方法について説明する。この場合、表面（上面）にメタライズ層１１ｂ（１２ｂ，１３ｂ，１４ｂ）が形成されているとともに、裏面（下面）に熱電素子用配線パターン１１ａ（１２ａ，１３ａ，１４ａ）が形成された４枚の上基板１１（１２，１３，１４）を用意する。また、裏面（下面）に４分割されたメタライズ層１５ｂ，１５ｂ，１５ｂ，１５ｂが形成されているとともに、表面（上面）に熱電素子用配線パターン１５ａが形成された下基板１５を用意する。さらに、複数のＰ型半導体化合物素子とＮ型半導体化合物素子とからなる熱電素子１６とを用意する。なお、Ｐ型半導体化合物素子およびＮ型半導体化合物素子の先端部にはハンダ付けが容易になるようにニッケルメッキが施されている。 (2) Second Assembly Method of Thermoelectric Module Next, a second assembly method will be described based on FIG. In this case, the four metallization layers 11b (12b, 13b, 14b) are formed on the front surface (upper surface) and the thermoelectric element wiring patterns 11a (12a, 13a, 14a) are formed on the rear surface (lower surface). An upper substrate 11 (12, 13, 14) is prepared. Further, a lower substrate 15 is prepared in which metallized layers 15b, 15b, 15b, 15b divided into four are formed on the back surface (lower surface), and the thermoelectric element wiring pattern 15a is formed on the front surface (upper surface). Further, a thermoelectric element 16 composed of a plurality of P-type semiconductor compound elements and N-type semiconductor compound elements is prepared. Note that nickel plating is applied to the tip portions of the P-type semiconductor compound device and the N-type semiconductor compound device so as to facilitate soldering.

ついで、下基板１５に形成された熱電素子用配線パターン１５ａ上に、Ｐ型半導体化合物素子およびＮ型半導体化合物素子からなる熱電素子１６を交互に配列する。この後、図３（ａ）に示すように、下基板１５に形成された多数の熱電素子用配線パターン１５ａ，１５ａ，１５ａ，１５ａとＰ型半導体化合物素子とＮ型半導体化合物素子とが交互に接続されるようにＳｎＳｂ合金やＳｎＡｕ合金やＳｎＡｇＣｕ合金からなるハンダによりハンダ付けした。   Next, thermoelectric elements 16 composed of P-type semiconductor compound elements and N-type semiconductor compound elements are alternately arranged on the thermoelectric element wiring pattern 15 a formed on the lower substrate 15. Thereafter, as shown in FIG. 3A, a large number of thermoelectric element wiring patterns 15a, 15a, 15a, 15a, P-type semiconductor compound elements, and N-type semiconductor compound elements formed on the lower substrate 15 are alternately formed. Soldering was performed using solder made of SnSb alloy, SnAu alloy, or SnAgCu alloy so as to be connected.

ついで、下基板１５に接合固定されたＰ型半導体化合物素子およびＮ型半導体化合物素子からなる熱電素子１６の上に、裏面（下面）に熱電素子用配線パターン１１ａ（１２ａ，１３ａ，１４ａ）が形成された４枚の上基板１１（１２，１３，１４）を載置する。この後、上基板１１（１２，１３，１４）に形成された熱電素子用配線パターン１１ａ（１２ａ，１３ａ，１４ａ）と、Ｐ型半導体化合物素子およびＮ型半導体化合物素子からなる熱電素子１６とをＳｎＳｂ合金やＳｎＡｕ合金やＳｎＡｇＣｕ合金からなるハンダによりハンダ付けする。これにより、図３（ｂ）に示すように、上基板１０ａが分割上基板１１，１２，１３，１４に４分割された熱電モジュール１０が作製されることとなる。   Next, the thermoelectric element wiring pattern 11a (12a, 13a, 14a) is formed on the back surface (lower surface) on the thermoelectric element 16 composed of the P-type semiconductor compound element and the N-type semiconductor compound element bonded and fixed to the lower substrate 15. The four upper substrates 11 (12, 13, 14) thus placed are placed. Thereafter, a thermoelectric element wiring pattern 11a (12a, 13a, 14a) formed on the upper substrate 11 (12, 13, 14) and a thermoelectric element 16 composed of a P-type semiconductor compound element and an N-type semiconductor compound element are provided. Soldering is performed using solder made of SnSb alloy, SnAu alloy, or SnAgCu alloy. As a result, as shown in FIG. 3B, the thermoelectric module 10 in which the upper substrate 10 a is divided into four divided upper substrates 11, 12, 13, and 14 is manufactured.

なお、上述のように下基板１５に熱電素子１６を接合した後、上基板１１（１２，１３，１４）を接合することに代えて、上基板１１（１２，１３，１４）と熱電素子１６との接合と、熱電素子１６と下基板１５との接合を同時に行うようにしてもよい。また、上述のように上基板を分割基板とすることに代えて、下基板を分割基板とするようにしてもよい。さらに、上基板と下基板の両方を分割基板とするようにしてもよい。ただし、この場合は、熱電素子が直列に接続され、かつ熱電モジュールが形成されたときにバラバラならないに考慮する必要がある。   In addition, after joining the thermoelectric element 16 to the lower substrate 15 as described above, instead of joining the upper substrate 11 (12, 13, 14), the upper substrate 11 (12, 13, 14) and the thermoelectric element 16 are joined. The thermoelectric element 16 and the lower substrate 15 may be bonded at the same time. Further, instead of using the upper substrate as the divided substrate as described above, the lower substrate may be used as the divided substrate. Further, both the upper substrate and the lower substrate may be divided substrates. However, in this case, it is necessary to consider so that the thermoelectric elements are connected in series and do not vary when the thermoelectric module is formed.

２．実施例２
上述した実施例１の熱電モジュール１０については、熱電素子１６に対する防湿対策が考慮されていないが、使用する環境によっては防湿対策を施す必要がある。そこで、本実施例２の熱電モジュールにおいては防湿対策を施すようにしたことに特徴を有し、図４に基づいて本実施例２の熱電モジュール２０を詳細に説明する。なお、図４において、図１と同一符号は同一名称を表すので、その説明は省略することとする。 2. Example 2
The thermoelectric module 10 of the first embodiment described above does not consider moisture-proof measures for the thermoelectric element 16, but it is necessary to take moisture-proof measures depending on the environment in which it is used. Therefore, the thermoelectric module of the second embodiment is characterized in that moisture-proof measures are taken, and the thermoelectric module 20 of the second embodiment will be described in detail with reference to FIG. In FIG. 4, the same reference numerals as those in FIG. 1 represent the same names, and the description thereof will be omitted.

本実施例２の熱電モジュール２０は、図４に示すように、分割上基板１１，１２，１３，１４の間隙部ｘ（分割上基板１１と１２の間、分割上基板１１と１３の間、分割上基板１２と１４の間、分割上基板１３と１４の間、）に、防湿性を有するエポキシ系樹脂、シリコーン系樹脂、ポリイミド系樹脂、アクリル系樹脂などからなる充填材２１を充填している。また、４分割された分割上基板１１，１２，１３，１４の周縁と下基板１５の周縁との間の周囲に、防湿性を有するエポキシ系樹脂、シリコーン系樹脂、ポリイミド系樹脂、アクリル系樹脂などからなる防湿壁２２が形成されている。なお、この場合の各分割上基板１１，１２，１３，１４の平面度も８μｍで、図９に示す分割上基板７１，７２，７３，７４の平面度が２２μｍであるのに対して、平面度が向上することとなる。   As shown in FIG. 4, the thermoelectric module 20 of the second embodiment has a gap x between the divided upper substrates 11, 12, 13, 14 (between the divided upper substrates 11 and 12, between the divided upper substrates 11 and 13, Between the divided upper substrates 12 and 14 and between the divided upper substrates 13 and 14), a filler 21 made of a moisture-proof epoxy resin, silicone resin, polyimide resin, acrylic resin, or the like is filled. Yes. Further, an epoxy resin, a silicone resin, a polyimide resin, and an acrylic resin having moisture resistance are provided around the periphery of the divided upper substrates 11, 12, 13, and 14 and the periphery of the lower substrate 15. A moisture barrier 22 is formed. In this case, the flatness of each of the divided upper substrates 11, 12, 13, and 14 is also 8 μm, whereas the flatness of the divided upper substrates 71, 72, 73, and 74 shown in FIG. 9 is 22 μm. The degree will be improved.

このように、間隙部ｘに充填材２１が充填されているとともに、各分割上基板１１，１２，１３，１４の周縁と下基板１５の周縁との間の周囲に防湿壁２２が形成されていると、Ｐ型半導体化合物素子およびＮ型半導体化合物素子からなる熱電素子１６は外気と遮断されることとなる。これにより、応力緩和のために分割上基板１１，１２，１３，１４を用いても防湿効果を発揮させることが可能となり、各熱電素子１６の耐久性が向上して、この種の熱電モジュール２０の長寿命化が可能となる。   In this way, the gap portion x is filled with the filler 21, and the moisture barrier 22 is formed around the periphery of each divided upper substrate 11, 12, 13, 14 and the periphery of the lower substrate 15. If so, the thermoelectric element 16 composed of the P-type semiconductor compound element and the N-type semiconductor compound element is blocked from the outside air. Thereby, even if the divided upper substrates 11, 12, 13, and 14 are used for stress relaxation, it becomes possible to exert a moisture-proof effect, and the durability of each thermoelectric element 16 is improved, and this type of thermoelectric module 20. The service life can be extended.

この場合、各上基板１１（１２，１３，１４）の間隙部ｘに充填材２１が充填した際に、図５（ａ）に示すように、充填材２１が各上基板１１（１２，１３，１４）より突出して形成される場合がある。このように充填材２１が各上基板１１（１２，１３，１４）より突出した状態で作製された熱電モジュール２０を用いた場合、これらの上基板１１（１２，１３，１４）の上に被冷却物が配置されると、各上基板１１（１２，１３，１４）と被冷却物との間に隙間が生じる。このため、これらの界面での熱抵抗が著しく大きくなる。   In this case, when the filler 21 is filled in the gap portion x of each upper substrate 11 (12, 13, 14), as shown in FIG. 5A, the filler 21 is transferred to each upper substrate 11 (12, 13). , 14) and may protrude. Thus, when the thermoelectric module 20 produced in the state in which the filler 21 protrudes from each upper substrate 11 (12, 13, 14) is used, it is covered on these upper substrates 11 (12, 13, 14). When the cooling object is disposed, a gap is generated between each upper substrate 11 (12, 13, 14) and the object to be cooled. For this reason, the thermal resistance at these interfaces is significantly increased.

ところが、充填材２１が各上基板１１（１２，１３，１４）より突出した場合であっても、各上基板１１（１２，１３，１４）の表面にメタライズ層１１ｂ（１２ｂ，１３ｂ，１４ｂ）が形成されいて、このメタライズ層１１ｂ（１２ｂ，１３ｂ，１４ｂ）の厚みが充填材２１の突出部の厚みよりも厚ければ、図５（ｂ）に示すように、充填材２１がメタライズ層１１ｂ（１２ｂ，１３ｂ，１４ｂ）の表面から突出することはなくなる。なお、充填材２１の突出厚みを少なくするためには、充填材２１を刷毛により塗りつける等の方法を採用するようにすればよい。   However, even when the filler 21 protrudes from each upper substrate 11 (12, 13, 14), the metallized layer 11b (12b, 13b, 14b) is formed on the surface of each upper substrate 11 (12, 13, 14). Is formed, and the thickness of the metallized layer 11b (12b, 13b, 14b) is larger than the thickness of the protruding portion of the filler 21, the filler 21 becomes metallized layer 11b as shown in FIG. It does not protrude from the surface of (12b, 13b, 14b). In order to reduce the protruding thickness of the filler 21, a method such as applying the filler 21 with a brush may be employed.

なお、各上基板１１（１２，１３，１４）の表面にメタライズ層１１ｂ（１２ｂ，１３ｂ，１４ｂ）を形成する場合、メタライズ層１１ｂ（１２ｂ，１３ｂ，１４ｂ）が間隙部ｘの近傍まで延出していると、図５（ｃ）に示すように、充填材２１がメタライズ層１１ｂ（１２ｂ，１３ｂ，１４ｂ）より突出して形成されるようになる。さらに、メタライズ層１１ｂ（１２ｂ，１３ｂ，１４ｂ）が間隙部ｘの近傍まで延出していると、分割基板とするためのダイシング加工の際に、図５（ｄ）に示すように、切断バリｚが生じることがある。   When the metallized layer 11b (12b, 13b, 14b) is formed on the surface of each upper substrate 11 (12, 13, 14), the metallized layer 11b (12b, 13b, 14b) extends to the vicinity of the gap x. Then, as shown in FIG. 5C, the filler 21 is formed to protrude from the metallized layer 11b (12b, 13b, 14b). Further, if the metallized layer 11b (12b, 13b, 14b) extends to the vicinity of the gap x, a cutting burr z is formed as shown in FIG. May occur.

これらのことを考慮すると、各上基板１１（１２，１３，１４）の表面にメタライズ層１１ｂ（１２ｂ，１３ｂ，１４ｂ）を形成する場合、間隙部ｘの近傍まで延出しないようにメタライズ層１１ｂ（１２ｂ，１３ｂ，１４ｂ）を形成する必要があり、その幅ｔ（図５（ｂ）参照）は０．１ｍｍ以上（ｔ≧０．１ｍｍ）とするのが望ましい。   In consideration of these matters, when the metallized layer 11b (12b, 13b, 14b) is formed on the surface of each upper substrate 11 (12, 13, 14), the metallized layer 11b is not extended to the vicinity of the gap portion x. (12b, 13b, 14b) must be formed, and the width t (see FIG. 5B) is preferably 0.1 mm or more (t ≧ 0.1 mm).

３．変形例
（１）第１変形例
上述した実施例１，２においては、４分割した上基板を用いる例について説明した。ところが、上基板の分割数は４分割に限る必要はなく、必要な分割数にして用いることが可能である。そこで、１６分割した上基板を用いる変形例（第１変形例）について、図６に基づいて以下に説明する。なお、図６において、図１、図４と同一符号は同一名称を表すので、その説明は省略することとする。 3. Modified Example (1) First Modified Example In the first and second embodiments described above, the example in which the upper substrate divided into four parts is used has been described. However, the number of divisions of the upper substrate need not be limited to four, and can be used with a necessary number of divisions. Therefore, a modified example (first modified example) using the upper substrate divided into 16 will be described below with reference to FIG. In FIG. 6, the same reference numerals as those in FIGS. 1 and 4 represent the same names, and the description thereof will be omitted.

本第１変形例の熱電モジュール３０は、図６に示すように、１６分割された上基板３１，３１・・・を用いていて、各上基板３１の下面（裏面）には熱電素子用配線パターン３１ａが形成されており、その上面にはメタライズ層３１ｂが形成されている。そして、上基板３１，３１・・・に形成された熱電素子用配線パターン３１ａと、下基板１５に形成された熱電素子用配線パターン１５ａとの間に、多数の熱電素子１６が電気的に直列接続されて形成されている。この場合、これらの１６分割された上基板３１，３１・・・の間隙部ｘに、防湿性を有するエポキシ系樹脂、シリコーン系樹脂、ポリイミド系樹脂、アクリル樹脂などからなる充填材３２が充填されている。
本第１変形例の熱電モジュール３０においては、分割基板のサイズが小さくなるため、熱電モジュール３０の組み立て時のハンダ付けの際に発生する熱応力に起因する基板の反りがより小さくなって、平面度がさらに向上することとなる。 As shown in FIG. 6, the thermoelectric module 30 of the first modification uses 16 divided upper substrates 31, 31..., And thermoelectric element wiring is provided on the lower surface (back surface) of each upper substrate 31. A pattern 31a is formed, and a metallized layer 31b is formed on the upper surface thereof. A number of thermoelectric elements 16 are electrically connected in series between the thermoelectric element wiring pattern 31a formed on the upper substrate 31, 31... And the thermoelectric element wiring pattern 15a formed on the lower substrate 15. Connected and formed. In this case, the gap portion x between the 16 divided upper substrates 31, 31... Is filled with a filler 32 made of epoxy resin, silicone resin, polyimide resin, acrylic resin or the like having moisture resistance. ing.
In the thermoelectric module 30 of the first modified example, since the size of the divided substrate is reduced, the warpage of the substrate due to thermal stress generated during soldering during assembly of the thermoelectric module 30 is further reduced, and The degree will be further improved.

（２）第２変形例
また、上述した実施例１，２においては、分割した上基板を用いる例について説明した。ところが、分割は上基板に限る必要はなく、下基板を分割するようにしてもよい。そこで、下基板を分割した変形例（第２変形例）について、図７に基づいて以下に説明する。なお、図７において、図１、図４と同一符号は同一名称を表すので、その説明は省略することとする。 (2) Second Modification In the first and second embodiments described above, the example in which the divided upper substrate is used has been described. However, the division need not be limited to the upper substrate, and the lower substrate may be divided. Therefore, a modified example (second modified example) in which the lower substrate is divided will be described below with reference to FIG. In FIG. 7, the same reference numerals as those in FIGS. 1 and 4 represent the same names, and the description thereof will be omitted.

本第２変形例の熱電モジュール４０は、図７に示すように、大面積下基板４５と小面積下基板４６とに６分割された下基板４５，４６を用いていて、各下基板４５（４６）の上面には熱電素子用配線パターン４５ａ（４６ａ）が形成されており、その下面（裏面）にはメタライズ層４５ｂ（４６ｂ）が形成されている。そして、上基板１１（１２，１３，１４）に形成された熱電素子用配線パターン１１ａ（１２ａ，１３ａ，１４ａ）と、下基板４５（４６）に形成された熱電素子用配線パターン４５ａ（４６ａ）との間に、多数の熱電素子１６が電気的に直列接続されて形成されている。この場合、これらの６分割された下基板４５（４６）の間隙部ｘに、防湿性を有するエポキシ系樹脂、シリコーン系樹脂、ポリイミド系樹脂、アクリル系樹脂などからなる充填材４７が充填されている。
本第２変形例の熱電モジュール４０においては、上基板と下基板の両方が分割されているため、上基板および下基板の分割基板のサイズが共に小さくなる。このため、熱電モジュール４０の組み立て時のハンダ付けの際に発生する熱応力に起因する基板の反りがより以上に小さくなって、平面度がより以上に向上することとなる。 As shown in FIG. 7, the thermoelectric module 40 of the second modification uses lower substrates 45, 46 divided into a large area lower substrate 45 and a small area lower substrate 46, and each lower substrate 45 ( A thermoelectric element wiring pattern 45a (46a) is formed on the upper surface of 46), and a metallized layer 45b (46b) is formed on its lower surface (back surface). Then, a thermoelectric element wiring pattern 11a (12a, 13a, 14a) formed on the upper substrate 11 (12, 13, 14) and a thermoelectric element wiring pattern 45a (46a) formed on the lower substrate 45 (46). In between, a large number of thermoelectric elements 16 are electrically connected in series. In this case, the gap portion x of the six-divided lower substrate 45 (46) is filled with a filler 47 made of a moisture-proof epoxy resin, silicone resin, polyimide resin, acrylic resin, or the like. Yes.
In the thermoelectric module 40 of the second modified example, since both the upper substrate and the lower substrate are divided, the sizes of the divided substrates of the upper substrate and the lower substrate are both reduced. For this reason, the curvature of the board | substrate resulting from the thermal stress which generate | occur | produces at the time of the soldering at the time of the assembly of the thermoelectric module 40 becomes smaller more, and flatness improves more.

（３）第３変形例
さらに、上述した実施例１，２においては、分割した１つの上基板に１つのメタライズ層を形成する例について説明した。ところが、分割した１つの上基板に形成するメタライズ層を１つに限る必要はなく、複数に分割することが可能である。そこで、分割した１つの上基板に形成するメタライズ層を４つにした変形例（第３変形例）について、図８に基づいて以下に説明する。なお、図８において、図１、図４と同一符号は同一名称を表すので、その説明は省略することとする。 (3) Third Modification Furthermore, in the first and second embodiments, the example in which one metallized layer is formed on one divided upper substrate has been described. However, it is not necessary to limit the metallized layer formed on one divided upper substrate to one, and it is possible to divide into a plurality of layers. Accordingly, a modified example (third modified example) in which four metallized layers formed on one divided upper substrate are described below with reference to FIG. In FIG. 8, the same reference numerals as those in FIGS. 1 and 4 represent the same names, and the description thereof will be omitted.

本第３変形例の熱電モジュール５０は、図８に示すように、各分割上基板１１（１２，１３，１４）の各表面（上面）には４分割されたメタライズ層５１ｂ，５１ｂ，５１ｂ，５１ｂ（５２ｂ，５２ｂ，５２ｂ，５２ｂ、５３ｂ，５３ｂ，５３ｂ，５３ｂ、５４ｂ，５４ｂ，５４ｂ，５４ｂ）が形成されており、下基板１５の表面（裏面）にも９分割されたメタライズ層５５ｂ，５５ｂ・・・が形成されている。この場合も、各分割上基板１１（１２，１３，１４）の間隙部ｘに、防湿性を有するエポキシ系樹脂、シリコーン系樹脂、ポリイミド系樹脂、アクリル系樹脂などからなる充填材５６が充填されている。
本第３変形例の熱電モジュール５０においては、上基板と下基板の両方の両面にメタライズ層と熱電素子用配線パターンが形成されているので、熱電モジュール５０の組み立て時のハンダ付けの際に発生する熱に起因するメタライズ層と熱電素子用配線パターンの熱膨張が略均衡するようになる。これにより基板の反りがより小さくなって、平面度がさらに向上することとなる。 As shown in FIG. 8, the thermoelectric module 50 according to the third modified example has four divided metallized layers 51 b, 51 b, 51 b, and the like on each surface (upper surface) of each divided upper substrate 11 (12, 13, 14). 51b (52b, 52b, 52b, 52b, 53b, 53b, 53b, 53b, 54b, 54b, 54b, 54b) is formed, and the metallized layer 55b divided into nine on the front surface (back surface) of the lower substrate 15; 55b ... are formed. Also in this case, the gap portion x of each divided upper substrate 11 (12, 13, 14) is filled with a filler 56 made of a moisture-proof epoxy resin, silicone resin, polyimide resin, acrylic resin, or the like. ing.
In the thermoelectric module 50 of the third modified example, the metallized layer and the thermoelectric element wiring pattern are formed on both surfaces of the upper substrate and the lower substrate. Therefore, the thermoelectric module 50 is generated when the thermoelectric module 50 is soldered. The thermal expansion of the metallized layer and the thermoelectric element wiring pattern due to the generated heat is substantially balanced. Accordingly, the warpage of the substrate is further reduced, and the flatness is further improved.

なお、上述した実施の形態においては、下基板の熱電素子用配線パターン（導電層）の端部に形成された一対の電極部１５ｃにリード線（スズめっき銅線や金メッキ銅線など）１７を接続する例について説明したが、リード線に代えて、ワイヤーボンディングによる金ワイヤを接続するようにしてもよい。   In the above-described embodiment, lead wires (such as tin-plated copper wire and gold-plated copper wire) 17 are connected to the pair of electrode portions 15c formed at the end portions of the thermoelectric element wiring pattern (conductive layer) on the lower substrate. Although an example of connection has been described, a gold wire by wire bonding may be connected instead of the lead wire.

実施例１の熱電モジュールを模式的に示す図であり、図１（ａ）はその上面を模式的に示す上面図であり、図１（ｂ）は、そのＡ−Ａ’断面を模式的に示す断面図である。It is a figure which shows typically the thermoelectric module of Example 1, Fig.1 (a) is a top view which shows the upper surface typically, FIG.1 (b) shows the AA 'cross section typically. It is sectional drawing shown. 図１に示す実施例１の熱電モジュールの製造方法を模式的に示す断面図であり、図２（ａ）は分割基板が未切断の状態を模式的に示す断面図であり、図２（ｂ）は切断されて分割基板とされた状態を模式的に示す断面図である。FIG. 2 is a cross-sectional view schematically showing a method of manufacturing the thermoelectric module of Example 1 shown in FIG. 1, and FIG. 2A is a cross-sectional view schematically showing a state where the divided substrate is not cut, and FIG. ) Is a cross-sectional view schematically showing a state where the substrate has been cut into a divided substrate. 図１に示す実施例１の熱電モジュールの他の製造方法を模式的に示す断面図であり、図３（ａ）は分割基板が未接合の状態を模式的に示す断面図であり、図３（ｂ）は分割基板が接合された状態を模式的に示す断面図である。FIG. 3 is a cross-sectional view schematically showing another method for manufacturing the thermoelectric module of Example 1 shown in FIG. 1, and FIG. 3A is a cross-sectional view schematically showing a state in which the divided substrates are not joined. (B) is sectional drawing which shows typically the state by which the division | segmentation board | substrate was joined. 実施例２の熱電モジュールを模式的に示す図であり、図４（ａ）はその正面を模式的に示す正面図であり、図４（ｂ）はその上面を模式的に示す上面図であり、図４（ｃ）は、図４（ｂ）のＡ−Ａ’断面を模式的に示す断面図である。FIG. 4A is a diagram schematically illustrating a thermoelectric module of Example 2, FIG. 4A is a front view schematically illustrating the front surface, and FIG. 4B is a top view schematically illustrating the top surface thereof. FIG. 4C is a cross-sectional view schematically showing the AA ′ cross section of FIG. 充填材が充填された状態を説明する断面図であり、図５（ａ）は充填材が基板表面から突出した状態を模式的に示す断面図であり、図５（ｂ）は充填材が基板表面から突出してもメタライズ層があれば突出しない状態を模式的に示す断面図であり、図５（ｃ）はメタライズ層が分割部の近傍まで延出していると充填材がメタライズ層表面から突出する状態を模式的に示す断面図であり、図５（ｄ）はメタライズ層が分割部の近傍まで延出していると切断時にバリ生じる状態を模式的に示す断面図である。FIG. 5A is a cross-sectional view illustrating a state in which the filler is filled, FIG. 5A is a cross-sectional view schematically illustrating a state in which the filler protrudes from the substrate surface, and FIG. FIG. 5C is a cross-sectional view schematically showing a state in which there is a metallized layer even if it protrudes from the surface, and FIG. 5C shows that the filler protrudes from the surface of the metallized layer when the metallized layer extends to the vicinity of the divided portion. FIG. 5D is a cross-sectional view schematically showing a state in which burrs are generated at the time of cutting when the metallized layer extends to the vicinity of the divided portion. 第１変形例の熱電モジュールを模式的に示す図であり、図６（ａ）はその上面を模式的に示す上面図であり、図６（ｂ）は、図６（ａ）のＡ−Ａ’断面を模式的に示す断面図である。It is a figure which shows typically the thermoelectric module of a 1st modification, Fig.6 (a) is a top view which shows the upper surface typically, FIG.6 (b) is AA of Fig.6 (a). 'A cross-sectional view schematically showing a cross section. 第２変形例の熱電モジュールを模式的に示す図であり、図７（ａ）はその下面を模式的に示す下面図であり、図７（ｂ）は、図７（ａ）のＡ−Ａ’断面を模式的に示す断面図である。It is a figure which shows typically the thermoelectric module of a 2nd modification, Fig.7 (a) is a bottom view which shows the lower surface typically, FIG.7 (b) is AA of Fig.7 (a). 'A cross-sectional view schematically showing a cross section. 第３変形例の熱電モジュールを模式的に示す図であり、図８（ａ）はその上面を模式的に示す上面図であり、図８（ｂ）は、図８（ａ）のＡ−Ａ’断面を模式的に示す断面図である。It is a figure which shows typically the thermoelectric module of a 3rd modification, Fig.8 (a) is a top view which shows the upper surface typically, FIG.8 (b) is AA of Fig.8 (a). 'A cross-sectional view schematically showing a cross section. 従来例の熱電モジュールを模式的に示す図である。It is a figure which shows typically the thermoelectric module of a prior art example.

符号の説明Explanation of symbols

１０…実施例１の熱電モジュール、１０ａ…上基板、１１，１２，１３，１４…分割上基板、１１ａ，１２ａ，１３ａ，１４ａ…熱電素子用配線パターン、１１ｂ，１２ｂ，１３ｂ，１４ｂ…メタライズ層、１５…下基板、１５ａ…熱電素子用配線パターン、１５ｂ…メタライズ層、１５ｃ…電極部、１６…熱電素子、１７…リード線、２０…実施例２の熱電モジュール、２１…充填材、２２…防湿壁、３０…変形例１の熱電モジュール、３１…上基板、３１ａ…熱電素子用配線パターン、３１ｂ…メタライズ層、３２…充填材、４０…変形例２の熱電モジュール、４５…大面積下基板、４５ａ…熱電素子用配線パターン、４５ｂ…メタライズ層、４６…小面積下基板、４６ａ…熱電素子用配線パターン、４６ｂ…メタライズ層、４７…充填材、５０…変形例３の熱電モジュール、５１ａ，５２ａ，５３ａ，５４ａ…熱電素子用配線パターン、５１ｂ，５２ｂ，５３ｂ，５４ｂ…メタライズ層、５５ｂ…メタライズ層、５６…充填材 DESCRIPTION OF SYMBOLS 10 ... Thermoelectric module of Example 1, 10a ... Upper substrate, 11, 12, 13, 14 ... Divided upper substrate, 11a, 12a, 13a, 14a ... Wiring pattern for thermoelectric elements, 11b, 12b, 13b, 14b ... Metallization layer 15 ... Lower substrate, 15a ... Thermoelectric element wiring pattern, 15b ... Metallized layer, 15c ... Electrode part, 16 ... Thermoelectric element, 17 ... Lead wire, 20 ... Thermoelectric module of Example 2, 21 ... Filler, 22 ... Moisture barrier, 30 ... thermoelectric module of modification 1 31 ... upper substrate, 31a ... wiring pattern for thermoelectric element, 31b ... metallized layer, 32 ... filler, 40 ... thermoelectric module of modification 2, 45 ... lower substrate of large area 45a ... Wiring pattern for thermoelectric elements, 45b ... Metallized layer, 46 ... Lower substrate, 46a ... Wiring pattern for thermoelectric elements, 46b ... Metalized layer, 47 ... Filling , 50 ... thermoelectric module variant 3, 51a, 52a, 53a, 54a ... wiring pattern thermoelectric element, 51b, 52 b, 53b, 54b ... metallization layer, 55b ... metallized layer, 56 ... filler

Claims (9)

裏面に熱電素子用配線パターンが形成された上基板と、表面に熱電素子用配線パターンが形成された下基板と、これらの両基板の前記熱電素子用配線パターン間で直列接続されるように配置・固定された複数の熱電素子とからなる熱電モジュールであって、
前記上基板あるいは前記下基板のうち少なくとも一方の基板は複数個に分割されて分割部が形成されているとともに、
前記複数個に分割されている基板の前記熱電素子用配線パターンが形成されている面とは反対側の面の前記分割部の近傍を除く部分にはメタライズ層が形成されていることを特徴とする熱電モジュール。 An upper substrate having a thermoelectric element wiring pattern formed on the back surface, a lower substrate having a thermoelectric element wiring pattern formed on the front surface, and arranged so that the thermoelectric element wiring patterns of these two substrates are connected in series. A thermoelectric module comprising a plurality of fixed thermoelectric elements,
At least one of the upper substrate and the lower substrate is divided into a plurality of divided portions, and a divided portion is formed .
A metallized layer is formed on a portion of the surface of the substrate divided into a plurality of portions excluding the vicinity of the divided portion on the surface opposite to the surface on which the thermoelectric element wiring pattern is formed. Thermoelectric module to do. 前記メタライズ層の厚みは前記熱電素子用配線パターンの厚みと同等以下になるように形成されていることを特徴とする請求項１に記載の熱電モジュール。   2. The thermoelectric module according to claim 1, wherein a thickness of the metallized layer is formed to be equal to or less than a thickness of the thermoelectric element wiring pattern. 前記上基板の周縁と前記下基板の周縁との間に防湿壁が形成されているとともに、前記複数個に分割されている基板間の間隙部に充填材が充填されていることを特徴とする請求項１または請求項２に記載の熱電モジュール。 A moisture barrier is formed between a peripheral edge of the upper substrate and a peripheral edge of the lower substrate, and a filler is filled in a gap portion between the plurality of divided substrates. The thermoelectric module according to claim 1 or 2. 前記防湿壁および前記充填材はエポキシ系樹脂、シリコーン系樹脂、ポリイミド系樹脂、アクリル系樹脂のいずれかから選択されていることを特徴とする請求項３に記載の熱電モジュール。   4. The thermoelectric module according to claim 3, wherein the moisture barrier and the filler are selected from an epoxy resin, a silicone resin, a polyimide resin, and an acrylic resin. 裏面に熱電素子用配線パターンが形成された上基板と、表面に熱電素子用配線パターンが形成された下基板と、複数の熱電素子とを備え、これらの両基板の前記熱電素子用配線パターン間で前記複数の熱電素子が直列接続されるように配置・固定する熱電モジュールの製造方法であって、
前記熱電素子用配線パターンが形成されている面とは反対側の面に複数に分割されたメタライズ層が形成された下基板と、前記熱電素子用配線パターンが形成されている面とは反対側の面に複数に分割されたメタライズ層が形成された上基板の前記熱電素子用配線パターン間で前記複数の熱電素子が直列接続されるように当該熱電素子を接合する熱電素子接合工程と、
前記熱電素子接合工程により熱電素子が接合された前記下基板および前記上基板の少なくとも一方の基板を前記複数に分割されたメタライズ層の間で複数個に分割する分割工程とを備えたことを特徴とする熱電モジュールの製造方法。 An upper substrate having a thermoelectric element wiring pattern formed on the back surface, a lower substrate having a thermoelectric element wiring pattern formed on the front surface, and a plurality of thermoelectric elements, and between the thermoelectric element wiring patterns of these two substrates A method of manufacturing a thermoelectric module in which the plurality of thermoelectric elements are arranged and fixed so as to be connected in series,
A lower substrate having a plurality of divided metallized layers formed on a surface opposite to the surface on which the thermoelectric element wiring pattern is formed, and a side opposite to the surface on which the thermoelectric element wiring pattern is formed A thermoelectric element joining step for joining the thermoelectric elements so that the thermoelectric elements are connected in series between the thermoelectric element wiring patterns on the upper substrate on which a plurality of metallized layers are formed on the surface of
A dividing step of dividing the at least one of the lower substrate and the upper substrate to which the thermoelectric elements are bonded by the thermoelectric element bonding step into a plurality of metallized layers divided into the plurality of metallized layers. A method for manufacturing a thermoelectric module. 裏面に熱電素子用配線パターンが形成された上基板と、表面に熱電素子用配線パターンが形成された下基板と、複数の熱電素子とを備え、これらの両基板の前記熱電素子用配線パターン間で前記複数の熱電素子が直列接続されるように配置・固定する熱電モジュールの製造方法であって、
前記上基板と前記下基板の少なくとも一方は複数個に分割された分割基板となされていて、当該複数個に分割された分割基板の前記熱電素子用配線パターンが形成されている面とは反対側の面の分割部の近傍を除く部分にメタライズ層が形成されており、
前記分割基板となされていない基板の前記熱電素子用配線パターンが形成されている面とは反対側の面には複数に分割されたメタライズ層が形成されていて、
前記複数個に分割された分割基板に形成された前記熱電素子用配線パターンと、前記分割基板となされていない基板に形成された前記熱電素子用配線パターンとの間に前記複数の熱電素子を配置して、当該熱電素子が前記両熱電素子用配線パターンにより同時に直列接続されるように接合する熱電素子接合工程を備えたことを特徴とする熱電モジュールの製造方法。 An upper substrate having a thermoelectric element wiring pattern formed on the back surface, a lower substrate having a thermoelectric element wiring pattern formed on the front surface, and a plurality of thermoelectric elements, and between the thermoelectric element wiring patterns of these two substrates A method of manufacturing a thermoelectric module in which the plurality of thermoelectric elements are arranged and fixed so as to be connected in series,
At least one of the upper substrate and the lower substrate is a divided substrate divided into a plurality of parts, and the side of the divided substrate divided into the plurality is opposite to the surface on which the thermoelectric element wiring pattern is formed. A metallized layer is formed in a portion excluding the vicinity of the divided portion of the surface of
A metallized layer divided into a plurality of parts is formed on the surface of the substrate that is not the divided substrate, on the side opposite to the surface on which the wiring pattern for thermoelectric elements is formed,
The plurality of thermoelectric elements are disposed between the thermoelectric element wiring pattern formed on the divided substrate divided into the plurality and the thermoelectric element wiring pattern formed on the substrate that is not the divided substrate. A thermoelectric module manufacturing method comprising a thermoelectric element bonding step of bonding the thermoelectric elements so that the thermoelectric elements are simultaneously connected in series by the wiring patterns for both thermoelectric elements . 裏面に熱電素子用配線パターンが形成された上基板と、表面に熱電素子用配線パターンが形成された下基板と、複数の熱電素子とを備え、これらの両基板の前記熱電素子用配線パターン間で前記複数の熱電素子が直列接続されるように配置・固定する熱電モジュールの製造方法であって、
前記上基板と前記下基板の少なくとも一方は複数個に分割された分割基板となされていて、当該複数個に分割された分割基板の前記熱電素子用配線パターンが形成されている面とは反対側の面の分割部の近傍を除く部分にメタライズ層が形成されており、
前記分割基板となされていない基板の前記熱電素子用配線パターンが形成されている面とは反対側の面には複数に分割されたメタライズ層が形成されていて、
前記分割基板となされていない基板の前記熱電素子用配線パターンに前記複数の熱電素子を接合する熱電素子接合工程と、
前記複数の熱電素子が接合されていない前記複数個に分割された分割基板の前記熱電素子用配線パターンに前記熱電素子接合工程により接合された前記複数の熱電素子が直列接続されるように接合する分割基板接合工程とを備えたことを特徴とする熱電モジュールの製造方法。 An upper substrate having a thermoelectric element wiring pattern formed on the back surface, a lower substrate having a thermoelectric element wiring pattern formed on the front surface, and a plurality of thermoelectric elements, and between the thermoelectric element wiring patterns of these two substrates A method of manufacturing a thermoelectric module in which the plurality of thermoelectric elements are arranged and fixed so as to be connected in series,
At least one of the upper substrate and the lower substrate is a divided substrate divided into a plurality of parts, and the side of the divided substrate divided into the plurality is opposite to the surface on which the thermoelectric element wiring pattern is formed. A metallized layer is formed in a portion excluding the vicinity of the divided portion of the surface of
A metallized layer divided into a plurality of parts is formed on the surface of the substrate that is not the divided substrate, on the side opposite to the surface on which the wiring pattern for thermoelectric elements is formed,
A thermoelectric element bonding step of bonding the plurality of heat Denmoto element in the wiring pattern for thermoelectric element substrate not made with the divided substrate,
The plurality of thermoelectric elements joined by the thermoelectric element joining step are joined in series to the thermoelectric element wiring pattern of the divided substrate divided into a plurality of parts, where the plurality of thermoelectric elements are not joined. A method for manufacturing a thermoelectric module, comprising: a divided substrate bonding step. 裏面に熱電素子用配線パターンが形成された上基板と、表面に熱電素子用配線パターンが形成された下基板と、複数の熱電素子とを備え、これらの両基板の前記熱電素子用配線パターン間で前記複数の熱電素子が直列接続されるように配置・固定する熱電モジュールの製造方法であって、
前記上基板と前記下基板の少なくとも一方は複数個に分割された分割基板となされていて、当該複数個に分割された分割基板の前記熱電素子用配線パターンが形成されている面とは反対側の面の分割部の近傍を除く部分にメタライズ層が形成されており、
前記分割基板となされていない基板の前記熱電素子用配線パターンが形成されている面とは反対側の面には複数に分割されたメタライズ層が形成されていて、
前記複数個に分割された分割基板の前記熱電素子用配線パターンに前記複数の熱電素子を接合する熱電素子接合工程と、
前記熱電素子接合工程により接合された複数の熱電素子が分割されていない基板の熱電素子用配線パターンにより直列接続されるように当該分割されていない基板の熱電素子用配線パターンに接合する基板接合工程とを備えたことを特徴とする熱電モジュールの製造方法。 An upper substrate having a thermoelectric element wiring pattern formed on the back surface, a lower substrate having a thermoelectric element wiring pattern formed on the front surface, and a plurality of thermoelectric elements, and between the thermoelectric element wiring patterns of these two substrates A method of manufacturing a thermoelectric module in which the plurality of thermoelectric elements are arranged and fixed so as to be connected in series,
At least one of the upper substrate and the lower substrate is a divided substrate divided into a plurality of parts, and the side of the divided substrate divided into the plurality is opposite to the surface on which the thermoelectric element wiring pattern is formed. A metallized layer is formed in a portion excluding the vicinity of the divided portion of the surface of
A metallized layer divided into a plurality of parts is formed on the surface of the substrate that is not the divided substrate, on the side opposite to the surface on which the wiring pattern for thermoelectric elements is formed,
A thermoelectric element bonding step of bonding the plurality of heat Denmoto element to the thermoelectric element wiring patterns of the divided substrate divided into a plurality,
A substrate bonding step of bonding a plurality of thermoelectric elements bonded by the thermoelectric element bonding step to a thermoelectric element wiring pattern of the non-divided substrate so that the thermoelectric element wiring patterns of the undivided substrate are connected in series. A method for manufacturing a thermoelectric module. 前記分割された基板間の間隙部に充填材を充填するとともに、前記上基板の周縁と前記下基板の周縁との間に防湿壁となる充填材を塗膜する充填・塗膜工程を備えるようにしたことを特徴とする請求項５から請求項８のいずれかに記載の熱電モジュールの製造方法。 A filling / coating step is provided for filling the gap between the divided substrates with a filler, and coating a filler serving as a moisture barrier between the periphery of the upper substrate and the periphery of the lower substrate. method for manufacturing a thermoelectric module according to any one of claims 8 from claim 5, characterized in that the.
JP2007081789A 2007-03-27 2007-03-27 Thermoelectric module and method for manufacturing the same Active JP4803088B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007081789A JP4803088B2 (en) 2007-03-27 2007-03-27 Thermoelectric module and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007081789A JP4803088B2 (en) 2007-03-27 2007-03-27 Thermoelectric module and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2008244100A JP2008244100A (en) 2008-10-09
JP4803088B2 true JP4803088B2 (en) 2011-10-26

Family

ID=39915085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007081789A Active JP4803088B2 (en) 2007-03-27 2007-03-27 Thermoelectric module and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP4803088B2 (en)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5159264B2 (en) * 2007-11-15 2013-03-06 株式会社東芝 Thermoelectric device and thermoelectric module
WO2011047404A2 (en) * 2009-10-23 2011-04-28 Miba Sinter Austria Gmbh Thermogenerator
DE102011082246B4 (en) 2011-09-07 2018-10-04 Sms Group Gmbh Arrangement comprising a heat-emitting plant part or product and an apparatus for obtaining electrical energy
DE102012102090A1 (en) * 2012-01-31 2013-08-01 Curamik Electronics Gmbh Thermoelectric generator module, metal-ceramic substrate and method for producing a metal-ceramic substrate
DE102012210627B4 (en) * 2012-06-22 2016-12-15 Eberspächer Exhaust Technology GmbH & Co. KG Thermoelectric module, heat exchanger, exhaust system and internal combustion engine
JP5954103B2 (en) * 2012-10-19 2016-07-20 トヨタ自動車株式会社 Thermoelectric generator
US20150311420A1 (en) * 2012-11-29 2015-10-29 Kyocera Corporation Thermoelectric module
JP6405130B2 (en) * 2014-06-25 2018-10-17 株式会社Kelk Thermoelectric generator
JP2016072579A (en) * 2014-10-02 2016-05-09 パナソニックＩｐマネジメント株式会社 Thermoelectric conversion module
JP6453067B2 (en) * 2014-12-10 2019-01-16 日本サーモスタット株式会社 Thermoelectric conversion module
JP6390546B2 (en) * 2015-08-03 2018-09-19 日立化成株式会社 Thermoelectric conversion module and manufacturing method thereof
JP2017069443A (en) * 2015-09-30 2017-04-06 ヤマハ株式会社 Thermoelectric conversion module
JP2017130596A (en) * 2016-01-22 2017-07-27 日立化成株式会社 Thermoelectric conversion module and method of manufacturing the same
KR101875902B1 (en) * 2016-05-13 2018-07-06 티엠에스테크 주식회사 Thermoelectric module and method for manufacturing thermoelectric module
CN109937487B (en) * 2016-11-29 2023-04-28 京瓷株式会社 Thermoelectric module
DE102016014686B4 (en) * 2016-12-12 2018-08-02 Gentherm Gmbh Thermoelectric device, method for its production, cup holder for a vehicle and temperature control device for seats
KR102652928B1 (en) * 2017-02-06 2024-03-29 엘지이노텍 주식회사 Thermo electric element
KR102120270B1 (en) * 2017-02-13 2020-06-08 주식회사 엘지화학 Thermoelectric module and manufacturing method thereof
JP6681356B2 (en) * 2017-03-06 2020-04-15 昭和電線ケーブルシステム株式会社 Thermoelectric conversion module
JP6933055B2 (en) * 2017-03-08 2021-09-08 三菱マテリアル株式会社 Thermoelectric conversion module and its manufacturing method
WO2018163958A1 (en) * 2017-03-08 2018-09-13 三菱マテリアル株式会社 Thermoelectric conversion module and method for manufacturing same
WO2018174173A1 (en) * 2017-03-24 2018-09-27 ヤマハ株式会社 Thermoelectric power generating module, thermoelectric power generating device using said thermoelectric power generating module, and temperature measuring method
JP7200616B2 (en) * 2017-12-06 2023-01-10 三菱マテリアル株式会社 Insulated heat transfer substrate, thermoelectric conversion module, and method for manufacturing insulated heat transfer substrate
WO2019111997A1 (en) * 2017-12-06 2019-06-13 三菱マテリアル株式会社 Insulating heat-transfer substrate, thermoelectric conversion module, and method for manufacturing insulating heat-transfer substrate
JP2019140306A (en) * 2018-02-14 2019-08-22 古河電気工業株式会社 Optical module
CN112510143B (en) * 2020-12-10 2021-10-01 北京芯可鉴科技有限公司 Longitudinal structure flexible thermoelectric device and manufacturing method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5991765U (en) * 1982-12-13 1984-06-21 小松エレクトロニクス株式会社 thermoelectric module
JPH09223823A (en) * 1996-02-16 1997-08-26 Tekunisuko:Kk Thermo-module
JPH09321353A (en) * 1996-05-28 1997-12-12 Thermo Electric Dev:Kk Thermoelectric module
JP2000068564A (en) * 1998-08-18 2000-03-03 Dainippon Screen Mfg Co Ltd Peltier element
JP2000286460A (en) * 1999-03-29 2000-10-13 Sanyo Electric Co Ltd Peltier module
JP2003142739A (en) * 2001-11-02 2003-05-16 Yamaha Corp Thermoelectric device
JP4296881B2 (en) * 2003-08-28 2009-07-15 アイシン精機株式会社 Thermoelectric converter
JP2006013200A (en) * 2004-06-28 2006-01-12 Kyocera Corp Thermoelectric transducing module, substrate therefor cooling device, and power generating device
JP4706819B2 (en) * 2004-09-10 2011-06-22 ヤマハ株式会社 Thermoelectric device
JP2006216642A (en) * 2005-02-02 2006-08-17 Seiko Instruments Inc Thermoelement
JP2007067231A (en) * 2005-08-31 2007-03-15 Aisin Seiki Co Ltd Thermoelectric module

Also Published As

Publication number Publication date
JP2008244100A (en) 2008-10-09

Similar Documents

Publication Publication Date Title
JP4803088B2 (en) Thermoelectric module and method for manufacturing the same
JP5928485B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2007081200A (en) Insulated circuit board with cooling sink section
JP2018026417A (en) Power semiconductor device
JP6440903B2 (en) Semiconductor device and manufacturing method thereof
JP2006245090A (en) Package for semiconductor and manufacturing method thereof
JP4307362B2 (en) Semiconductor device, lead frame, and lead frame manufacturing method
JP2000183222A (en) Semiconductor device and manufacture thereof
JP4124040B2 (en) Semiconductor device
JP2008016469A (en) Semiconductor device
JP5368357B2 (en) Electrode member and semiconductor device using the same
JP2008306134A (en) Semiconductor module
JP2007227762A (en) Semiconductor device and semiconductor module equipped therewith
JP2006196765A (en) Semiconductor device
JP2000269392A (en) Semiconductor module and heat-radiating insulating plate
JP5096812B2 (en) Semiconductor device using composite lead frame
JP4667154B2 (en) Wiring board, electrical element device and composite board
JP7027095B2 (en) Ceramic circuit board
JP5614127B2 (en) Power module substrate and manufacturing method thereof
JP2016134547A (en) Semiconductor device
JP6680589B2 (en) Package for storing semiconductor element and semiconductor device
JPH03218031A (en) Semiconductor integrated circuit device and preform bonding material used in the same
JP6128005B2 (en) Semiconductor device
JP7359317B2 (en) Semiconductor devices and semiconductor device manufacturing methods
JP4695672B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110725

R150 Certificate of patent or registration of utility model

Ref document number: 4803088

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3