JP4802315B2

JP4802315B2 - Nitride semiconductor light emitting device and manufacturing method thereof

Info

Publication number: JP4802315B2
Application number: JP2006015588A
Authority: JP
Inventors: 三郎山本; 正浩荒木; 一行只友; 勝之星野
Original assignee: Sharp Corp; Yamaguchi University NUC
Current assignee: Sharp Corp; Yamaguchi University NUC
Priority date: 2006-01-24
Filing date: 2006-01-24
Publication date: 2011-10-26
Anticipated expiration: 2026-01-24
Also published as: JP2007201019A

Description

本発明は発光ダイオード（ＬＥＤ）素子、レーザダイオード（ＬＤ）素子などの発光素子に関し、特に発光特性の改善された窒化物半導体発光素子とその製造方法に関するものである。 The present invention relates to a light emitting device such as a light emitting diode (LED) device and a laser diode (LD) device, and more particularly to a nitride semiconductor light emitting device having improved light emission characteristics and a method for manufacturing the same.

窒化物半導体（Ｉｎ_xＧａ_yＡｌ_1-x-yＮ、ｘ≧０、ｙ≧０、ｘ＋ｙ≦１）においては、その組成を調整することによって、バンドギャップが狭いものから広いものまでの種々の窒化物半導体結晶を成長させることができる。このような窒化物半導体を利用して半導体発光素子を作製する場合には、通常はサファイア、スピネル、ＳｉＣなどの異種基板上にＭＯＣＶＤ（有機金属気相堆積）法などを利用して複数の窒化物系半導体層が積層される。しかしながら、そのような異種基板上に結晶成長した窒化物半導体層中には、格子不整合に起因して１０⁹〜１０¹⁰／ｃｍ²もの高い密度の貫通転位が存在する。これらの貫通転位は非発光センターになり、電流のリークパスの原因ともなる。 In nitride semiconductors (In _x Ga _y Al _1-xy N, x ≧ 0, y ≧ 0, x + y ≦ 1), various nitridation from a narrow band gap to a wide band gap can be achieved by adjusting the composition. A physical semiconductor crystal can be grown. When a semiconductor light emitting device is manufactured using such a nitride semiconductor, a plurality of nitrides are usually formed on a heterogeneous substrate such as sapphire, spinel, SiC using MOCVD (metal organic chemical vapor deposition). A physical semiconductor layer is stacked. However, threading dislocations as high as 10 ⁹ to 10 ¹⁰ / cm ² are present in the nitride semiconductor layer crystal-grown on such a different substrate due to lattice mismatch. These threading dislocations become non-light emitting centers and cause current leakage paths.

近年では、高出力の発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）などが実現されているが、さらにそれらの特性向上を図るためには転位密度の低減が望まれている。転位密度の低減を図る方法の一つとして、基板面上の選択的結晶成長を利用するラテラル（横方向）成長法がある。この方法は、基板面上に結晶成長を防止するマスクを部分的に設けて選択的結晶成長をさせることによって、マスク上面にラテラル結晶成長を行わせ、転位密度が低減された高品質の結晶領域を得る方法である（たとえば、特許文献１の特許第３１３９４４５号公報参照）。この方法は、ＬＥＯ（lateral epitaxial overgrowth）法と呼ばれている。また、結晶成長防止用マスクを使用せずに、周期溝を形成した基板の溝上へラテラル成長させる例もある（たとえば、特許文献２の特許第３５５６９１６号公報参照）。この方法は、ＬＥＰＳ（lateral epitaxial patterned substrate）法と呼ばれている。これらのＬＥＯ法やＬＥＰＳ法では、結晶層の成長中に発生する貫通転位のほとんどが結晶層の厚さ方向に伝播し、横方向には伝播しないことを利用している。 In recent years, high-power light-emitting diodes (LEDs), laser diodes (LDs), and the like have been realized, but in order to further improve their characteristics, reduction of dislocation density is desired. One method for reducing the dislocation density is a lateral (lateral) growth method that uses selective crystal growth on the substrate surface. In this method, a selective crystal growth is performed by partially providing a mask for preventing crystal growth on the substrate surface, whereby lateral crystal growth is performed on the upper surface of the mask, and a high-quality crystal region in which the dislocation density is reduced. (For example, see Japanese Patent No. 3139445 of Patent Document 1). This method is called the LEO (lateral epitaxial overgrowth) method. In addition, there is an example in which lateral growth is performed on a groove of a substrate in which a periodic groove is formed without using a crystal growth preventing mask (see, for example, Japanese Patent No. 3556916). This method is called a LEPS (lateral epitaxial patterned substrate) method. These LEO and LEPS methods utilize the fact that most of the threading dislocations that occur during the growth of the crystal layer propagate in the thickness direction of the crystal layer and do not propagate in the lateral direction.

現在において実用化されている窒化物発光ダイオードのほとんどはいわゆるＣ面窒化物発光ダイオードであって、六方晶系であるサファイアのＣ面すなわち（０００１）面またはそれに直交するＡ面すなわち（１１−２０）面上に平行に成長するＣ面を有する窒化物半導体層を利用して作製されている。 Most nitride light-emitting diodes in practical use at present are so-called C-plane nitride light-emitting diodes, which are hexagonal sapphire C-plane, ie, (0001) plane, or A plane orthogonal thereto, ie, (11-20). ) Using a nitride semiconductor layer having a C-plane grown in parallel on the plane.

図９と図１０の模式的斜視図は、それぞれ六方晶系のサファイア結晶とＧａＮ結晶における主要な結晶学的方位を示している。ＧａＮ結晶のＣ面に平行な原子面としてはＧａ原子面とＮ原子面が交互に重なっている。そして、これらの原子間の電気陰性度の相違に起因して結晶内のｃ軸方向すなわち［０００１］軸方向に自発分極が発生し、さらに、歪がかかった場合には圧電（ピエゾ）分極が重畳される。発光層として作用する（Ｃ面に平行な）量子井戸層内において、このように分極による電場が生じれば、電子と正孔が井戸層の両界面側に分離し、発光効率の低下を招く。 The schematic perspective views of FIGS. 9 and 10 show the main crystallographic orientations in hexagonal sapphire crystals and GaN crystals, respectively. As atomic planes parallel to the C-plane of the GaN crystal, Ga atomic planes and N atomic planes alternately overlap. Then, due to the difference in electronegativity between these atoms, spontaneous polarization occurs in the c-axis direction in the crystal, that is, in the [0001] axis direction. Further, when strain is applied, piezoelectric (piezoelectric) polarization occurs. Superimposed. In the quantum well layer acting as the light emitting layer (parallel to the C-plane), if an electric field due to polarization is generated in this way, electrons and holes are separated on both interface sides of the well layer, leading to a decrease in light emission efficiency. .

この対策として、サファイア基礎基板のＲ面すなわち（０１−１２）面上にラテラル成長技術を利用して結晶成長させたＧａＮ基板層（下地層）のＡ面上にその無極性のＡ面に平行な活性層を含む窒化物発光ダイオードを試作した例はあるが（たとえば、特許文献３のＵＳ２００５／０２１４９９２Ａ１参照）、このような窒化物発光ダイオードにおいても従来の有極性窒化物発光ダイオードに比べて優れた特性は得られていない。この原因としては、後述するように、ＧａＮ下地層上のラテラル成長の起点となる非マスク領域、お
よび−ｃ軸方向すなわち［０００−１］方向へのラテラル成長部には高密度の貫通転位が存在するからであると考えられる。
特許第３１３９４４５号公報特許第３５５６９１６号公報ＵＳ２００５／０２１４９９２Ａ１ As a countermeasure, parallel to the non-polar A plane on the A plane of the GaN substrate layer (underlayer) grown on the R plane of the sapphire base substrate, that is, the (01-12) plane using the lateral growth technique. There is an example of a prototype of a nitride light emitting diode including an active layer (see, for example, US 2005/0214992 A1 in Patent Document 3), but such a nitride light emitting diode is superior to a conventional polar nitride light emitting diode. The characteristics are not obtained. The reason for this is that, as will be described later, high-density threading dislocations are present in the non-mask region that is the starting point for lateral growth on the GaN underlayer and in the lateral growth portion in the −c-axis direction, that is, the [000-1] direction. This is probably because it exists.
Japanese Patent No. 3139445 Japanese Patent No. 3556916 US2005 / 0214992A1

従来のラテラル成長によって転位密度が低減された窒化物ＬＥＤの場合、周期的なストライプ状にラテラル成長した結晶の隣同士が合体して成長表面全体が平坦になった後に、量子井戸活性層などが成長させられて積層されている。 In the case of a nitride LED in which the dislocation density is reduced by conventional lateral growth, after the crystals grown laterally in a periodic stripe form merge with each other and the entire growth surface becomes flat, a quantum well active layer or the like is formed. Grown and stacked.

図１１は、前述のＬＥＯ法によって転位密度が低減された従来の非極性窒化物ＬＥＤの断面構造を模式的に示している。この窒化物ＬＥＤにおいては、いわゆるサファイアＲ面基板１０１の上面にいわゆるＡ面ＧａＮ下地層１０２が形成されている。このＡ面ＧａＮ下地層１０２上には周期的なストライプ状の結晶成長防止マスク（ＳｉＯ₂）１０３が周期窓１０４を伴って形成されている。そして、それらのマスク１０３および窓１０４を覆うように、ｎ型ＧａＮコンタクト層１０５、ｎ型ＧａＮクラッド層１０６、ＩｎＧａＮ量子井戸活性層１０７、ｐ型ＡｌＧａＮ電子障壁層１０８、ｐ型ＧａＮクラッド層１０９、およびｐ⁺型ＧａＮコンタクト層１１０が順次結晶成長させられている。 FIG. 11 schematically shows a cross-sectional structure of a conventional nonpolar nitride LED in which the dislocation density is reduced by the aforementioned LEO method. In this nitride LED, a so-called A-plane GaN foundation layer 102 is formed on the upper surface of a so-called sapphire R-plane substrate 101. A periodic stripe-like crystal growth prevention mask (SiO ₂ ) 103 is formed on the A-plane GaN foundation layer 102 with a periodic window 104. Then, an n-type GaN contact layer 105, an n-type GaN cladding layer 106, an InGaN quantum well active layer 107, a p-type AlGaN electron barrier layer 108, a p-type GaN cladding layer 109, so as to cover the mask 103 and the window 104, The p ⁺ -type GaN contact layer 110 is sequentially crystal-grown.

図１１の窒化物ＬＥＤは、ｐ型用電極（Ｎｉ／Ａｕなど）１１２およびｎ型用電極（Ｔｉ／Ａｌ／Ａｕなど）１１３をも含み、縦の平行線で表された貫通転位密度が高い領域１１１をも含んでいる。すなわち、従来のＬＥＯ法やＬＥＰＳ法などによって転位密度低減を図ったＬＥＤにおいては、チップ全面での平均転位密度は１０⁷〜１０⁸／ｃｍ²とまだ高く、内部量子効率が十分ではない。これは、特に結晶成長防止マスク１０３のない窓部１０４の上方の結晶領域およびラテラル成長合体部では転位密度が高く、これらの領域中の活性層１０７をも発光させるからである。 The nitride LED of FIG. 11 also includes a p-type electrode (Ni / Au, etc.) 112 and an n-type electrode (Ti / Al / Au, etc.) 113, and has a high threading dislocation density represented by vertical parallel lines. A region 111 is also included. That is, in an LED in which dislocation density is reduced by a conventional LEO method or LEPS method, the average dislocation density over the entire chip surface is still as high as 10 ⁷ to 10 ⁸ / cm ^2, and the internal quantum efficiency is not sufficient. This is because the dislocation density is high especially in the crystal region and the lateral growth coalesced portion above the window portion 104 without the crystal growth preventing mask 103, and the active layer 107 in these regions also emits light.

また、従来の窒化物半導体発光ダイオードの活性層で発生した光を外部に取り出す場合、表面電極が部分的に光を遮断することが光取り出し効率悪化の１つの原因となっている。これに関連して、活性層のうちで電極から離れた領域まで電流が拡がらず、電極直下の活性層領域で最も光るという不都合も存在している。 Further, when the light generated in the active layer of the conventional nitride semiconductor light emitting diode is extracted to the outside, the surface electrode partially blocks the light, which is one cause of the deterioration of the light extraction efficiency. In this connection, there is a disadvantage that the current does not spread to a region away from the electrode in the active layer, and that the active layer region directly under the electrode emits the most light.

さらに、窒化物発光ダイオードチップのサファイア基板側をパッケージに接着する場合、サファイアの熱伝導率が悪いので、活性層における発熱を十分に放熱することができない。したがって、窒化物発光ダイオードを高電流で発光させる場合、光出力が熱飽和してしまう。 Furthermore, when the sapphire substrate side of the nitride light-emitting diode chip is bonded to the package, the heat conductivity of sapphire is poor, so that heat generated in the active layer cannot be sufficiently dissipated. Therefore, when the nitride light emitting diode is caused to emit light at a high current, the light output is thermally saturated.

本発明は上述のような課題を解消するために、貫通転位密度の低減された領域に形成された無極性の活性層のみを発光領域として利用することによって、発光特性の改善された窒化物半導体発光素子を簡便かつ低コストで提供することを目的としている。 In order to solve the above-described problems, the present invention uses only a nonpolar active layer formed in a region having a reduced threading dislocation density as a light emitting region, thereby improving a nitride semiconductor having improved light emitting characteristics. The object is to provide a light-emitting element easily and at low cost.

本発明による窒化物系半導体発光素子においては、六方晶の窒化物半導体積層構造が支持基板の一主面上に設けられており、半導体積層構造は活性層を含む複数の窒化物半導体層からなり、半導体積層構造はサファイアＲ面基板上のラテラル結晶成長法によって形成されたものであってサファイアＲ面に平行なそのＡ面を有し、半導体積層構造はｃ軸方向にラテラル結晶成長した相対的に転位密度の低い領域と、−ｃ軸方向にラテラル結晶成長した相対的に転位密度の高い領域と、ａ軸方向に縦方向結晶成長した相対的に転位密度の高い領域とを有し、活性層のうちでｃ軸方向へのラテラル結晶成長部である相対的に転位密度の低い領域のみに電流注入して生じる発光の外部への取出しを阻害しないように、半導体積層構造のうちでｃ軸方向へのラテラル結晶成長部以外の転位密度の高い領域の成長表面に電極が配置されていることを特徴としている。 In the nitride semiconductor light emitting device according to the present invention, a hexagonal nitride semiconductor multilayer structure is provided on one main surface of a support substrate, and the semiconductor multilayer structure includes a plurality of nitride semiconductor layers including an active layer. The semiconductor multilayer structure is formed by a lateral crystal growth method on a sapphire R-plane substrate and has its A plane parallel to the sapphire R plane, and the semiconductor multilayer structure is a relative crystal grown laterally in the c-axis direction. A region having a low dislocation density, a region having a relatively high dislocation density grown laterally in the −c-axis direction, and a region having a relatively high dislocation density grown vertically in the a-axis direction. In the layered semiconductor structure, the c-axis of the semiconductor laminated structure is not disturbed so as not to hinder the emission of light generated by current injection only into a region having a relatively low dislocation density that is a lateral crystal growth portion in the c-axis direction. direction It is characterized in that the electrodes on the growth surface of the high dislocation density regions other than the lateral crystal growth portion is disposed.

なお、活性層は非分極性のＡ面多重量子井戸層を含むことが好ましい。また、半導体積層構造のうちでｃ軸方向へのラテラル結晶成長部以外の相対的に転位密度の高い領域でサファイア基板に接していた側に電流阻止膜が形成されていることが好ましい。本発明の窒化物半導体発光素子においては、非極性のＡ面活性層で発光するストライプ状発光セグメントの複数が集積され得る。 The active layer preferably includes a non-polarizable A-plane multiple quantum well layer. Further, it is preferable that the current blocking layer on the side that was in contact with the sapphire substrate at a relatively high dislocation density than lateral crystal growth part of the c-axis direction region of the semi-conductor layered structure is formed. In the nitride semiconductor light emitting device of the present invention, a plurality of striped light emitting segments that emit light in the nonpolar A-surface active layer can be integrated.

以上のような窒化物半導体発光素子を製造するための方法においては、サファイアＲ面基板上にＧａＮ下地層を積層し、その上に窒化物半導体積層構造がラテラル結晶成長させられることが好ましい。また、ラテラル結晶成長法において、周期的な結晶成長防止膜が形成されている基板を使用することが好ましい。ラテラル結晶成長法において、周期的な凹部の底面と側面に結晶成長防止膜が形成されている基板を使用することもできる。ラテラル結晶成長法において、周期的な結晶成長防止膜はサファイアＲ面基板上に形成されたＧａＮ層のｍ軸［１−１００］方向に平行なストライプ状に形成されていることが好ましい。 In the method for manufacturing a nitride semiconductor light-emitting device as described above, it is preferable that a GaN underlayer is stacked on a sapphire R-plane substrate, and a nitride semiconductor stacked structure is laterally grown thereon. In the lateral crystal growth method, it is preferable to use a substrate on which a periodic crystal growth preventing film is formed. In the lateral crystal growth method, a substrate in which a crystal growth preventing film is formed on the bottom and side surfaces of the periodic recesses can also be used. In the lateral crystal growth method, the periodic crystal growth preventing film is preferably formed in a stripe shape parallel to the m-axis [1-100] direction of the GaN layer formed on the sapphire R-plane substrate.

周期的結晶成長防止膜間の窓部に露出したＧａＮ下地層を種結晶としてｃ軸方向へラテラル成長した部分が、活性層の発光領域として好ましく利用される。ＧａＮ下地層は、相対的に低温で堆積されたＧａＮバッファ層を相対的に高温で熱処理することによって形成されてもよい。サファイア基板上に形成された窒化物半導体積層構造の表面上に放熱性ウェハを支持基板として接着した後、そのサファイア基板を除去することが好ましい。 A portion laterally grown in the c-axis direction using the GaN underlayer exposed at the window between the periodic crystal growth preventing films as a seed crystal is preferably used as the light emitting region of the active layer. The GaN foundation layer may be formed by heat-treating a GaN buffer layer deposited at a relatively low temperature at a relatively high temperature. It is preferable to remove the sapphire substrate after adhering a heat dissipating wafer as a support substrate on the surface of the nitride semiconductor multilayer structure formed on the sapphire substrate.

以上のように作製された窒化物半導体発光素子とその発光素子から発する紫外から青色までの波長範囲内の光を波長変換する蛍光体とを組み合わせることによって、全体として白色光を放射し得る白色発光装置を提供することができる。 White light emission capable of emitting white light as a whole by combining the nitride semiconductor light-emitting device fabricated as described above and a phosphor that converts the wavelength of light in the wavelength range from ultraviolet to blue emitted from the light-emitting device. An apparatus can be provided.

以上のような本発明によれば、窒化物半導体発光素子において、低転位密度領域での非極性面発光による内部量子効率の向上が得られる。また、光放射面側の電極直下での電流ブロックによって、光取り出し効率の向上すなわち外部量子効率の向上を図り、低電流で大きな発光出力を得ることができる。さらに、窒化物半導体積層構造に接合された支持基板がヒートシンク材を兼ね得るので、窒化物半導体発光素子の高出力動作時における熱飽和が少ない。 According to the present invention as described above, in the nitride semiconductor light emitting device, the internal quantum efficiency can be improved by nonpolar surface light emission in a low dislocation density region. Further, the current block directly under the electrode on the light emitting surface side can improve the light extraction efficiency, that is, improve the external quantum efficiency, and obtain a large light emission output with a low current. Furthermore, since the support substrate bonded to the nitride semiconductor multilayer structure can also serve as a heat sink material, thermal saturation at the time of high output operation of the nitride semiconductor light emitting device is small.

本発明の発光素子構造とその製造方法を採用することによって得られる主要な効果の幾つかをより具体的に列挙すれば、以下のようである。 The following is a more specific list of some of the main effects obtained by adopting the light emitting device structure of the present invention and the manufacturing method thereof.

（１）貫通転位が低減された領域に発光層が形成されているので、非発光センターが少なくて、電流リークも少ない。 (1) Since the light emitting layer is formed in the region where threading dislocations are reduced, there are few non-light emitting centers and current leakage is also small.

（２）非極性のＡ面を発光層として使用するので自発分極や圧電分極の影響がなく、内部量子効率向上が実現できる。 (2) Since the nonpolar A-plane is used as the light emitting layer, there is no influence of spontaneous polarization or piezoelectric polarization, and an improvement in internal quantum efficiency can be realized.

（３）窒化物半導体積層構造に接合した支持基板がヒートシンクも兼ねるので、窒化物半導体発光素子における高出力動作時の熱飽和が少ない。 (3) Since the support substrate bonded to the nitride semiconductor multilayer structure also serves as a heat sink, there is little thermal saturation during high power operation in the nitride semiconductor light emitting device.

また、本発明における窒化物ＬＥＤの応用例において、以下の効果を得ることができる。たとえば、本発明の窒化物ＬＥＤを白色用蛍光体の励起光源として使用すれば、１００
ｌｍ／Ｗ以上の白色発光効率が期待でき、照明用光源として最適である。 Moreover, the following effects can be acquired in the application example of nitride LED in this invention. For example, if the nitride LED of the present invention is used as an excitation light source of a white phosphor, 100
A white light emission efficiency of lm / W or more can be expected, and it is optimal as an illumination light source.

まず、本発明においては、前述のサファイアＲ面基板上にＬＥＯ法またはＬＥＰＳ法によってＡ面ＧａＮ層のＭＯＣＶＤ成長を行い、ラテラル成長部の転位密度の低い部分の活性層のみを発光層として利用することが基本概念である。 First, in the present invention, MOCVD growth of the A-plane GaN layer is performed on the sapphire R-plane substrate by the LEO method or the LEPS method, and only the active layer in the lateral growth portion having a low dislocation density is used as the light emitting layer. Is the basic concept.

図１は、サファイアＲ面上のＬＥＯ法によるラテラル成長の様子を示す模式的断面図である（ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓ，Ｖｏｌ．９４，Ｎｏ．２，ｐｐ．９４２参照）。このＬＥＯ法においては、まずサファイアＲ面基板１上にＡ面ＧａＮ下地層２を厚さ１〜２μｍに成長させ、その上にＳｉＯ₂などの結晶成長防止膜３を形成する。この結晶成長防止膜３は、窓部４が介在する周期的なストライプ状に形成される。 1 is a schematic cross-sectional view showing a state of lateral growth by the LEO method on the sapphire R surface (see Journal of Applied Physics, Vol. 94, No. 2, pp. 942). In this LEO method, an A-plane GaN foundation layer 2 is first grown on a sapphire R-plane substrate 1 to a thickness of 1 to 2 μm, and a crystal growth preventing film 3 such as SiO ₂ is formed thereon. The crystal growth preventing film 3 is formed in a periodic stripe shape with the window 4 interposed.

図１（ａ）は、ＧａＮ下地層２のｍ軸［１−１００］方向に平行にストライプ窓４を形成した場合を示している。この下地層２上にＧａＮ系の窒化物半導体層をＭＯＣＶＤ成長させる場合、ＳｉＯ₂膜３上には窒化物半導体（たとえばＧａＮ）層の結晶核が発生しなくて結晶成長が起こらない。マスク窓４の領域のみに発生する結晶核を起点として、縦方向（ａ軸方向）と横方向（ｃ軸方向と−ｃ軸方向）にＧａＮ層の結晶成長が起こる。これらの方向の結晶成長速度をそれらの結晶軸で表せば、ｃ軸＞ａ軸＞−ｃ軸の関係にある。ｃ軸方向の成長速度は、ａ軸方向に比べて１〜１．５倍であって、−ｃ軸方向に比べて３〜１０倍である。 FIG. 1A shows a case where the stripe window 4 is formed in parallel to the m-axis [1-100] direction of the GaN foundation layer 2. When a GaN-based nitride semiconductor layer is grown by MOCVD on the underlying layer 2, crystal nuclei of the nitride semiconductor (for example, GaN) layer are not generated on the SiO ₂ film 3, and crystal growth does not occur. The crystal growth of the GaN layer occurs in the vertical direction (a-axis direction) and the horizontal direction (c-axis direction and -c-axis direction) starting from the crystal nucleus generated only in the mask window 4 region. If the crystal growth rates in these directions are expressed by their crystal axes, the relationship is c-axis>a-axis> -c-axis. The growth rate in the c-axis direction is 1 to 1.5 times that in the a-axis direction, and 3 to 10 times that in the −c-axis direction.

ここで、ＧａＮ層がｃ軸方向（横方向）に成長している側面ではＧａ原子面が安定であり、その逆方向の−ｃ軸方向に成長している側面ではＮ原子面が安定である。また、隣り合う窓部４からの互いに向かい合うｃ軸方向成長と−ｃ軸方向成長との合体部８の下方には隙間９が残る。そして、ＧａＮ結晶成長層には、マスク窓４の上方向に成長した領域５、マスク３上でｃ軸方向に横方向成長した領域６、およびマスク３上で−ｃ軸方向に横方向成長した領域７が含まれる。それぞれの領域の転位密度は、マスク窓４の上方向に成長した領域５およびマスク３上で−ｃ軸方向に横方向成長した領域７において１０⁹〜１０¹⁰／ｃｍ²程度に多く、マスク３上でｃ軸方向に横方向成長した領域６において１０⁵〜１０⁶／ｃｍ²程度に少ない。 Here, the Ga atom plane is stable on the side surface where the GaN layer is growing in the c-axis direction (lateral direction), and the N atom surface is stable on the side surface growing in the opposite -c axis direction. . Further, a gap 9 remains below the combined portion 8 of the c-axis direction growth and the −c-axis direction growth facing each other from the adjacent window portions 4. In the GaN crystal growth layer, the region 5 grown upward in the mask window 4, the region 6 grown laterally in the c-axis direction on the mask 3, and laterally grown in the −c-axis direction on the mask 3. Region 7 is included. The dislocation density in each region is as high as 10 ⁹ to 10 ¹⁰ / cm ² in the region 5 grown upward in the mask window 4 and the region 7 grown laterally in the −c-axis direction on the mask 3. In the region 6 grown laterally in the c-axis direction above, it is as low as about 10 ⁵ to 10 ⁶ / cm ² .

図１（ｂ）は、ＧａＮ下地層２のｃ軸［０００１］方向に平行にストライプ窓４を形成した場合を示している。この場合、横方向結晶成長７はｍ軸方向となり、その成長速度が非常に遅くてデバイス作製のためには利用することはできない。 FIG. 1B shows the case where the stripe window 4 is formed in parallel to the c-axis [0001] direction of the GaN foundation layer 2. In this case, the lateral crystal growth 7 is in the m-axis direction, and its growth rate is very slow and cannot be used for device fabrication.

したがって、本発明では、図１（ａ）に示されているようにストライプ窓４をｍ軸［１−１００］方向に形成した場合を採用し、マスク窓４の上方向へ成長した領域５およびマスク３上で−ｃ軸方向に横方向成長した領域７へ流れる電流をブロックし、ｃ軸方向に横方向成長して貫通転位密度が低減された領域６の活性層でのみ発光させる窒化物半導体発光素子を作製する。これによって、貫通転位に起因する非発光センターが少なくなり、内部量子効率が向上し、高出力の窒化物半導体発光ダイオードが可能になる。 Therefore, in the present invention, the case where the stripe window 4 is formed in the m-axis [1-100] direction as shown in FIG. 1A is adopted, and the region 5 grown upward in the mask window 4 and A nitride semiconductor that blocks current flowing to the region 7 laterally grown in the −c-axis direction on the mask 3 and emits light only in the active layer of the region 6 that is laterally grown in the c-axis direction and has reduced threading dislocation density. A light emitting element is manufactured. As a result, non-luminescent centers due to threading dislocations are reduced, the internal quantum efficiency is improved, and a high-power nitride semiconductor light-emitting diode can be realized.

また、本発明においては、後で詳述される図２の模式的な断面図に示されているように、光取り出し面上の表面電極３０は活性層２２への電流がブロックされる貫通転位密度の高い領域５上に形成され、これによって表面電極３０直下の発光が防止される。すなわち、発光は表面電極３０が無くて転移密度が低減された領域６でのみ起こるので、窒化物半導体発光素子の光取り出し効率を向上させることができる。 Further, in the present invention, as shown in the schematic cross-sectional view of FIG. 2 described later in detail, the surface electrode 30 on the light extraction surface is threading dislocation where the current to the active layer 22 is blocked. Formed on the high-density region 5, thereby preventing light emission directly under the surface electrode 30. That is, light emission occurs only in the region 6 where there is no surface electrode 30 and the transition density is reduced, so that the light extraction efficiency of the nitride semiconductor light emitting device can be improved.

さらに、本発明では、放熱性で導電性の支持基板と窒化物半導体積層構造の結晶成長表面とを合金層を介して接合した後、サファイア基板をレーザ照射法などにより分離し、放熱性支持基板側がパッケージにマウントされる。この方法によって、活性層で発生した熱がパッケージ側へ効率良く放熱され、窒化物半導体発光素子における光出力の熱飽和問題を回避し得る。 Furthermore, in the present invention, after the heat-radiating and conductive support substrate and the crystal growth surface of the nitride semiconductor multilayer structure are bonded via the alloy layer, the sapphire substrate is separated by a laser irradiation method or the like, and the heat-radiating support substrate Side is mounted on the package. By this method, the heat generated in the active layer is efficiently dissipated to the package side, and the thermal saturation problem of the light output in the nitride semiconductor light emitting device can be avoided.

［実施例１］
図２は、本発明の実施例１による窒化物発光ダイオードを示す模式的断面図である。この発光ダイオードは、ｎ型ＧａＮクラッド層２１、ＩｎＧａＮ量子井戸活性層２２、ｐ型ＡｌＧａＮ電子障壁層２３、ｐ型ＧａＮクラッド層２４、ｐ型ＧａＮコンタクト層２５、電流ブロック用ＳｉＯ₂膜２６、ｐ型用電極２７、導電性接着材料（Ａｕ−Ｓｎなど）２８、両面がメタライズされた導電性放熱支持基板２９、およびｎ型用電極３０を含んでいる。図中の矢印３１はｐ型用電極２７からｎ型用電極３０へ流れる電流を表し、矢印３２は窒化物半導体積層構造の結晶成長表面から放射される光を表している。図２から分かるように、電流３１はＳｉＯ₂膜２６によってブロックされて貫通転位の多い領域５と７へは流れず、貫通転位の少ない領域６のみを通って流れる。 [Example 1]
FIG. 2 is a schematic cross-sectional view showing a nitride light-emitting diode according to Example 1 of the present invention. The light emitting diode includes an n-type GaN cladding layer 21, an InGaN quantum well active layer 22, a p-type AlGaN electron barrier layer 23, a p-type GaN cladding layer 24, a p-type GaN contact layer 25, a current blocking SiO ₂ film 26, p It includes a mold electrode 27, a conductive adhesive material (Au—Sn or the like) 28, a conductive heat radiation support substrate 29 having both sides metallized, and an n-type electrode 30. An arrow 31 in the figure represents a current flowing from the p-type electrode 27 to the n-type electrode 30, and an arrow 32 represents light emitted from the crystal growth surface of the nitride semiconductor multilayer structure. As can be seen from FIG. 2, the current 31 is blocked by the SiO ₂ film 26 and does not flow to the regions 5 and 7 having many threading dislocations, but flows only through the region 6 having few threading dislocations.

図３は、図２の発光ダイオードの製造プロセスの一例を模式的断面図で図解している。
図３（ａ）では、サファイアＲ面基板１上にＭＯＣＶＤ法によって、基板温度１１００℃でＡ面ＧａＮ下地層２を厚さ１．２μｍに成長させる。サファイアとＧａＮの格子定数は約１４％程度に大きく異なるので、ＧａＮ下地層２の結晶中には貫通転位が１０⁹〜１０¹⁰／ｃｍ²程度に多く存在する。そのＧａＮ下地層２上にプラズマＣＶＤ法によって厚さ０．１２μｍのＳｉＯ₂膜を形成し、フォトリソグラフィ技術によって周期的ストライプ状にエッチングすることによって、マスク部３と窓部４を形成する。このとき、ストライプ方向はｍ軸［０−１００］方向に平行にする。たとえば、マスク部３の幅は１２μｍであり、窓部４の幅は３μｍとし得る。 FIG. 3 is a schematic cross-sectional view illustrating an example of a manufacturing process of the light-emitting diode of FIG.
In FIG. 3A, an A-plane GaN foundation layer 2 is grown to a thickness of 1.2 μm on a sapphire R-plane substrate 1 at a substrate temperature of 1100 ° C. by MOCVD. Since the lattice constants of sapphire and GaN differ greatly by about 14%, there are many threading dislocations in the crystal of the GaN underlayer ^{2 at} about 10 ⁹ to 10 ¹⁰ / cm ² . A mask portion 3 and a window portion 4 are formed by forming a SiO ₂ film having a thickness of 0.12 μm on the GaN underlayer 2 by plasma CVD and etching it into a periodic stripe pattern by photolithography. At this time, the stripe direction is parallel to the m-axis [0-100] direction. For example, the width of the mask portion 3 can be 12 μm, and the width of the window portion 4 can be 3 μm.

図３（ｂ）では、ＭＯＣＶＤ法によって、基板温度１１００℃において、ｎ型ＧａＮクラッド層２１（厚さ６μｍ）、多重量子井戸（ＭＱＷ）活性層２２、ｐ型ＡｌＧａＮ電子障壁層２３（厚さ０．０５μｍ）、ｐ型ＧａＮクラッド層２４（厚さ０．３μｍ）、およびキャリア濃度の大きいｐ⁺型ＧａＮコンタクト層２５（厚さ０．５μｍ）を順次結晶成長させる。その結果、全厚７μｍの窒化物半導体積層構造が形成される。量子井戸活性層は、アンドープＩｎＧａＮ井戸層（厚さ３ｎｍ）とアンドープＧａＮ障壁層（厚さ１２ｎｍ）を交互に５周期積層してなる多重量子井戸（ＭＱＷ）である。ＩｎＧａＮ井戸層のＩｎ組成比は発光波長ピークが４０５ｎｍになるように設計し得る。 In FIG. 3B, an n-type GaN cladding layer 21 (thickness 6 μm), a multiple quantum well (MQW) active layer 22 and a p-type AlGaN electron barrier layer 23 (thickness 0) are formed by MOCVD at a substrate temperature of 1100 ° C. .05 μm), a p-type GaN cladding layer 24 (thickness 0.3 μm), and a p ⁺ -type GaN contact layer 25 (thickness 0.5 μm) having a high carrier concentration are successively grown. As a result, a nitride semiconductor multilayer structure having a total thickness of 7 μm is formed. The quantum well active layer is a multiple quantum well (MQW) in which undoped InGaN well layers (thickness 3 nm) and undoped GaN barrier layers (thickness 12 nm) are alternately stacked for five periods. The In composition ratio of the InGaN well layer can be designed so that the emission wavelength peak is 405 nm.

窒化物半導体積層構造を成長させる際に、ｎ型ＧａＡｓクラッド層２１の厚さが約５μｍになるときに、対向するラテラル成長の側面が完全に合体し上表面が平坦となる。図中の符号５は窓部４から上方へ貫通転位を引き継いだ領域を表し、符号６はｃ軸方向に向いて横方向に結晶成長した結果として転位の少ない領域を表し、そして符号７は−ｃ軸方向に向いて結晶成長した結果として転位の多い領域を表している。また、符号８は、対向するラテラル成長の合体部を表している。符号９は、対向するラテラル成長層の合体部下に残る隙間を表している。すなわち、ＬＥＯ法の場合、ＳｉＯ₂マスク３上ではラテラル成長の端面がやや傾いて成長するので、合体部８下では三角形の隙間９が残る。 When the nitride semiconductor multilayer structure is grown, when the n-type GaAs cladding layer 21 has a thickness of about 5 μm, the side surfaces of the opposing lateral growth are completely united and the upper surface becomes flat. Reference numeral 5 in the figure represents a region in which threading dislocations have been taken upward from the window portion 4, reference numeral 6 represents a region having few dislocations as a result of crystal growth laterally toward the c-axis direction, and reference numeral 7 represents − As a result of crystal growth in the c-axis direction, a region with many dislocations is shown. Moreover, the code | symbol 8 represents the merged part of the lateral growth which opposes. Reference numeral 9 represents a gap remaining under the combined portion of the opposing lateral growth layers. That is, in the case of the LEO method, the end face of the lateral growth grows slightly inclined on the SiO ₂ mask 3, so that a triangular gap 9 remains below the merged portion 8.

窓部４上の縦方向成長部５はＧａＮ下地層２中の転位を引き継ぐので、そこにおける貫通転位密度は１０⁸〜１０¹⁰／ｃｍ²程度に高くなる。他方、ｃ軸方向のラテラル成長部６の転位密度は１０⁵〜１０⁶／ｃｍ²程度に低く、−ｃ軸方向のラテラル成長部７の転位密度は１０⁷〜１０¹⁸／ｃｍ²程度に高くなる。 Since the vertical growth part 5 on the window part 4 takes over the dislocations in the GaN foundation layer 2, the threading dislocation density there becomes as high as 10 ⁸ to 10 ¹⁰ / cm ² . On the other hand, the dislocation density of the lateral growth portion 6 in the c-axis direction is as low as about 10 ⁵ to 10 ⁶ / cm ² , and the dislocation density of the lateral growth portion 7 in the −c-axis direction is as high as about 10 ⁷ to 10 ¹⁸ / cm ^2. Become.

図３（ｃ）では、転位密度の高い領域５と７における結晶成長表面上に、電流をブロックするためのストライプ状ＳｉＯ₂膜２６がプラズマＣＶＤ法により形成される。この電流阻止膜２６は、たとえば６μｍのストライプ幅に形成され得る。次に、ｐ型用電極（Ｎｉ／Ａｕ）２７が真空蒸着法によって形成される。 In FIG. 3C, a striped SiO ₂ film 26 for blocking current is formed on the crystal growth surfaces in the regions 5 and 7 having a high dislocation density by the plasma CVD method. The current blocking film 26 can be formed with a stripe width of 6 μm, for example. Next, a p-type electrode (Ni / Au) 27 is formed by vacuum deposition.

図３（ｄ）では、両面がメタライズされた厚さ３５０μｍの支持基板（Ｓｉウェハ）２９が、窒化物半導体積層構造のｐ型用電極２７側へ合金（Ａｕ−Ｓｎ）層２８を介して反りを生じないように均等な圧力で熱圧着される。このとき、反りの吸収のために、隣接する窒化物半導体積層構造間の合体部８でクラックが発生しても問題を生じない。 In FIG. 3D, a 350 μm thick support substrate (Si wafer) 29 metallized on both sides is warped through the alloy (Au—Sn) layer 28 toward the p-type electrode 27 side of the nitride semiconductor multilayer structure. In order to prevent the occurrence of the problem, thermocompression bonding is performed with an equal pressure. At this time, there is no problem even if a crack occurs in the merged portion 8 between adjacent nitride semiconductor multilayer structures due to the absorption of warpage.

図３（ｅ）では、紫外波長２４８．５ｎｍのＫｒＦエキシマレーザ光の断面を線状に整形して、サファイア基板１の裏面から全面をスキャンする。そうすれば、サファイア基板１とＧａＮ下地層２との境界においてＧａＮ半導体が分解し、サファイア基板１を分離することができる。このとき、窒化物半導体積層構造に反りが生じていないので、レーザ光の焦点ずれがなく、サファイア基板１を全面にわたって確実に分離することができる。 In FIG. 3 (e), the cross section of the KrF excimer laser beam having an ultraviolet wavelength of 248.5 nm is shaped into a linear shape, and the entire surface is scanned from the back surface of the sapphire substrate 1. If it does so, a GaN semiconductor will decompose | disassemble in the boundary of the sapphire substrate 1 and the GaN base layer 2, and the sapphire substrate 1 can be isolate | separated. At this time, since the nitride semiconductor multilayer structure is not warped, the laser beam is not defocused and the sapphire substrate 1 can be reliably separated over the entire surface.

図３（ｆ）では、サファイア基板１の分離によって露出したＧａＮ下地層２の表面からＳｉＯ₂膜３までが研磨によって除去される。その後、研磨により露出したｎ型ＧａＮクラッド層２１のうちで転位密度の高い領域５と７上に、電流ブロック膜２６に対向してｎ型用電極（Ｔｉ／Ａｌ／Ａｕ）ストライプ３０が形成される。 In FIG. 3F, the surface from the surface of the GaN foundation layer 2 exposed by the separation of the sapphire substrate 1 to the SiO ₂ film 3 is removed by polishing. Thereafter, an n-type electrode (Ti / Al / Au) stripe 30 is formed on the regions 5 and 7 having a high dislocation density in the n-type GaN clad layer 21 exposed by polishing so as to face the current blocking film 26. The

図４は、以上のようにして作製され得る図２のＬＥＤペレットにおける電極側パターンの一例を模式的な平面図で示している。この図において、部号３０はｎ型用電極ストライプを表し、符号３１はｎ型用電極用ボンディングパッドを表している。このチップの寸法形状を３００μｍ角とした場合、電極ストライプのピッチは１５μｍであるから、ｎ型用電極ストライプは２０本となる。 FIG. 4 is a schematic plan view showing an example of an electrode side pattern in the LED pellet of FIG. 2 that can be manufactured as described above. In this figure, the part number 30 represents an n-type electrode stripe, and the reference numeral 31 represents an n-type electrode bonding pad. When the size and shape of this chip is 300 μm square, the pitch of the electrode stripe is 15 μm, so that there are 20 n-type electrode stripes.

本実施例１において得られた窒化物半導体積層構造の結晶性を評価するために、そのＣＬ（カソードルミネッセンス）測定によって暗点密度を測定した。その結果、暗点密度は窓部４の上方領域５において１０⁸〜１０¹⁰／ｃｍ²であり、ｃ軸方向のラテラル成長部６において１０⁵〜１０⁶／ｃｍ²であり、そして−ｃ軸方向のラテラル成長部７において１０⁸〜１０⁹／ｃｍ²であった。また、ＰＬ（フォトルミネッセンス）測定を行ったところ、ｃ軸方向のラテラル成長部６のＰＬ強度は、窓部上方の成長部５に比べて約３０倍であった。さらに、本実施例１における窒化物半導体ＬＥＤの電流−電圧特性において、３Ｖ以下の順方向電圧において電流リークはほとんど生じなかった。 In order to evaluate the crystallinity of the nitride semiconductor multilayer structure obtained in Example 1, the dark spot density was measured by CL (cathode luminescence) measurement. As a result, the dark spot density is 10 ⁸ to 10 ¹⁰ / cm ² in the upper region 5 of the window 4, 10 ⁵ to 10 ⁶ / cm ² in the lateral growth portion 6 in the c-axis direction, and −c axis. 10 ⁸ to 10 ⁹ / cm ² in the lateral growth portion 7 in the direction. Moreover, when PL (photoluminescence) measurement was performed, the PL intensity of the lateral growth portion 6 in the c-axis direction was about 30 times that of the growth portion 5 above the window portion. Furthermore, in the current-voltage characteristics of the nitride semiconductor LED in Example 1, almost no current leakage occurred at a forward voltage of 3 V or less.

本実施例１の窒化物半導体ＬＥＤの発光特性を測定したところ、４０５ｎｍのピーク波長、７０％の内部量子効率、および７０％の光取り出し効率が得られた。また、そのＬＥＤの光出力は約２５ｍＷ（２０ｍＡ）であり、従来のＬＥＤに比べて大幅な出力向上が実現できた。 When the light emission characteristics of the nitride semiconductor LED of Example 1 were measured, a peak wavelength of 405 nm, an internal quantum efficiency of 70%, and a light extraction efficiency of 70% were obtained. Moreover, the light output of the LED is about 25 mW (20 mA), and a significant output improvement was realized compared to the conventional LED.

［実施例２］
図５は、本発明の実施例２による発光ダイオードを模式的な断面図で示している。この図５の発光ダイオードが図２のものと異なる点は、ラテラル成長法としてＬＥＰＳ法を採用しているので、結晶成長用基板の溝部上で対向するラテラル成長部６と７が完全に合体し、その合体した窒化物半導体積層構造間８において隙間が残らないことである。したがって、ｐ型用電極２７からｎ型用電極３０へ流れる電流が左右に均等に流れ、発光分布が均一になり得る。 [Example 2]
FIG. 5 is a schematic cross-sectional view of a light-emitting diode according to Example 2 of the present invention. The light emitting diode of FIG. 5 is different from that of FIG. 2 because the LEPS method is adopted as the lateral growth method, so that the lateral growth portions 6 and 7 facing each other on the groove portion of the crystal growth substrate are completely combined. In other words, no gaps remain between the combined nitride semiconductor multilayer structures 8. Therefore, the current flowing from the p-type electrode 27 to the n-type electrode 30 can flow evenly from side to side, and the light emission distribution can be uniform.

図６は、図５の発光ダイオードの製造プロセスを模式的断面図で図解している。
図６（ａ）では、サファイアＲ面基板１上に、ＭＯＣＶＤ法によって基板温度１１００℃でＡ面ＧａＮ下地層２を厚さ１．２μｍに成長させる。サファイアとＧａＮの格子定数は約１４％程度に大きく異なるので、ＧａＮ下地層２中には貫通転位が１０⁹〜１０¹⁰／ｃｍ²程度の密度で存在する。 FIG. 6 illustrates a manufacturing process of the light-emitting diode of FIG. 5 with a schematic cross-sectional view.
In FIG. 6A, an A-plane GaN foundation layer 2 is grown to a thickness of 1.2 μm on a sapphire R-plane substrate 1 at a substrate temperature of 1100 ° C. by MOCVD. Since the lattice constants of sapphire and GaN differ greatly by about 14%, threading dislocations exist in the GaN underlayer 2 at a density of about 10 ⁹ to 10 ¹⁰ / cm ² .

図６（ｂ）では、フォトリソグラフィ技術とＲＩＥ（反応性イオンエッチング）技術を利用して、サファイア基板１を部分的に露出させる周期的ストライプ溝６１を形成する。このストライプ溝６１の方向は、ｍ軸［１−１００］に平行である。ストライプ溝６１の幅はたとえば１２μｍとすることができ、それらの溝間の凸部６２の幅はたとえば３μｍとし得る。 In FIG. 6B, a periodic stripe groove 61 that partially exposes the sapphire substrate 1 is formed by using a photolithography technique and an RIE (reactive ion etching) technique. The direction of the stripe groove 61 is parallel to the m-axis [1-100]. The width of the stripe groove 61 can be set to 12 μm, for example, and the width of the convex portion 62 between the grooves can be set to 3 μm, for example.

図６（ｃ）では、プラズマＣＶＤ法によって、基板１の全面を覆うように厚さ０．１２μｍのＳｉＯ₂膜を形成した後に、フォトリソグラフィ技術によって凸部６２上のＳｉＯ₂膜を除去する。すなわち、溝部６１の底面と側面のみにＳｉＯ₂膜からなる結晶成長防止膜６３を形成する。 In FIG. 6 (c), by a plasma CVD method, after forming a SiO ₂ film having a thickness of 0.12μm to cover the whole surface of the substrate 1, to remove the SiO ₂ film on the convex portion 62 by a photolithography technique. That is, the crystal growth preventing film 63 made of the SiO ₂ film is formed only on the bottom and side surfaces of the groove 61.

図６（ｄ）では、ＭＯＣＶＤ法によって、基板温度１１００℃でｎ型ＧａＮクラッド層２１（厚さ６μｍ）、多重量子井戸（ＭＱＷ）活性層２２、ｐ型ＡｌＧａＮ電子障壁層２３（厚さ０．０５μｍ）、ｐ型ＧａＮクラッド層２４（厚さ０．３μｍ）、およびキャリア濃度の大きいｐ⁺型ＧａＮコンタクト層２５（厚さ０．５μｍ）を順次結晶成長させる。こうして得られる窒化物半導体積層構造の全厚は７μｍである。量子井戸活性層２２は、アンドープＩｎＧａＮ井戸層（厚さ３ｎｍ）とアンドープＧａＮ障壁層（厚さ１２ｎｍ）を交互に５周期積層してなる多重量子井戸（ＭＱＷ）である。ＩｎＧａＮ井戸層のＩｎ組成比は、発光波長ピークが４０５ｎｍになるように設計し得る。 In FIG. 6D, an n-type GaN cladding layer 21 (thickness 6 μm), a multiple quantum well (MQW) active layer 22 and a p-type AlGaN electron barrier layer 23 (thickness of 0.1 μm) are formed by MOCVD at a substrate temperature of 1100 ° C. 05 μm), the p-type GaN cladding layer 24 (thickness 0.3 μm), and the p ⁺ -type GaN contact layer 25 (thickness 0.5 μm) having a high carrier concentration are successively grown. The total thickness of the nitride semiconductor multilayer structure obtained in this way is 7 μm. The quantum well active layer 22 is a multiple quantum well (MQW) in which undoped InGaN well layers (thickness 3 nm) and undoped GaN barrier layers (thickness 12 nm) are alternately stacked for five periods. The In composition ratio of the InGaN well layer can be designed so that the emission wavelength peak is 405 nm.

窒化物半導体積層構造の成長の際には、凸部６２に露出しているＧａＮ下地層２を種結晶として、縦方向と横方向に結晶成長が起こる。他方、溝部６１の底面と側面の成長防止膜６３上には結晶成長が全く起こらず、また、横方向結晶成長部の下面ではＭＯＣＶＤ用原料ガスの回り込みが少ないので結晶成長がほとんど起こらない。ｎ型ＧａＡｓクラッド層２１の厚さが約４μｍになるときに、対向するラテラル成長部６と７の側面が完全に合体し、窒化物系半導体積層体の表面が平坦となる。実施例１のＬＥＯ法の場合と違って、本実施例２におけるＬＥＰＳ法ではラテラル成長部６と７の側面に傾きはなく、合体したラテラル成長部の間に隙間が残ることはない。縦方向のａ軸［１１−２０］方向への結晶成長速度に比べて、ラテラル成長部の成長速度はｃ軸［０００１］方向において約１．２倍であり、−ｃ軸［０００−１］方向においては約０．３倍である。 During the growth of the nitride semiconductor multilayer structure, crystal growth occurs in the vertical and horizontal directions using the GaN foundation layer 2 exposed in the convex portion 62 as a seed crystal. On the other hand, no crystal growth occurs on the growth prevention film 63 on the bottom and side surfaces of the groove 61, and almost no crystal growth occurs on the lower surface of the lateral crystal growth portion because the MOCVD source gas is less circulated. When the thickness of the n-type GaAs clad layer 21 is about 4 μm, the lateral surfaces of the opposing lateral growth portions 6 and 7 are completely combined, and the surface of the nitride-based semiconductor stacked body becomes flat. Unlike the case of the LEO method of the first embodiment, in the LEPS method of the second embodiment, the side surfaces of the lateral growth portions 6 and 7 are not inclined, and no gap remains between the combined lateral growth portions. Compared to the crystal growth rate in the longitudinal a-axis [11-20] direction, the growth rate of the lateral growth portion is about 1.2 times in the c-axis [0001] direction, and the -c axis [000-1] The direction is about 0.3 times.

凸部６２上の縦方向結晶成長部５においては、ＧａＮ下地層２からの転位を引き継ぐので、貫通転位密度が１０⁸〜１０¹⁰／ｃｍ²程度に高くなる。他方、溝部６１上のラテラル成長部の転位密度は、ｃ軸方向の成長部６において１０⁵〜１０⁶／ｃｍ²程度に低く、−ｃ軸方向の成長部７においては１０⁷〜１０¹⁸／ｃｍ²程度に高くなる。 In the vertical crystal growth part 5 on the convex part 62, since the dislocation from the GaN underlayer 2 is taken over, the threading dislocation density becomes as high as 10 ⁸ to 10 ¹⁰ / cm ² . On the other hand, the dislocation density of the lateral growth portion on the groove 61 is as low as about 10 ⁵ to 10 ⁶ / cm ² in the growth portion 6 in the c-axis direction, and 10 ⁷ to 10 ¹⁸ / in the growth portion 7 in the −c-axis direction. As high as cm ² .

図６（ｅ）では、転位密度の高い領域５と７の成長表面上に電流をブロックするためのストライプ状ＳｉＯ₂膜２６をプラズマＣＶＤ法により形成する。このストライプ幅は、たとえば６μｍとし得る。次に、ｐ型用電極（Ｎｉ／Ａｕ）２７が、真空蒸着法により形成される。 In FIG. 6E, a striped SiO ₂ film 26 for blocking current is formed on the growth surface of the regions 5 and 7 having a high dislocation density by the plasma CVD method. This stripe width may be 6 μm, for example. Next, a p-type electrode (Ni / Au) 27 is formed by a vacuum deposition method.

図６（ｆ）では、両面がメタライズされた厚さ３５０μｍのＳｉウェハからなる支持基板２９が、窒化物半導体積層構造のｐ型用電極２７側へＡｕ−Ｓｎ合金層２８を介して反りが生じないように均等な圧力で熱圧着される。 In FIG. 6 (f), the support substrate 29 made of a 350 μm thick Si wafer metallized on both sides is warped through the Au—Sn alloy layer 28 to the p-type electrode 27 side of the nitride semiconductor multilayer structure. It is thermocompression-bonded with uniform pressure so that there is no.

図６（ｇ）では、紫外波長２４８．５ｎｍのＫｒＦエキシマレーザ光の断面を線状に整形して、サファイア基板１の裏面から全面をスキャンする。そうすれば、サファイア基板１とＧａＮ下地層２との境界においてＧａＮが分解し、サファイア基板１を分離除去することができる。このとき、サファイア基板１とＧａＮ下地層２との接触面積が小さいので、サファイア基板１を全面にわたって容易に分離することができる。 In FIG. 6G, the cross section of the KrF excimer laser beam having an ultraviolet wavelength of 248.5 nm is shaped into a linear shape, and the entire surface is scanned from the back surface of the sapphire substrate 1. Then, GaN is decomposed at the boundary between the sapphire substrate 1 and the GaN foundation layer 2, and the sapphire substrate 1 can be separated and removed. At this time, since the contact area between the sapphire substrate 1 and the GaN foundation layer 2 is small, the sapphire substrate 1 can be easily separated over the entire surface.

図６（ｈ）では、サファイア基板１の分離除去によって露出したＧａＮ突部６２が研磨によって除去される。その後、転位密度の高い領域５と７の領域上に、電流ブロック膜２６に対向してｎ型用電極（Ｔｉ／Ａｌ／Ａｕ）ストライプ３０が形成される。この電極ストライプ３０の幅も、たとえば６μｍとし得る。 In FIG. 6 (h), the GaN protrusions 62 exposed by separating and removing the sapphire substrate 1 are removed by polishing. Thereafter, an n-type electrode (Ti / Al / Au) stripe 30 is formed on the regions 5 and 7 having a high dislocation density so as to face the current blocking film 26. The width of the electrode stripe 30 may also be 6 μm, for example.

図４は、実施例１の場合のみならず、本実施例２のＬＥＤチップの電極側パターンの一例としても参照することができる。その場合、符号３０はｎ型用電極ストライプを表し、符号３１はｎ型用電極用ボンディングパッドを表す。ＬＥＤチップの寸法形状を３００μｍ角とした場合、ｎ型用電極ストライプのピッチは１５μｍであるから、その電極ストライプは２０本となる。 FIG. 4 can be referred to as an example of the electrode side pattern of the LED chip of the second embodiment as well as the case of the first embodiment. In this case, reference numeral 30 represents an n-type electrode stripe, and reference numeral 31 represents an n-type electrode bonding pad. When the dimension shape of the LED chip is 300 μm square, the pitch of the n-type electrode stripes is 15 μm, so that there are 20 electrode stripes.

本実施例２において得られた窒化物半導体積層構造の結晶性を評価するために、ＣＬ（カソードルミネッセンス）測定によって暗点密度を測定した。その結果、暗点密度は窓部凸部６２の上方に対応する領域５において１０⁸〜１０¹⁰／ｃｍ²であり、ｃ軸方向ラテラル成長部６において１０⁵〜１０⁶／ｃｍ²であり、そして−ｃ軸ラテラル成長部７において１０⁸〜１０⁹／ｃｍ²であった。また、ＰＬ（フォトルミネッセンス）測定を行ったところ、ｃ軸方向ラテラル成長部６のＰＬ強度は、窓部成長部５に比べて約１００倍であった。さらに、本実施例２の窒化物ＬＥＤの電流−電圧特性においても、３Ｖ以下も順方向電圧において電流リークがほとんど生じなかった。 In order to evaluate the crystallinity of the nitride semiconductor multilayer structure obtained in Example 2, the dark spot density was measured by CL (cathode luminescence) measurement. As a result, the dark spot density is 10 ⁸ to 10 ¹⁰ / cm ² in the region 5 corresponding to the upper part of the window convex portion 62, and 10 ⁵ to 10 ⁶ / cm ² in the c-axis direction lateral growth portion 6, And in the -c axis | shaft lateral growth part 7, it was 10 < ⁸ > -10 < ⁹ > / cm < ² >. Further, when PL (photoluminescence) measurement was performed, the PL intensity of the c-axis direction lateral growth portion 6 was about 100 times that of the window portion growth portion 5. Furthermore, also in the current-voltage characteristics of the nitride LED of Example 2, almost no current leakage occurred at a forward voltage of 3 V or less.

本実施例２の窒化物半導体ＬＥＤの発光特性を測定したところ、４０５ｎｍのピーク波長、８０％の内部量子効率、および７０％の光取り出し効率が得られた。また、本実施例２のＬＥＤにおいては、光出力が約３５ｍＷ（２０ｍＡ）であって、従来のＬＥＤに比べて大幅な出力向上が実現できた。 When the light emission characteristics of the nitride semiconductor LED of Example 2 were measured, a peak wavelength of 405 nm, an internal quantum efficiency of 80%, and a light extraction efficiency of 70% were obtained. Moreover, in the LED of Example 2, the light output was about 35 mW (20 mA), and a significant output improvement was realized as compared with the conventional LED.

［実施例３］
本発明の実施例３による発光ダイオードに関しても、図５の断面図を参照することができる。図７は、本実施例３の発光ダイオードの製造プロセスを模式的断面図で図解している。 [Example 3]
For the light emitting diode according to Example 3 of the present invention, the cross-sectional view of FIG. 5 can be referred to. FIG. 7 is a schematic cross-sectional view illustrating the manufacturing process of the light-emitting diode of the third embodiment.

図７（ａ）では、サファイアＲ面基板７０上に、フォトリソグラフィ技術とＲＩＥ技術によって、周期的ストライプ溝７１を形成する。このストライプの方向は、ｍ軸［１−１００］に平行である。ストライプ溝７１の幅はたとえば１２μｍにすることができ、それらの溝７１間における凸部７２の幅は３μｍとし得る。 In FIG. 7A, a periodic stripe groove 71 is formed on the sapphire R-plane substrate 70 by photolithography technique and RIE technique. The direction of the stripe is parallel to the m-axis [1-100]. The width of the stripe groove 71 can be set to 12 μm, for example, and the width of the projection 72 between the grooves 71 can be set to 3 μm.

図７（ｂ）では、プラズマＣＶＤ法によって溝７１および凸部７２を覆うように厚さ０．１２μｍのＳｉＯ₂膜を形成し、その後にフォトリソグラフィ技術によって凸部７２上のＳｉＯ₂膜を除去する。すなわち、溝部７１の底面と側面のみにＳｉＯ₂膜からなる結晶成長防止膜７３を形成する。 In FIG. 7B, a SiO ₂ film having a thickness of 0.12 μm is formed so as to cover the groove 71 and the projection 72 by plasma CVD, and then the SiO ₂ film on the projection 72 is removed by photolithography. To do. That is, the crystal growth preventing film 73 made of the SiO ₂ film is formed only on the bottom and side surfaces of the groove 71.

図７（ｃ）では、ＭＯＣＶＤ装置内で、サファイア凹凸基板７の上に基板温度５００℃にて低温ＧａＮバッファ層（下地層）７４を厚さ２５ｎｍに成長させる。そして、基板温度を１１００℃まで昇温することによって、バッファ層７４の平坦化が行われる。この際、溝７１の底面と側面のＳｉＯ₂膜上にはＧａＮバッファ層７４が成長しない。引き続い
て、実施例１および２の場合と同様に、本実施例３においてもＭＱＷ層を含む窒化物半導体積層構造を結晶成長させる。そのとき、凸部７２に露出しているＧａＮ下地層７４を種結晶として、縦方向と横方向に結晶成長が起こる。 In FIG. 7C, a low-temperature GaN buffer layer (underlayer) 74 is grown to a thickness of 25 nm on the sapphire uneven substrate 7 at a substrate temperature of 500 ° C. in the MOCVD apparatus. The buffer layer 74 is planarized by raising the substrate temperature to 1100 ° C. At this time, the GaN buffer layer 74 does not grow on the SiO ₂ film on the bottom and side surfaces of the groove 71. Subsequently, as in the case of the first and second embodiments, the nitride semiconductor multilayer structure including the MQW layer is also grown in this third embodiment. At that time, crystal growth occurs in the vertical direction and the horizontal direction using the GaN foundation layer 74 exposed in the convex portion 72 as a seed crystal.

その後の図７（ｄ）から（ｈ）までの製造プロセスは、実施例２の場合と同様である。
図８のグラフにおいては、実施例１〜３のＬＥＤの光出力−電流特性の測定例が示されている。すなわち、このグラフの横軸は電流（ｍＡ）を表し、縦軸は光出力（ｍＷ）を表している。 The subsequent manufacturing process from FIG. 7D to FIG. 7H is the same as that in the second embodiment.
In the graph of FIG. 8, the measurement example of the light output-current characteristic of LED of Examples 1-3 is shown. That is, the horizontal axis of this graph represents current (mA), and the vertical axis represents optical output (mW).

なお、以上の実施例においては紫外光を発する窒化物半導体発光素子が例示されたが、本発明においては、窒化物半導体の組成を調整することによって、紫外から赤色までの任意の波長の光を発する窒化物半導体発光素子を作製し得ることは言うまでもない。また、以上の実施例において結晶成長用基板としてサファイアを用いる例が説明されたが、スピネル、炭化ケイ素、または窒化物半導体などの基板を用いることもできる。また、上述のような窒化物半導体発光素子とその発光素子から発する紫外から青色までの波長範囲内の光を波長変換する蛍光体とを組み合わせることによって、全体として白色光を放射し得る白色発光装置を提供することができる。 In the above embodiments, nitride semiconductor light emitting devices that emit ultraviolet light have been exemplified. However, in the present invention, light of an arbitrary wavelength from ultraviolet to red can be obtained by adjusting the composition of the nitride semiconductor. Needless to say, a nitride semiconductor light emitting device that emits light can be produced. Moreover, although the example which uses a sapphire as a crystal growth board | substrate was demonstrated in the above Example, substrates, such as a spinel, a silicon carbide, or a nitride semiconductor, can also be used. Further, a white light emitting device capable of emitting white light as a whole by combining the nitride semiconductor light emitting element as described above and a phosphor that converts the wavelength of light in the wavelength range from ultraviolet to blue emitted from the light emitting element. Can be provided.

以上のように、本発明によれば、種々の特性が改善された窒化物系半導体発光素子を簡便かつ低コストで提供することができる。 As described above, according to the present invention, a nitride-based semiconductor light-emitting element with improved various characteristics can be provided simply and at low cost.

本発明に関連する窒化物半導体層のラテラル結晶成長を図解する模式的断面図である。FIG. 3 is a schematic cross-sectional view illustrating lateral crystal growth of a nitride semiconductor layer related to the present invention. 本発明の一実施例による窒化物発光ダイオードを示す模式的断面図である。1 is a schematic cross-sectional view showing a nitride light emitting diode according to an embodiment of the present invention. 図２の発光ダイオードの製造プロセスを図解する模式的断面図である。FIG. 3 is a schematic cross-sectional view illustrating a manufacturing process for the light-emitting diode of FIG. 2. 図２のＬＥＤペレットにおける電極側パターンの一例を示す模式的平面図である。It is a schematic plan view which shows an example of the electrode side pattern in the LED pellet of FIG. 本発明の他の実施例による窒化物発光ダイオードを示す模式的断面図である。FIG. 6 is a schematic cross-sectional view showing a nitride light emitting diode according to another embodiment of the present invention. 図５の発光ダイオードの製造プロセスを図解する模式的断面図である。FIG. 6 is a schematic cross-sectional view illustrating a manufacturing process of the light-emitting diode of FIG. 5. 本発明のさらに他の実施例による発光ダイオードの製造プロセスを図解する模式的断面図である。FIG. 6 is a schematic cross-sectional view illustrating a manufacturing process of a light emitting diode according to still another embodiment of the present invention. 本発明の種々の実施例による発光ダイオードの光出力−電流特性の測定例を示すグラフである。6 is a graph illustrating measurement examples of light output-current characteristics of light emitting diodes according to various embodiments of the present invention. サファイア結晶の単位格子の結晶学的方位を示す模式的斜視図である。It is a typical perspective view which shows the crystallographic orientation of the unit cell of a sapphire crystal. 六方晶系ＧａＮ結晶の単位格子の結晶学的方位を示す模式的斜視図である。It is a typical perspective view which shows the crystallographic orientation of the unit cell of a hexagonal GaN crystal. 従来の窒化物半導体発光ダイオードペレットを示す模式的断面図である。It is typical sectional drawing which shows the conventional nitride semiconductor light-emitting diode pellet.

符号の説明Explanation of symbols

１、７０、１０１サファイアＲ面基板、２、１０２Ａ面ＧａＮ下地層、３、７３、１０３結晶成長防止用ＳｉＯ₂マスク、４、７２、１０４マスク窓部、５、１１１縦方向結晶成長部、６ｃ軸方向のラテラル結晶成長部、７ −ｃ軸方向のラテラル結晶成長部、８対向するラテラル結晶成長の合体部、９合体部に残る隙間、２１、１０６
ｎ型ＧａＮクラッド層、２２、１０７多重量子井戸（ＭＱＷ）活性層、２３、１０８
ｐ型ＡｌＧａＮ電子障壁層、２４、１０９ｐ型ＧａＮクラッド層、２５、１１０ｐ⁺型ＧａＮコンタクト層、２６電流ブロック用ＳｉＯ₂膜、２７、１１２ｐ型用電極、２８導電性接着材料（Ａｕ−Ｓｎなど）、２９両面がメタライズされた導電性放熱支
持基板、３０、１１３ｎ型用電極、３１ｐ型用電極からｎ型用電極へ流れる電流、３２窒化物半導体積層構造の表面から放射される光、７４ＧａＮ低温バッファ層。 1, 70, 101 Sapphire R-plane substrate, 2, 102 A-plane GaN foundation layer, 3, 73, 103 Crystal growth preventing SiO ₂ mask, 4, 72, 104 Mask window portion, 5, 111 Longitudinal crystal growth portion, 6 lateral crystal growth part in c-axis direction, lateral crystal growth part in 7-c axis direction, 8 merged part of opposing lateral crystal growths, 9 gap remaining in merged part, 21, 106
n-type GaN cladding layer, 22, 107 multiple quantum well (MQW) active layer, 23, 108
p-type AlGaN electron barrier layer, 24, 109 p-type GaN cladding layer, 25, 110 p ⁺ -type GaN contact layer, 26 current blocking SiO ₂ film, 27, 112 p-type electrode, 28 conductive adhesive material (Au− Sn, etc.), 29 Conductive heat dissipation support substrate metallized on both sides, 30, 113 n-type electrode, 31 Current flowing from p-type electrode to n-type electrode, 32 Radiated from the surface of the nitride semiconductor multilayer structure Light, 74 GaN low temperature buffer layer.

なお、本願の図面において、同一の参照符号は同一部分または相当部分を表している。 In the drawings of the present application, the same reference numerals denote the same or corresponding parts.

Claims

六方晶の窒化物半導体積層構造が支持基板の一主面上に設けられており、
前記半導体積層構造は活性層を含む複数の窒化物半導体層からなり、
前記半導体積層構造はサファイアＲ面基板上のラテラル結晶成長法によって形成されたものであって前記サファイアＲ面に平行なそのＡ面を有し、
前記半導体積層構造はｃ軸方向にラテラル結晶成長した相対的に転位密度の低い領域と、−ｃ軸方向にラレラル結晶成長した相対的に転位密度の高い領域と、ａ軸方向に縦方向結晶成長した相対的に転位密度の高い領域とを有し、
前記活性層のうちでｃ軸方向へのラテラル結晶成長部である相対的に転位密度の低い領域のみに電流注入して生じる発光の外部への取出しを阻害しないように、前記半導体積層構造のうちでｃ軸方向へのラテラル結晶成長部以外の転位密度の高い領域の成長表面に電極が配置されていることを特徴とする窒化物半導体発光素子。 A hexagonal nitride semiconductor multilayer structure is provided on one main surface of the support substrate;
The semiconductor multilayer structure includes a plurality of nitride semiconductor layers including an active layer,
The semiconductor multilayer structure is formed by a lateral crystal growth method on a sapphire R-plane substrate, and has its A plane parallel to the sapphire R plane,
The semiconductor stacked structure includes a relatively low dislocation density region grown laterally in the c-axis direction, a relatively high dislocation density region grown laterally in the -c-axis direction, and a longitudinal crystal growth in the a-axis direction. Having a relatively high dislocation density region,
In the semiconductor stacked structure, the active layer does not hinder the emission of light generated by current injection only into a region having a relatively low dislocation density that is a lateral crystal growth portion in the c-axis direction. A nitride semiconductor light emitting device, wherein an electrode is disposed on a growth surface of a region having a high dislocation density other than a lateral crystal growth portion in the c-axis direction .

前記活性層が非分極性のＡ面多重量子井戸層を含むことを特徴とする請求項１に記載の窒化物半導体発光素子。 The nitride semiconductor light emitting device according to claim 1, wherein the active layer includes a non-polarizable A-plane multiple quantum well layer.

前記半導体積層構造のうちでｃ軸方向へのラテラル結晶成長部以外の転位密度の高い領域で前記サファイア基板に接していた側に電流阻止膜が形成されていることを特徴とする請求項１または２に記載の窒化物半導体発光素子。 Claim 1 or, characterized in that the current blocking layer on the side that was in contact with the sapphire substrate at a lateral high dislocation density than the crystal growth region of the c-axis direction of said semiconductor multilayer structure is formed 2. The nitride semiconductor light emitting device according to 2.

非極性のＡ面活性層で発光するストライプ状発光セグメントの複数が集積されていることを特徴とする請求項１から３のいずれかに記載の窒化物半導体発光素子。 The nitride semiconductor light emitting device according to any one of claims 1 to 3, a plurality of stripe-shaped light-emitting segments which emits light at A surfactant layer of the non-polar is characterized in that it is integrated.

請求項１から４のいずれかの窒化物半導体発光素子を製造するための方法であって、前記サファイアＲ面基板上にＧａＮ下地層を積層し、その上に前記窒化物半導体積層構造が結晶成長させられることを特徴とする窒化物半導体発光素子の製造方法。 A method for producing any of the nitride semiconductor light emitting device of claims 1 4, wherein the GaN underlying layer is laminated on a sapphire R-plane substrate, the nitride semiconductor multilayer structure is grown thereon A method for manufacturing a nitride semiconductor light-emitting device, wherein:

前記ラテラル結晶成長法において、周期的な結晶成長防止膜が形成されている基板を使用することを特徴とする請求項５に記載の窒化物半導体発光素子の製造方法。 6. The method for manufacturing a nitride semiconductor light emitting device according to claim 5 , wherein a substrate on which a periodic crystal growth preventing film is formed is used in the lateral crystal growth method.

前記ラテラル結晶成長法において、周期的な凹部の底面と側面に結晶成長防止膜が形成されている基板を使用することを特徴とする請求項５に記載の窒化物半導体発光素子の製造方法。 6. The method for manufacturing a nitride semiconductor light emitting device according to claim 5 , wherein in the lateral crystal growth method, a substrate on which a crystal growth preventing film is formed on the bottom and side surfaces of the periodic recesses is used.

前記周期的な結晶成長防止膜はサファイアＲ面基板上に形成された前記ＧａＮ下地層のｍ軸［１−１００］方向に平行なストライプ状に形成されていることを特徴とする請求項６または７に記載の窒化物半導体発光素子の製造方法。 Claim 6 or, characterized in that it is formed in parallel stripes the periodic crystal growth preventing film in the m-axis [1-100] direction of the GaN underlying layer formed on a sapphire R-plane substrate The method for producing a nitride semiconductor light emitting device according to claim 7 .

前記周期的結晶成長防止膜間の窓部に露出した前記ＧａＮ下地層を種結晶としてｃ軸方向へラテラル成長した部分を前記活性層の発光領域として利用することを特徴とする請求項８に記載の窒化物半導体発光素子の製造方法。 According to claim 8, characterized in that utilizing the lateral growth portion of GaN underlying layer to the c-axis direction as seed crystals exposed to the window portion between the periodic crystal growth preventing film as a light emitting region of the active layer Manufacturing method of nitride semiconductor light-emitting device.

前記ＧａＮ下地層は相対的に低温で堆積されたＧａＮバッファ層を相対的に高温で熱処理して形成されることを特徴とする請求項８に記載の窒化物半導体発光素子の製造方法。 9. The method of manufacturing a nitride semiconductor light emitting device according to claim 8 , wherein the GaN underlayer is formed by heat-treating a GaN buffer layer deposited at a relatively low temperature at a relatively high temperature.

前記サファイア基板上に形成された窒化物半導体積層構造の表面上に放熱性ウェハを前記支持基板として接着した後、前記サファイア基板を除去することを特徴とする請求項５から１０のいずれかに記載の窒化物半導体発光素子の製造方法。 After heat dissipation wafer on the surface of the nitride semiconductor laminated structure formed on a sapphire substrate is bonded as the supporting substrate, according to any of claims 5 to 10, characterized in that the removal of the sapphire substrate Manufacturing method of nitride semiconductor light-emitting device.

請求項１から４のいずれかの窒化物半導体発光素子とその発光素子から発する紫外から青色までの波長範囲内の光を波長変換する蛍光体とを含み、全体として白色光を放射し得ることを特徴とする白色発光装置。 And a phosphor for wavelength-converting light in the wavelength range from ultraviolet emanating from claim 1 and any one of the nitride semiconductor light emitting device 4 from the light-emitting elements to blue, that can emit white light as a whole A characteristic white light emitting device.