JP2002033512A - Nitride semiconductor light emitting diode - Google Patents
Nitride semiconductor light emitting diodeInfo
- Publication number
- JP2002033512A JP2002033512A JP2000212932A JP2000212932A JP2002033512A JP 2002033512 A JP2002033512 A JP 2002033512A JP 2000212932 A JP2000212932 A JP 2000212932A JP 2000212932 A JP2000212932 A JP 2000212932A JP 2002033512 A JP2002033512 A JP 2002033512A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- layer
- dislocation density
- substrate
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、窒化物半導体（Ｉ
ｎXＡｌYＧａ1-X-YＮ、０≦X、０≦Y、X＋Y≦１）を用
いた発光ダイオードに関する。The present invention relates to a nitride semiconductor (I).
n X Al Y Ga 1-XY N, 0 ≦ X, 0 ≦ Y, about X + Y ≦ 1) light emitting diodes using.
【０００２】[0002]
【従来の技術】窒化物半導体は青色又は純緑色の高輝度
な発光ダイオード（以下、ＬＥＤ）の材料として、フル
カラーＬＥＤディスプレイ、交通信号灯、イメージスキ
ャナー光源等の各種光源で実用化されている。また、窒
化物半導体を用いた青色ＬＥＤは、黄色の蛍光を発する
蛍光体を組み合わせることによって白色ＬＥＤとするこ
とができる。白色ＬＥＤは、長寿命、低消費電力といっ
たＬＥＤの特性を生かして、既存の白色蛍光灯の代替光
源として期待されている。現在、これらのＬＥＤ素子
は、サファイアや炭化ケイ素等の異種基板上に、ＧａＮ
等よりなるバッファ層を介して、素子構造を形成するの
が一般的である。2. Description of the Related Art Nitride semiconductors have been put to practical use in various light sources such as full-color LED displays, traffic signal lights, and image scanner light sources as materials for blue or pure green light-emitting diodes (hereinafter referred to as LEDs). A blue LED using a nitride semiconductor can be made a white LED by combining a phosphor that emits yellow fluorescence. White LEDs are expected to be an alternative light source to existing white fluorescent lamps by utilizing the characteristics of LEDs such as long life and low power consumption. At present, these LED elements are made of GaN on a heterogeneous substrate such as sapphire or silicon carbide.
In general, an element structure is formed via a buffer layer made of the same.
【０００３】[0003]
【発明が解決しようとする課題】しかし、サファイアや
炭化ケイ素等の異種基板は窒化物半導体と格子整合しな
いため、基板との界面において発生した結晶転位がその
上に形成された素子構造を貫通して進行し、ＬＥＤの発
光層には一定の結晶転位が残っている。However, since dissimilar substrates such as sapphire and silicon carbide do not lattice match with the nitride semiconductor, crystal dislocations generated at the interface with the substrate penetrate through the element structure formed thereon. And certain crystal dislocations remain in the light emitting layer of the LED.
【０００４】このため、窒化物半導体を用いた青色ＬＥ
Ｄの外部量子効率は１５〜１８％に止まっており、これ
を使って白色ＬＥＤを構成した時の発光効率は未だ蛍光
灯に及んでいない。また、現在の窒化物半導体ＬＥＤ
は、残存する結晶転位における非発光再結合のために、
大電流を流した時の電流−光出力特性（Ｉ−Ｌ特性）の
リニアリティが悪く、大電流用途で安定的に使用するこ
とができないといった問題もある。For this reason, a blue LE using a nitride semiconductor is used.
The external quantum efficiency of D is only 15 to 18%, and the luminous efficiency when using this to form a white LED has not yet reached that of a fluorescent lamp. In addition, the current nitride semiconductor LED
Is due to non-radiative recombination at the remaining crystal dislocations,
There is also a problem that the linearity of the current-light output characteristics (IL characteristics) when a large current is applied is poor, and it cannot be used stably in large current applications.
【０００５】一方、近年、より結晶性の良好な窒化物半
導体素子を形成するために、異種基板上で窒化物半導体
を横方向に成長させるＥＬＯＧ（Epitaxially Laterall
y OverGrown) 成長法が開発されている。窒化物半導体
が横方向に成長する領域において、窒化物半導体と異種
基板の界面において発生した転位は、窒化物半導体の成
長と共に横方向にのみ進行するため、低転位密度の窒化
物半導体を成長させることができる。On the other hand, in recent years, in order to form a nitride semiconductor device having better crystallinity, an ELOG (Epitaxially Lateral) method for growing a nitride semiconductor in a lateral direction on a heterogeneous substrate has been proposed.
y OverGrown) A growth method is being developed. In the region where the nitride semiconductor grows in the lateral direction, the dislocation generated at the interface between the nitride semiconductor and the heterogeneous substrate proceeds only in the lateral direction with the growth of the nitride semiconductor, so that the nitride semiconductor having a low dislocation density is grown. be able to.
【０００６】例えば、サファイア等の異種基板上に成長
させた窒化物ガリウム上にＳｉＯ2等のマスクを部分的
に形成し、この上に窒化ガリウムを成長させることによ
り低転位密度の窒化ガリウム基板を製造することができ
る。ＳｉＯ2上には窒化ガリウムが直接成長しないた
め、マスクされていない領域を成長起点として、窒化ガ
リウムが横方向に成長する。したがって、ＳｉＯ2上に
成長した窒化ガリウムが低転位密度となる。For example, a gallium nitride substrate having a low dislocation density is formed by partially forming a mask such as SiO 2 on gallium nitride grown on a heterogeneous substrate such as sapphire and growing gallium nitride thereon. Can be manufactured. Since gallium nitride does not directly grow on SiO 2 , gallium nitride grows in the lateral direction with the unmasked region as a growth starting point. Therefore, gallium nitride grown on SiO 2 has a low dislocation density.
【０００７】しかし、こうしたＥＬＯＧ成長法による窒
化物半導体基板においては、その原理上、低転位密度の
領域が１０〜１５μｍの周期的なストライプ状にしか存
在しない。一方、面発光を行う発光ダイオードは、必要
な発光面積を確保するために、通常数百μｍ角の広さの
活性層を必要とする。このため、ＥＬＯＧ成長基板を用
いても、活性層中に低転位密度領域と高転位密度領域が
混在してしまい、十分な量子効率やリニアリティを持つ
発光ダイオードを製造することは困難であった。However, in such a nitride semiconductor substrate formed by the ELOG growth method, a region having a low dislocation density exists only in a periodic stripe of 10 to 15 μm in principle. On the other hand, a light emitting diode that performs surface light emission usually requires an active layer having a width of several hundred μm square in order to secure a necessary light emitting area. For this reason, even if an ELOG growth substrate is used, a low dislocation density region and a high dislocation density region are mixed in the active layer, and it has been difficult to manufacture a light emitting diode having sufficient quantum efficiency and linearity.
【０００８】そこで、本発明は、ＥＬＯＧ成長基板のよ
うに低転位密度領域と高転位密度領域が交互に存在する
基板を用いながら、十分な発光面積を有し、かつ、量子
効率やリニアリティに優れた窒化物半導体発光ダイオー
ドを提供することを目的とする。Therefore, the present invention uses a substrate having a low dislocation density region and a high dislocation density region alternately such as an ELOG growth substrate, has a sufficient light emitting area, and is excellent in quantum efficiency and linearity. It is an object of the present invention to provide a nitride semiconductor light emitting diode.
【０００９】[0009]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、基板上に、ｎ型窒化物半導体層と、ｐ型
窒化物半導体層と、前記ｐ型窒化物半導体層のほぼ全面
に形成された金属電極とを有する窒化物半導体発光ダイ
オードにおいて、前記基板が、低転位密度領域と高転位
密度領域が平面方向に交互に存在する窒化物半導体表面
を有しており、前記高転位密度領域の少なくとも一部の
上方に、前記ｐ型窒化物半導体層と前記金属電極の間に
挟まれた電流障壁層を有することを特徴とする。In order to achieve the above-mentioned object, the present invention provides an n-type nitride semiconductor layer, a p-type nitride semiconductor layer, and a p-type nitride semiconductor layer formed on a substrate. A nitride semiconductor light emitting diode having a metal electrode formed on the entire surface, wherein the substrate has a nitride semiconductor surface in which low dislocation density regions and high dislocation density regions alternately exist in a planar direction; A current barrier layer sandwiched between the p-type nitride semiconductor layer and the metal electrode is provided above at least a part of the dislocation density region.
【００１０】即ち、本発明のＬＥＤは、低転位密度領域
と高転位密度領域が短周期に交互に存在する窒化物半導
体基板を用いて、両方の領域が各々複数含まれるような
大面積にチップを形成することによって発光面積を確保
し、また、電流障壁層により低転位密度領域に電流を集
中させることによって量子効率やリニアリティを向上さ
せる。That is, the LED of the present invention uses a nitride semiconductor substrate in which low dislocation density regions and high dislocation density regions alternately exist in a short cycle, and has a chip having a large area including a plurality of both regions. Is formed, a light emitting area is secured, and a current barrier layer concentrates current in a low dislocation density region to improve quantum efficiency and linearity.
【００１１】ここで、高転位密度領域及び低転位密度領
域とは、各々、単位面積当たりに存在する転位の数が相
対的に多い領域及び少ない領域を指す。一般的なエピタ
キシャル成長をさせた場合、転位は成長方向に合わせて
基板に略垂直に進行し、貫通転位を生じる。このため、
基板の上にエピタキシャル成長させたｎ型窒化物半導体
層及びｐ型窒化物半導体層には、基板の表面とほぼ同一
の転位密度分布が存在する。転位の数は、例えば、透過
型電子顕微鏡による観察やウエットエッチングによるピ
ットの数として評価することができる。尚、低転位密度
領域の高転位密度領域に対する転位密度の比は、特に限
定されるものではないが、１／１０以下、好ましくは１
/１００以下である。この時、低転位密度領域の欠陥密
度としては、１×１０10/ｃｍ2以下であり、好ましくは
１×１０8/ｃｍ2以下となるものである。高転位密度領
域の欠陥密度としては、１×１０10/ｃｍ2以上であり、
欠陥が多い場合には１×１０13/ｃｍ2以上となるもので
ある。Here, the high dislocation density region and the low dislocation density region refer to a region where the number of dislocations existing per unit area is relatively large and a region where the number of dislocations is relatively small, respectively. When general epitaxial growth is performed, dislocations proceed substantially perpendicular to the substrate in accordance with the growth direction, and threading dislocations occur. For this reason,
The n-type nitride semiconductor layer and the p-type nitride semiconductor layer epitaxially grown on the substrate have almost the same dislocation density distribution as the surface of the substrate. The number of dislocations can be evaluated, for example, as the number of pits observed by a transmission electron microscope or wet etching. The ratio of the dislocation density in the low dislocation density region to the high dislocation density region is not particularly limited, but is not more than 1/10, preferably 1
/ 100 or less. At this time, the defect density in the low dislocation density region is 1 × 10 10 / cm 2 or less, and preferably 1 × 10 8 / cm 2 or less. The defect density in the high dislocation density region is 1 × 10 10 / cm 2 or more,
When there are many defects, the density is 1 × 10 13 / cm 2 or more.
【００１２】本発明のＬＥＤにおいて、ｐ型窒化物半導
体層からｎ型窒化物半導体層に向かって流れる電流は、
電流障壁層の形成されていない低転位密度領域から流れ
始めるが、一般に、ｐ型窒化物半導体層はｎ型窒化物半
導体層に比べて高い抵抗率を有するため、ｐ型窒化物半
導体層内を通過する時には電流はあまり広がらない。し
たがって、ｐ型窒化物半導体層とｎ型窒化物半導体層の
間に存在する発光層において、低転位密度領域に電流を
集中することができる。これにより、発光層内における
非発光再結合を抑制して、窒化物半導体ＬＥＤの内部量
子効率及びＩ−Ｌ特性のリニアリティを向上することが
できる。In the LED of the present invention, the current flowing from the p-type nitride semiconductor layer toward the n-type nitride semiconductor layer is:
Although the current starts to flow from the low dislocation density region where the current barrier layer is not formed, the p-type nitride semiconductor layer generally has a higher resistivity than the n-type nitride semiconductor layer. When passing, the current does not spread much. Therefore, in the light emitting layer existing between the p-type nitride semiconductor layer and the n-type nitride semiconductor layer, current can be concentrated on the low dislocation density region. Thereby, non-radiative recombination in the light emitting layer can be suppressed, and the internal quantum efficiency and the linearity of the IL characteristics of the nitride semiconductor LED can be improved.
【００１３】電流障壁層は、金属電極とショットキ接合
する窒化物半導体、例えば、ＡｌxＧａ1-xＮ（０＜ｘ≦
１）を用いて形成することが好ましい。これにより、ｐ
型用金属電極と電流障壁層との間にショットキ障壁が形
成され、高転位密度領域に流れる電流を遮断することが
できる。電流障壁層を構成するＡｌxＧａ1-xＮは、Ａｌ
含有率が高い程バンドギャップエネルギ（Ｅg）が大き
くなり、ｐ型用金属電極とショットキ接合し易くなる。
したがって、良好なショットキ障壁を形成する観点から
は、Ａｌ含有率が高い程有利であり、Ａｌ含有率（＝
ｘ）を０．５よりも大きく設定することが好ましい。The current barrier layer is made of a nitride semiconductor, for example, Al x Ga 1 -xN (0 <x ≦
It is preferable to form using 1). This gives p
A Schottky barrier is formed between the mold metal electrode and the current barrier layer, so that a current flowing in the high dislocation density region can be cut off. Al x Ga 1 -xN constituting the current barrier layer is made of Al
The higher the content, the greater the bandgap energy (E g ), and the easier it is for Schottky junction with the p-type metal electrode.
Therefore, from the viewpoint of forming a good Schottky barrier, the higher the Al content is, the more advantageous the Al content is.
It is preferable to set x) to be larger than 0.5.
【００１４】また、電流障壁層を構成する窒化物半導体
の導電型をｎ型とすることによって、電流障壁層とｐ型
窒化物半導体層との間に逆方向バイアスとなるｐｎ接合
を形成することが好ましい。この逆バイアスとなるｐｎ
接合によって、高転位密度領域に流れる電流を一層抑制
することができる。例えば、ｐ型窒化物半導体層の上に
ＡｌxＧａ1-xＮを電流障壁層として成長させる際に、シ
リコン等のｎ型ドーパントを添加することにより、逆バ
イアスとなるｐｎ接合を形成することができる。Further, by forming the conductivity type of the nitride semiconductor constituting the current barrier layer to be n-type, forming a pn junction having a reverse bias between the current barrier layer and the p-type nitride semiconductor layer. Is preferred. This reverse bias pn
By the junction, the current flowing in the high dislocation density region can be further suppressed. For example, when Al x Ga 1 -xN is grown as a current barrier layer on a p-type nitride semiconductor layer, an n-type dopant such as silicon is added to form a pn junction that becomes a reverse bias. Can be.
【００１５】また、電流障壁層を窒化物半導体によって
形成する代りに、ＳｉＯ2又はＴｉＯ2等の絶縁性酸化物
を用いて電流障壁層を形成しても良い。Instead of forming the current barrier layer from a nitride semiconductor, the current barrier layer may be formed using an insulating oxide such as SiO 2 or TiO 2 .
【００１６】本発明に用いる基板は、低転位密度領域と
高転位密度領域が表面に交互に存在する基板であれば特
に限定されないが、例えば、ＥＬＯＧ成長法によって形
成された窒化物半導体基板を用いることができる。ＥＬ
ＯＧ成長法には、種々の方法が考えられる。例えば、マ
スクパターンを用いてＥＬＯＧ成長を行う場合、周期的
なストライプ状、格子状又は島状パターンのマスク層を
形成しておけば、その上に成長した窒化物半導体層に低
転位密度領域と高転位密度領域が平面方向に交互に現れ
る。マスク層は、融点１２００℃以上の金属、酸化ケイ
素、窒化ケイ素、酸化チタン、酸化ジルコニウム、又は
これらの多層膜によって形成することができる。The substrate used in the present invention is not particularly limited as long as low dislocation density regions and high dislocation density regions alternately exist on the surface. For example, a nitride semiconductor substrate formed by ELOG growth is used. be able to. EL
Various methods can be considered for the OG growth method. For example, when performing ELOG growth using a mask pattern, if a mask layer having a periodic stripe-like, lattice-like, or island-like pattern is formed, a low dislocation density region is formed in the nitride semiconductor layer grown thereon. High dislocation density regions appear alternately in the plane direction. The mask layer can be formed of a metal having a melting point of 1200 ° C. or higher, silicon oxide, silicon nitride, titanium oxide, zirconium oxide, or a multilayer film thereof.
【００１７】また、マスクパターンに代えて、周期的な
ストライプ状、格子状又は島状に形成された窒化物半導
体層を形成しておいても良い。この場合にも、その上に
成長した窒化物半導体層に低転位密度領域と高転位密度
領域が平面方向に交互に現れる。Instead of the mask pattern, a nitride semiconductor layer formed in a periodic stripe, lattice or island shape may be formed. Also in this case, low dislocation density regions and high dislocation density regions alternately appear in the planar direction in the nitride semiconductor layer grown thereon.
【００１８】[0018]
【発明の実施の形態】以下に本発明の実施の形態につい
て図面を参照しながら説明する。各図において同一の符
号を付した部材は、同一又は対応する部材を表す。ま
た、図１〜５に示す断面図において、図面の簡単のため
に、ハッチングを省略している。Embodiments of the present invention will be described below with reference to the drawings. In the respective drawings, members denoted by the same reference numerals represent the same or corresponding members. In the sectional views shown in FIGS. 1 to 5, hatching is omitted for simplification of the drawings.
【００１９】実施の形態１ 図１は、本発明に係る窒化物半導体ＬＥＤの一例を示す
模式的断面図である。基板１６の上に、ｎ型層１８、活
性層２０、ｐ型層２２が順次積層されている。これらの
層は、いずれも、窒化物半導体ＩｎXＡｌYＧａ1-X-YＮ
（０≦X、０≦Y、X＋Y≦１）から成り、単一の組成であ
っても、複数の組成を積層したものであっても良い。ｐ
型層２２及び活性層２０は、ｎ型層１８の一部が露出す
るようにエッチングされており、その露出面にＷ／Ａｌ
等から成るｎ型電極３０が形成されている。一方、ｐ型
層２２のほぼ全面に、Ｎｉ／Ａｕ等の金属薄膜から成る
透光性のｐ型電極（＝金属電極）２６がｐ型層２２にオ
ーミック接触するように形成されている。また、ｐ型電
極２６の上に、ボンディング用のＡｕ等のｐパッド電極
２８が形成されている。 Embodiment 1 FIG. 1 is a schematic sectional view showing an example of a nitride semiconductor LED according to the present invention. On the substrate 16, an n-type layer 18, an active layer 20, and a p-type layer 22 are sequentially laminated. Each of these layers is composed of a nitride semiconductor In x Al Y Ga 1 -XYN
(0 ≦ X, 0 ≦ Y, X + Y ≦ 1), and may be a single composition or a laminate of a plurality of compositions. p
The mold layer 22 and the active layer 20 are etched so that a part of the n-type layer 18 is exposed, and W / Al
An n-type electrode 30 is formed. On the other hand, on almost the entire surface of the p-type layer 22, a translucent p-type electrode (= metal electrode) 26 made of a metal thin film of Ni / Au or the like is formed so as to make ohmic contact with the p-type layer 22. On the p-type electrode 26, a p-pad electrode 28 of Au or the like for bonding is formed.
【００２０】基板１６は、サファイア等の異種基板１０
上に、ストライプ状のＳｉＯ2マスク１２を用いて窒化
ガリウム層１４をＥＬＯＧ成長させて成り、その表面に
は、高転位密度領域３２と低転位密度領域３４が交互に
存在している。後に詳述するように、マスクを用いたＥ
ＬＯＧ成長基板において、高転位密度領域３２は、マス
ク１２の間の領域（窓領域３２ａ）と、マスク１２の中
央付近で窒化ガリウム１４同士が互いに接合する領域
（接合領域３２ｂ）とに現れる。基板１６の上にエピタ
キシャル成長させたｎ型層１８、活性層２０及びｐ型層
２２には、図中点線で示すように、基板１６の表面とほ
ぼ同一の転位密度分布が存在している。尚、図１におい
て、ハッチングを付した領域は、基板１６及び活性層２
０における高転位密度領域を表す。The substrate 16 is made of a heterogeneous substrate 10 such as sapphire.
The gallium nitride layer 14 is formed by ELOG growth using the stripe-shaped SiO 2 mask 12, and high dislocation density regions 32 and low dislocation density regions 34 are alternately present on the surface. As described later in detail, E using a mask
In the LOG growth substrate, the high dislocation density regions 32 appear in a region between the masks 12 (window region 32a) and in a region near the center of the mask 12 where the gallium nitrides 14 are bonded to each other (bonded regions 32b). The n-type layer 18, the active layer 20, and the p-type layer 22 epitaxially grown on the substrate 16 have a dislocation density distribution almost identical to the surface of the substrate 16, as indicated by the dotted line in the figure. Note that, in FIG. 1, the hatched regions represent the substrate 16 and the active layer 2.
0 represents a high dislocation density region.
【００２１】高転位密度領域３２の上方であって、ｐ型
窒化物半導体層とｐ型電極２６の間には、電流障壁層２
４が形成されており、活性層２０を流れる電流が低転位
密度領域３４に集中するように、電流経路を制限する役
割を果たす。本実施の形態においては、発光面積を広く
確保するために、上述した２種類の高転位密度領域３２
のうち窓領域３２ａの上方にのみ電流障壁層２４を形成
している。電流障壁層２４は、ｐ型電極２６とショット
キ接合する窒化物半導体、例えば、ノンドープＡｌxＧ
ａ1-xＮ（０＜ｘ≦１）から成り、透光性ｐ型電極２６
との間にショットキ障壁を形成することによってＬＥＤ
内を流れる電流の経路を制限する。The current barrier layer 2 is located above the high dislocation density region 32 and between the p-type nitride semiconductor layer and the p-type electrode 26.
4 serve to limit the current path so that the current flowing through the active layer 20 is concentrated in the low dislocation density region 34. In the present embodiment, in order to secure a large light emitting area, the two types of high dislocation density regions 32 described above are used.
The current barrier layer 24 is formed only above the window region 32a. The current barrier layer 24 is formed of a nitride semiconductor that forms a Schottky junction with the p-type electrode 26, for example, a non-doped Al x G
a 1-x N (0 <x ≦ 1), and a translucent p-type electrode 26
LED by forming Schottky barrier between
Restrict the path of the current flowing inside.
【００２２】図２は、本発明における窒化物半導体発光
ダイオードを流れる電流経路を示す模式図である。尚、
図２において、高転位密度領域と低転位密度領域の構成
は図１に比べて簡略化している。図に示すように、ｐ型
電極２６からｎ型電極３０に向かって流れる電流は、電
流障壁層２４の形成されていない低転位密度領域３４か
ら流れ始め、ｐ型層２２、活性層２０、及びｎ型層１８
を経てｎ型電極３０に至る。一般に、ｐ型窒化物半導体
層は、ｎ型窒化物半導体層よりも数倍高い抵抗率を有す
るため、ｐ型層２２内を通過する時には電流はあまり広
がらない。これは、窒化ガリウム系化合物半導体の場
合、ｎ型とｐ型の抵抗率の比は１：１００程度であるこ
とに大きく起因するものである。したがって、図２に示
すように、活性層２２においても、電流障壁層２４によ
る電流経路制限の効果は維持され、低転位密度領域３４
に電流が集中する。これにより、活性層２２内における
非発光再結合が抑制されるため、窒化物半導体ＬＥＤの
内部量子効率が向上し、また、大電流域におけるＩ−Ｌ
特性のリニアリティが保たれる。FIG. 2 is a schematic diagram showing a current path flowing through the nitride semiconductor light emitting diode according to the present invention. still,
In FIG. 2, the configurations of the high dislocation density region and the low dislocation density region are simplified as compared with FIG. As shown in the figure, the current flowing from the p-type electrode 26 toward the n-type electrode 30 starts flowing from the low dislocation density region 34 where the current barrier layer 24 is not formed, and the p-type layer 22, the active layer 20, and the n-type layer 18
To reach the n-type electrode 30. Generally, the p-type nitride semiconductor layer has a resistivity several times higher than that of the n-type nitride semiconductor layer, so that the current does not spread much when passing through the p-type layer 22. This is largely due to the fact that the ratio of the n-type and p-type resistivity is about 1: 100 in the case of a gallium nitride-based compound semiconductor. Therefore, as shown in FIG. 2, in the active layer 22, the effect of limiting the current path by the current barrier layer 24 is maintained, and the low dislocation density region 34 is maintained.
Current concentrates on Thereby, non-radiative recombination in the active layer 22 is suppressed, so that the internal quantum efficiency of the nitride semiconductor LED is improved, and IL in a large current region is improved.
The linearity of the characteristics is maintained.
【００２３】電流障壁層２４を構成するＡｌxＧａ1-xＮ
は、Ａｌ含有率が高い程仕事関数が大きくなり、透光性
ｐ型電極を構成するＮｉ又はＡｕ等の金属とショットキ
接合し易くなる。したがって、良好なショットキ障壁を
形成する観点からは、Ａｌ含有率が高い程有利であり、
Ａｌ含有率を０．５よりも大きく設定することが好まし
い。逆に、電流障壁層２４と接するｐ型層２２の最上層
は、Ｎｉ又はＡｕ等の金属とオーミック接合し易い必要
があり、例えば、Ａｌを含まないＧａＮによって形成さ
れている。尚、電流障壁層２４は、電流の漏洩を防止す
るためにできるだけ緻密な膜であることが有利であり、
ｐ型層２２の上にエピタキシャル成長できる組成である
ことが好ましい。Al x Ga 1 -xN constituting the current barrier layer 24
As the Al content increases, the work function increases and the Schottky junction with a metal such as Ni or Au constituting the translucent p-type electrode becomes easy. Therefore, from the viewpoint of forming a good Schottky barrier, the higher the Al content, the more advantageous it is,
It is preferable to set the Al content to be larger than 0.5. Conversely, the uppermost layer of the p-type layer 22 that is in contact with the current barrier layer 24 needs to easily form an ohmic junction with a metal such as Ni or Au, and is made of, for example, GaN that does not contain Al. It is advantageous that the current barrier layer 24 is a film as dense as possible in order to prevent leakage of current.
It is preferable that the composition be such that it can be epitaxially grown on the p-type layer 22.
【００２４】また、ＡｌxＧａ1-xＮから成る電流障壁層
２２の膜厚は、トンネル電流の通過を抑制するのに十分
な膜厚とする必要があり、好ましくは１００Å以上とす
る。また、ＡｌxＧａ1-xＮ（０．５＜ｘ）から成る電流
障壁層２２を、ＧａＮから成るｐ型層２２の上に形成す
る場合、あまり厚く形成するとクラックが発生するた
め、０．１μｍ以下、好ましくは５００Å以下に形成す
ることが望ましい。The thickness of the current barrier layer 22 made of Al x Ga 1 -xN needs to be sufficient to suppress the passage of tunnel current, and is preferably 100 ° or more. Further, when the current barrier layer 22 made of Al x Ga 1 -xN (0.5 <x) is formed on the p-type layer 22 made of GaN, if it is formed too thick, cracks occur. It is desirable that the thickness be 1 μm or less, preferably 500 ° or less.
【００２５】また、電流障壁層２４として、ノンドープ
ＡｌxＧａ1-xＮに代えて、シリコン等のｎ型ドーパント
を添加したｎ型ＡｌxＧａ1-xＮを形成しても良い。電流
障壁層２４をｎ型窒化物半導体とすることにより、電流
障壁層２４とｐ型層２２との間に逆方向バイアスとなる
ｐｎ接合を形成し、高転位密度領域３２を通過する電流
をさらに効果的に抑制することができる。Further, instead of the non-doped Al x Ga 1 -xN, an n-type Al x Ga 1 -xN to which an n-type dopant such as silicon is added may be formed as the current barrier layer 24. By forming the current barrier layer 24 from an n-type nitride semiconductor, a pn junction serving as a reverse bias is formed between the current barrier layer 24 and the p-type layer 22 to further reduce the current passing through the high dislocation density region 32. It can be suppressed effectively.
【００２６】また、電流障壁層２４として、窒化物半導
体に代えて、ＳｉＯ2又はＴｉＯ2等の絶縁性酸化物を形
成しても良い。As the current barrier layer 24, an insulating oxide such as SiO 2 or TiO 2 may be formed instead of the nitride semiconductor.
【００２７】次に、基板１６について説明する。図３
は、基板１６の製造方法を示す模式断面図である。サフ
ァイア基板１０の上にバッファ層（図示せず）を成長さ
せた後、アンドープＧａＮ層１１を成長させる。基板１
０はサファイアの他、ＳｉＣ、ＺｎＯ、スピネル、Ｇａ
Ａｓ等窒化物半導体を成長させるために知られている、
窒化物半導体と異なる材料よりなる基板を用いることが
できる。Next, the substrate 16 will be described. FIG.
FIG. 3 is a schematic cross-sectional view illustrating a method for manufacturing a substrate 16. After growing a buffer layer (not shown) on the sapphire substrate 10, an undoped GaN layer 11 is grown. Substrate 1
0 is sapphire, SiC, ZnO, spinel, Ga
Known for growing nitride semiconductors such as As,
A substrate made of a material different from a nitride semiconductor can be used.
【００２８】次にこのアンドープＧａＮ層１１の成長
後、図３（ａ）に示すように、このＧａＮ層１１の表面
に、ストライプ状のフォトマスクを形成し、ＳｉＯ2よ
りなるマスク１２を形成する。マスク１２の形状として
はストライプ状、格子状、島状等どのような形状でも良
いが、アンドープＧａＮ層１１の露出部分、即ちマスク
が形成されていない部分（窓部）よりもマスク１２の面
積を大きくする方が、結晶欠陥の少ないＧａＮ層１４を
成長させやすい。マスク１２の材料としては、例えば酸
化ケイ素（ＳｉＯX）、窒化ケイ素（ＳｉXＮY）、酸化
チタン（ＴｉＯX）、酸化ジルコニウム（ＺｒＯX）等の
酸化物、窒化物、またこれらの多層膜の他、１２００℃
以上の融点を有する金属等を用いることができる。これ
らのマスク材料は、窒化物半導体の成長温度６００℃〜
１１００℃の温度にも耐え、その表面に窒化物半導体が
成長しないか、成長しにくい性質を有している。Next, after the growth of the undoped GaN layer 11, as shown in FIG. 3A, a striped photomask is formed on the surface of the GaN layer 11, and a mask 12 made of SiO 2 is formed. . The shape of the mask 12 may be any shape such as a stripe shape, a lattice shape, and an island shape. However, the area of the mask 12 is larger than the exposed portion of the undoped GaN layer 11, that is, the portion (window portion) where the mask is not formed. Increasing the size makes it easier to grow the GaN layer 14 with few crystal defects. Examples of the material of the mask 12 include oxides and nitrides such as silicon oxide (SiO x ), silicon nitride (Si x N y ), titanium oxide (TiO x ), and zirconium oxide (ZrO x ), and multilayer films thereof. And 1200 ° C
A metal or the like having the above melting point can be used. These mask materials have a nitride semiconductor growth temperature of 600 ° C.
It withstands a temperature of 1100 ° C. and has a property that a nitride semiconductor does not grow or hardly grows on its surface.
【００２９】マスク１２を形成後、図３（ｂ）に示すよ
うに、アンドープＧａＮ１４を成長させる。成長させる
ＧａＮ層１４の好ましい成長膜厚は、先に形成したマス
ク１２の膜厚、大きさによっても異なるが、マスク１２
の上部において横方向（厚さ方向に垂直な方向）にも成
長してマスク１２の表面を覆うように十分の厚さに成長
させる。このように窒化物半導体が成長しにくい性質を
有するマスク１２の表面上に、横方向にＧａＮ層１４を
成長させる手法で製造すると、最初はマスク１２の上に
はＧａＮ層１４が成長せず、窓部のアンドープＧａＮ層
１１の上にＧａＮ層１４が選択成長される。After forming the mask 12, undoped GaN 14 is grown as shown in FIG. The preferred thickness of the GaN layer 14 to be grown depends on the thickness and size of the mask 12 previously formed.
Is grown in the lateral direction (the direction perpendicular to the thickness direction) at the upper portion of the mask 12 and is grown to a sufficient thickness so as to cover the surface of the mask 12. When the GaN layer 14 is manufactured by the method of growing the GaN layer 14 in the lateral direction on the surface of the mask 12 having the property that the nitride semiconductor is difficult to grow, the GaN layer 14 does not grow on the mask 12 at first, The GaN layer 14 is selectively grown on the undoped GaN layer 11 in the window.
【００３０】続いて、図３（ｃ）に示すように、ＧａＮ
層１４の成長を続けると、ＧａＮ層１４が横方向に成長
して、マスク１２の上に覆いかぶさって行き、隣接した
窓から成長したＧａＮ層１４同士でつながって、マスク
１２の上にＧａＮ層が成長したかのような状態となる。
つまり、ＧａＮ層上にマスク１２を介してＧａＮ層１４
を横方向に成長させる。Subsequently, as shown in FIG.
As the growth of the layer 14 continues, the GaN layer 14 grows laterally, overlies the mask 12, and connects the GaN layers 14 grown from adjacent windows to form a GaN layer on the mask 12. Is as if it had grown.
That is, the GaN layer 14 is placed on the GaN layer via the mask 12.
Is grown laterally.
【００３１】ここで、異種基板と窒化物半導体との格子
定数のミスマッチにより、異種基板の上に成長される窒
化物半導体には非常に多くの結晶欠陥が発生し、この結
晶欠陥は順次上層に形成される窒化物半導体成長中を縦
方向に進行して表面まで伝わる。一方、マスク１２上に
横方向に成長されたＧａＮ層１４は、異種基板上に直接
成長したものではなく、隣接する窓から成長させたＧａ
Ｎ層１４が、マスク１２上に横方向に成長することによ
り成長中につながったものであるため、結晶欠陥の数は
異種基板から直接成長したものに比べて非常に少なくな
る。したがって、こうして成長させたＧａＮ層１４は、
異種基板から直接成長した窓領域３２ａ及び横方向に成
長したＧａＮ層１４が互いに接合した接合領域３２ｂを
除いて、転位の数が少ない結晶となる。アンドープＧａ
Ｎ層１１の転位は１０10／cm2以上あるが、この方法に
よるＧａＮ層１４の低転位密度領域３４における転位は
１０8／cm2以下に減少させることができる。Here, due to the mismatch between the lattice constants of the heterogeneous substrate and the nitride semiconductor, a large number of crystal defects are generated in the nitride semiconductor grown on the heterogeneous substrate. It travels in the vertical direction during growth of the formed nitride semiconductor and propagates to the surface. On the other hand, the GaN layer 14 grown laterally on the mask 12 is not directly grown on the heterogeneous substrate, but is grown on the adjacent window.
Since the N layer 14 is connected during the growth by growing laterally on the mask 12, the number of crystal defects is much smaller than that of the N layer 14 grown directly from a heterogeneous substrate. Therefore, the GaN layer 14 thus grown is
Except for the window region 32a directly grown from the heterogeneous substrate and the junction region 32b where the GaN layer 14 grown in the lateral direction is joined to each other, the crystal has a small number of dislocations. Undoped Ga
Although the dislocation of the N layer 11 is 10 10 / cm 2 or more, the dislocation in the low dislocation density region 34 of the GaN layer 14 by this method can be reduced to 10 8 / cm 2 or less.
【００３２】尚、窒化ガリウム層１４を十分な厚膜に形
成した場合、窒化ガリウム層１４以外の異種基板１０等
を切除して、窒化ガリウム単体によって基板１６を構成
しても良い。When the gallium nitride layer 14 is formed in a sufficiently thick film, the substrate 16 other than the gallium nitride layer 14 may be cut off, and the substrate 16 may be composed of gallium nitride alone.
【００３３】また、本発明において、基板１６は、低転
位密度領域と高転位密度領域が面内に交互に現れる基板
であれば良く、図３に示す方法で製造されたものには限
られない。例えば、ＳｉＯ2マスクを形成する代りに、
サファイア等の異種基板上に成長した窒化ガリウム系化
合物半導体層をストライプ状（又は、格子状若しくは島
状）にエッチングしてサファイア基板を部分的に露出さ
せ、この上に窒化ガリウムを成長させることによって
も、低転位密度の窒化ガリウム基板を製造することがで
きる。窒化ガリウムはサファイア基板上には直接エピタ
キシャル成長しにくいため、ストライプ状の窒化ガリウ
ム層を成長起点として、窒化ガリウムが横方向に成長す
る。したがって、サファイア基板の露出部分の上に成長
した窒化ガリウムが低転位密度となる。In the present invention, the substrate 16 may be any substrate as long as low dislocation density regions and high dislocation density regions alternately appear in the plane, and are not limited to those manufactured by the method shown in FIG. . For example, instead of forming a SiO 2 mask,
The gallium nitride-based compound semiconductor layer grown on a heterogeneous substrate such as sapphire is etched in a stripe (or lattice or island) to partially expose the sapphire substrate, and gallium nitride is grown thereon. Also, a gallium nitride substrate having a low dislocation density can be manufactured. Since gallium nitride is difficult to grow directly on a sapphire substrate by epitaxial growth, gallium nitride grows in a lateral direction with a stripe-shaped gallium nitride layer as a growth starting point. Therefore, gallium nitride grown on the exposed portion of the sapphire substrate has a low dislocation density.
【００３４】また、サファイア等の異種基板上に窒化ガ
リウム系化合物半導体層を成長させた後、異種基板を露
出しない深さで凹凸を形成し、その上に窒化ガリウムを
成長させることによって基板１６を製造しても良い。さ
らにまた、サファイア等の異種基板自身に周期的な凹凸
を形成し、その上に窒化ガリウムを成長させて基板１６
を製造しても良い。After growing a gallium nitride-based compound semiconductor layer on a heterogeneous substrate such as sapphire, irregularities are formed at a depth that does not expose the heterogeneous substrate, and gallium nitride is grown thereon to form the substrate 16. It may be manufactured. Furthermore, periodic irregularities are formed on a heterogeneous substrate such as sapphire itself, and gallium nitride is grown thereon to form a substrate 16.
May be manufactured.
【００３５】本実施の形態においては、ｎ型層１８、活
性層２０、及びｐ型層２２を積層したダブルへテロ構造
のＬＥＤについて説明したが、本発明はこれに限られな
い。例えば、ｎ型窒化物半導体層とｐ型窒化物半導体層
を積層したｐｎ接合構造のＬＥＤであっても良い。In the present embodiment, an LED having a double hetero structure in which the n-type layer 18, the active layer 20, and the p-type layer 22 are stacked has been described, but the present invention is not limited to this. For example, an LED having a pn junction structure in which an n-type nitride semiconductor layer and a p-type nitride semiconductor layer are stacked may be used.
【００３６】実施の形態２ 図４は、本発明の実施の形態２に係る窒化物半導体ＬＥ
Ｄを示す断面図である。図４に示す窒化物半導体ＬＥＤ
は、電流障壁層２４の形成位置を除いて、実施の形態１
における窒化物半導体ＬＥＤと同様である。 Second Embodiment FIG. 4 shows a nitride semiconductor LE according to a second embodiment of the present invention.
It is sectional drawing which shows D. Nitride semiconductor LED shown in FIG.
In the first embodiment, except for the position where the current barrier layer 24 is formed,
Is the same as the nitride semiconductor LED.
【００３７】実施の形態１においては、２種類の高転位
密度領域である窓領域３２ａ及び接合領域３２ｂのう
ち、窓領域３２ａの上方にのみ電流障壁層２４を形成し
た。本実施の形態においては、さらに、接合領域３２ｂ
の上方にも電流障壁層２４を形成する。これにより、発
光面積はやや減少するものの、活性層２０における非発
光再結合の発生をより効果的に抑制して、内部量子効率
及びＩ−Ｌ特性のリニアリティをさらに向上することが
できる。In the first embodiment, the current barrier layer 24 is formed only above the window region 32a of the two types of high dislocation density regions, the window region 32a and the junction region 32b. In the present embodiment, the bonding region 32b
The current barrier layer 24 is also formed above the substrate. Thus, although the light emitting area is slightly reduced, the occurrence of non-radiative recombination in the active layer 20 can be more effectively suppressed, and the internal quantum efficiency and the linearity of the IL characteristics can be further improved.
【００３８】実施の形態３ 図５は、本発明の実施の形態３に係る窒化物半導体ＬＥ
Ｄを示す断面図である。図５に示す窒化物半導体ＬＥＤ
は、基板１６の構成及び電流障壁層２４の形成位置を除
いて、実施の形態１又は２と同様である。 Third Embodiment FIG. 5 shows a nitride semiconductor LE according to a third embodiment of the present invention.
It is sectional drawing which shows D. Nitride semiconductor LED shown in FIG.
Is the same as Embodiment 1 or 2 except for the configuration of the substrate 16 and the position where the current barrier layer 24 is formed.
【００３９】本実施の形態においては、基板１６の製造
中にＥＬＯＧ成長を２回行うことにより、より転位密度
の小さな窒化物半導体層を成長させる。まず、図３を用
いて説明したのと同様の方法によって、第１マスク１２
ａを用いて１回目のＥＬＯＧ成長を行い、第１窒化ガリ
ウム層１４ａを成長させる。続いて、１回目のＥＬＯＧ
成長によって形成された窓領域の上方に、第１マスク１
２ａと同じ形状の第２マスク１２ｂを形成し、２回目の
ＥＬＯＧ成長を行う。２回目のＥＬＯＧ成長によって形
成された第２窒化ガリウム層１４ｂには、実施の形態１
又は２と同様に窓領域及び接合領域の２種類の高転位密
度領域が存在するが、低転位密度領域の転位密度は実施
の形態１又は２に比べて低減されている。In this embodiment, the nitride semiconductor layer having a lower dislocation density is grown by performing ELOG growth twice during the manufacture of the substrate 16. First, the first mask 12 is formed in the same manner as described with reference to FIG.
A first ELOG growth is performed using a to grow the first gallium nitride layer 14a. Next, the first ELOG
Above the window region formed by growth, a first mask 1
A second mask 12b having the same shape as 2a is formed, and a second ELOG growth is performed. The second gallium nitride layer 14b formed by the second ELOG growth includes the first embodiment.
Similarly to the first or second embodiment, there are two types of high dislocation density regions, a window region and a junction region, but the dislocation density in the low dislocation density region is reduced as compared with the first or second embodiment.
【００４０】こうして得られた基板１６の上に発光ダイ
オードの素子構造を形成し、実施の形態２と同様に、全
ての高転位密度領域に対応して電流障壁層２４を形成す
る。この構成により、活性層２０における非発光再結合
の発生をより一層効果的に抑制して、内部量子効率及び
Ｉ−Ｌ特性のリニアリティをまたさらに向上することが
できる。The light emitting diode element structure is formed on the substrate 16 thus obtained, and the current barrier layers 24 are formed corresponding to all the high dislocation density regions as in the second embodiment. With this configuration, the occurrence of non-radiative recombination in the active layer 20 can be more effectively suppressed, and the internal quantum efficiency and the linearity of the IL characteristic can be further improved.
【００４１】[0041]
【実施例】以下に、本発明の一実施の形態である実施例
を示すが、本発明はこれに限定されない。図１及び図３
を元に実施例について説明する。EXAMPLES The following is an example of one embodiment of the present invention, but the present invention is not limited to this. 1 and 3
An example will be described based on FIG.
【００４２】実施例 （基板１６の製造）２インチφ、（０００１）Ｃ面を主
面とするサファイア基板１０の上に５００℃にて、Ｇａ
Ｎよりなるバッファ層（図示せず）を２００オングスト
ロームの膜厚で成長させた後、温度を１０５０℃にして
アンドープＧａＮ層１１を５μｍ膜厚で成長させる。
尚、この成長させる膜厚は、５μｍに限定されるもので
はなく、バッファ層よりも厚い膜厚で成長させて、１０
μｍ以下の膜厚に調整することが望ましい。次にこのア
ンドープＧａＮ層１１の成長後、ウェーハを反応容器か
ら取り出し、このＧａＮ層の表面に、ストライプ状のフ
ォトマスクを形成し、ＣＶＤ装置によりストライプ幅１
５μｍ、ストライプ間隔（窓部）５μｍのＳｉＯ 2より
なるマスク１２を０．１μｍの膜厚で形成する。マスク
１２を形成後、ウェーハを再度反応容器内にセットし、
１０５０℃で、アンドープＧａＮ１４を１０μｍの膜厚
に成長させる。アンドープＧａＮ層１１の結晶欠陥は１
０10／cm2以上であったが、ＧａＮ層１４の結晶欠陥は
１０6／cm2以下であった。[0042]Example (Manufacture of Substrate 16) Mainly 2 inch φ, (0001) C-plane
Ga at 500 ° C. on a sapphire substrate 10
200 angstrom buffer layer (not shown) made of N
After growing with a ROHM film thickness, the temperature is set to 1050 ° C.
An undoped GaN layer 11 is grown to a thickness of 5 μm.
In addition, the film thickness to be grown is limited to 5 μm.
But grown at a thickness greater than that of the buffer layer,
It is desirable to adjust the thickness to not more than μm. Next,
After the growth of the doped GaN layer 11, the wafer is placed in a reaction vessel.
From the GaN layer on the surface of the GaN layer.
A photomask is formed, and a stripe width of 1
SiO of 5 μm, stripe interval (window) 5 μm TwoThan
The mask 12 having a thickness of 0.1 μm is formed. mask
After forming 12, the wafer is set again in the reaction vessel,
At 1050 ° C., undoped GaN 14 is formed to a thickness of 10 μm.
To grow. The crystal defect of the undoped GaN layer 11 is 1
0Ten/cmTwoAs described above, the crystal defects of the GaN layer 14 are as follows.
106/ Cm2 or less.
【００４３】（ｎ型層１８）次に、ｎ型コンタクト層、
ｎ側第１多層膜層、及びｎ側第２多層膜層から成るｎ型
層１８を形成する。まず、１０５０℃で、同じく原料ガ
スにＴＭＧ、アンモニアガス、不純物ガスにシランガス
を用い、Ｓｉを４．５×１０18／cm3ドープしたＧａＮ
よりなるｎ側コンタクト層を２．２５μｍの膜厚で成長
させる。次にシランガスのみを止め、１０５０℃で、Ｔ
ＭＧ、アンモニアガスを用い、アンドープＧａＮ層を７
５オングストロームの膜厚で成長させ、続いて同温度に
てシランガスを追加しＳｉを４．５×１０18／cm3ドー
プしたＧａＮ層を２５オングストロームの膜厚で成長さ
せる。このようにして、７５オングストロームのアンド
ープＧａＮ層からなるＡ層と、ＳｉドープＧａＮ層を有
する２５オングストロームのＢ層とからなるペアを成長
させる。そしてペアを２５層積層して２５００オングス
トローム厚として、超格子構造の多層膜よりなるｎ側第
１多層膜層を成長させる。(N-type layer 18) Next, an n-type contact layer,
An n-type layer 18 including an n-side first multilayer film layer and an n-side second multilayer film layer is formed. First, at 1050 ° C., GaN doped with 4.5 × 10 18 / cm 3 of Si using TMG and ammonia gas as source gas and silane gas as impurity gas.
An n-side contact layer is grown to a thickness of 2.25 μm. Next, only silane gas was stopped and at 1050 ° C., T
MG, ammonia gas, undoped GaN layer 7
The GaN layer is grown to a thickness of 5 Å, and a GaN layer doped with 4.5 × 10 18 / cm 3 of Si is added at the same temperature to grow the GaN layer to a thickness of 25 Å. In this way, a pair consisting of the A layer made of an undoped GaN layer of 75 Å and the B layer made of 25 Å having a Si-doped GaN layer is grown. Then, 25 pairs are laminated to have a thickness of 2500 Å, and an n-side first multilayer film layer composed of a multilayer film having a super lattice structure is grown.
【００４４】次に、同様の温度で、アンドープＧａＮよ
りなる第２の窒化物半導体層を４０オングストローム成
長させ、次に温度を８００℃にして、ＴＭＧ、ＴＭＩ、
アンモニアを用い、アンドープＩｎ0.13Ｇａ0.87Ｎより
なる第１の窒化物半導体層を２０オングストローム成長
させる。そしてこれらの操作を繰り返し、第２＋第１の
順で交互に１０層づつ積層させ、最後にＧａＮよりなる
第２の窒化物半導体層を４０オングストローム成長さた
超格子構造の多層膜よりなるｎ側第２多層膜層を６４０
オングストロームの膜厚で成長させる。Next, at the same temperature, a second nitride semiconductor layer made of undoped GaN is grown at 40 Å, and then the temperature is set to 800 ° C. to obtain TMG, TMI,
A first nitride semiconductor layer made of undoped In 0.13 Ga 0.87 N is grown to 20 angstroms using ammonia. These operations are repeated so that ten layers are alternately stacked in the second + first order, and finally a second nitride semiconductor layer made of GaN is grown on the n-side by a superlattice multi-layer film grown by 40 angstroms. 640 second multilayer film layer
It is grown to a thickness of Å.
【００４５】（活性層２０）次に、アンドープＧａＮよ
りなる障壁層を２５０オングストロームの膜厚で成長さ
せ、続いて温度を８００℃にして、ＴＭＧ、ＴＭＩ、ア
ンモニアを用いアンドープＩｎ0.3Ｇａ0.7Ｎよりなる井
戸層を３０オングストロームの膜厚で成長させる。そし
て障壁＋井戸＋障壁＋井戸・・・・＋障壁の順で障壁層
を７層、井戸層を６層、交互に積層して、総膜厚１９３
０オングストロームの多重量子井戸構造よりなる活性層
２０を成長させる。(Active Layer 20) Next, a barrier layer made of undoped GaN is grown to a thickness of 250 angstroms. Then, the temperature is set to 800 ° C., and undoped In 0.3 Ga 0.7 N is formed using TMG, TMI and ammonia. A well layer having a thickness of 30 Å is grown. Then, seven barrier layers and six well layers are alternately stacked in the order of barrier + well + barrier + well...
An active layer 20 having a multiple quantum well structure of 0 Å is grown.
【００４６】（ｐ型層２２）次に、ｐ側多層膜クラッド
層及びｐ側コンタクト層から成るｐ型層２２を形成す
る。まず、温度１０５０℃でＴＭＧ、ＴＭＡ、アンモニ
ア、Ｃｐ2Ｍｇ（シクロペンタジエニルマグネシウム）
を用い、Ｍｇを１×１０20／cm3ドープしたｐ型Ａｌ0.2
Ｇａ0.8Ｎよりなる第３の窒化物半導体層を４０オング
ストロームの膜厚で成長させ、続いて温度を８００℃に
して、ＴＭＧ、ＴＭＩ、アンモニア、Ｃｐ2Ｍｇを用い
Ｍｇを１×１０20／cm3ドープしたＩｎ0.03Ｇａ0.97Ｎ
よりなる第４の窒化物半導体層を２５オングストローム
の膜厚で成長させる。そしてこれらの操作を繰り返し、
第３＋第４の順で交互に５層ずつ積層し、最後に第３の
窒化物半導体層を４０オングストロームの膜厚で成長さ
せた超格子構造の多層膜よりなるｐ側多層膜クラッド層
を３６５オングストロームの膜厚で成長させる。続いて
１０５０℃で、ＴＭＧ、アンモニア、Ｃｐ2Ｍｇを用
い、Ｍｇを１×１０20／cm3ドープしたｐ型ＧａＮより
なるｐ側コンタクト層を７００オングストロームの膜厚
で成長させる。(P-Type Layer 22) Next, a p-type layer 22 composed of a p-side multilayer clad layer and a p-side contact layer is formed. First, at a temperature of 1050 ° C., TMG, TMA, ammonia, Cp 2 Mg (cyclopentadienyl magnesium)
And p-type Al 0.2 doped with Mg at 1 × 10 20 / cm 3
A third nitride semiconductor layer made of Ga 0.8 N is grown to a thickness of 40 angstroms, then the temperature is set to 800 ° C., and TMG, TMI, ammonia and Cp 2 Mg are used to grow Mg to 1 × 10 20 / cm. 3- doped In 0.03 Ga 0.97 N
A fourth nitride semiconductor layer is grown to a thickness of 25 Å. And repeat these operations,
A p-side multilayer clad layer of a superlattice-structure multilayer film in which five layers are alternately laminated in a third + fourth order and finally a third nitride semiconductor layer is grown to a thickness of 40 Å is 365. It is grown to a thickness of Å. Subsequently, at 1050 ° C., a p-side contact layer made of p-type GaN doped with Mg at 1 × 10 20 / cm 3 is grown to a thickness of 700 Å using TMG, ammonia and Cp 2 Mg.
【００４７】反応終了後、温度を室温まで下げ、さらに
窒素雰囲気中、ウェーハを反応容器内において、７００
℃でアニーリングを行い、ｐ型層をさらに低抵抗化す
る。After completion of the reaction, the temperature is lowered to room temperature, and the wafer is placed in a reaction vessel in a nitrogen atmosphere at 700
Anneal at ℃ to further reduce the resistance of the p-type layer.
【００４８】（電流障壁層２４）次に、１０５０℃で、
原料ガスにＴＭＧ、アンモニアガス、ＴＭＡを用い、ノ
ンドープＡｌxＧａ1-xＮよりなる電流障壁層２４を２０
０Åの膜厚で成長させる。ＳｉＯ2マスク１２のマスク
間に相当する位置を残して、ＡｌxＧａ1-xＮ層２４をス
トライプ形状にエッチング除去する。(Current Barrier Layer 24) Next, at 1050 ° C.,
Using TMG, ammonia gas, and TMA as source gases, a current barrier layer 24 made of non-doped Al x Ga 1 -xN
It is grown to a thickness of 0 °. Leaving position corresponding to between the mask of SiO 2 mask 12 is removed by etching Al x Ga 1-x N layer 24 in a stripe shape.
【００４９】（ｐ型電極２６、ｎ型電極３０）次に、ウ
ェーハを反応容器から取り出し、表面に所定の形状のマ
スクを形成し、ＲＩＥ（反応性イオンエッチング）装置
でｐ型層２２側からエッチングを行い、図１に示すよう
にｎ型層１８内のｎ側コンタクト層の表面を露出させ
る。(P-type electrode 26, n-type electrode 30) Next, the wafer is taken out of the reaction vessel, a mask of a predetermined shape is formed on the surface, and the p-type layer 22 is exposed from the p-type layer 22 side by an RIE (reactive ion etching) apparatus. Etching is performed to expose the surface of the n-side contact layer in the n-type layer 18 as shown in FIG.
【００５０】エッチング後、最上層にあるｐ型層２２及
び電流障壁層２４を覆って、ｐ型層２２のほぼ全面に、
膜厚２００オングストロームのＮｉとＡｕを含む透光性
のｐ電極２６と、そのｐ電極２６の上にボンディング用
のＡｕよりなるｐパッド電極２８を０．５μｍの膜厚で
形成する。一方、エッチングにより露出させたｎ側コン
タクト層の表面にはＷとＡｌを含むｎ電極３０を形成し
てＬＥＤ素子とした。After the etching, the p-type layer 22 and the current barrier layer 24 on the uppermost layer are covered, and
A transmissive p-electrode 26 containing Ni and Au having a thickness of 200 angstroms, and a p-pad electrode 28 made of Au for bonding with a thickness of 0.5 μm are formed on the p-electrode 26. On the other hand, an n-electrode 30 containing W and Al was formed on the surface of the n-side contact layer exposed by etching, to obtain an LED element.
【００５１】比較例 ＥＬＯＧ成長させた基板１６の代りに、以下に説明する
基板を用いた点、及び電流障壁層２４を形成しない点を
除いては、実施例と同じ方法によってＬＥＤ素子を作製
した。COMPARATIVE EXAMPLE An LED device was manufactured in the same manner as in the example except that the substrate described below was used instead of the substrate 16 grown by ELOG, and the current barrier layer 24 was not formed. .
【００５２】（基板）サファイア（Ｃ面）よりなる基盤
をＭＯＶＰＥの反応容器内にセットし、水素を流しなが
ら、基板の温度を１０５０℃まで上昇させ、基板のクリ
ーニングを行う。続いて、温度を５１０℃まで下げ、キ
ャリアガスに水素、原料ガスにアンモニアとＴＭＧ（ト
リメチルガリウム）とを用い、基板１６上にＧａＮより
なるバッファ層を約１５０オングストロームの膜厚で成
長させる。バッファ層成長後、ＴＭＧのみ止めて、温度
を１０５０℃まで上昇させる。１０５０℃になったら、
同じく原料ガスにＴＭＧ、アンモニアガスを用い、アン
ドープＧａＮ層を１．５μｍの膜厚で成長させる。(Substrate) A substrate made of sapphire (C surface) is set in a MOVPE reaction vessel, and while flowing hydrogen, the temperature of the substrate is raised to 1050 ° C. to clean the substrate. Subsequently, the temperature is lowered to 510 ° C., and a buffer layer made of GaN is grown to a thickness of about 150 Å on the substrate 16 using hydrogen as the carrier gas and ammonia and TMG (trimethylgallium) as the source gas. After the growth of the buffer layer, only TMG is stopped, and the temperature is increased to 1050 ° C. When it reaches 1050 ° C,
Similarly, an undoped GaN layer is grown to a thickness of 1.5 μm using TMG and ammonia gas as source gases.
【００５３】実施例及び比較例において得られたＬＥＤ
素子は、順方向電流２０ｍＡにおいて、４７０ｎｍの純
青色発光を示した。図６は、実施例及び比較例で得られ
たＬＥＤについて、電流−光出力特性を測定した結果を
示すグラフである。図に示すように、比較例のＬＥＤに
おいては、順方向電流値が約２５ｍＡ以上でリニアリテ
ィが悪くなり、約１００ｍＡで光出力は飽和に達した。
一方、実施例のＬＥＤにおいては、順方向電流値が７５
ｍＡにおいても良好なリニアリティを維持しており、約
１２５ｍＡで光出力が飽和に達した。また、順方向電流
値が１００ｍＡの時の外部微分量子効率を測定したとこ
ろ、比較例のＬＥＤでは約１５〜１８％であったのに対
し、実施例のＬＥＤでは２０〜２２％に向上していた。LED obtained in Examples and Comparative Examples
The device emitted 470 nm pure blue light at a forward current of 20 mA. FIG. 6 is a graph showing the results of measuring the current-light output characteristics of the LEDs obtained in Examples and Comparative Examples. As shown in the figure, in the LED of the comparative example, the linearity deteriorated when the forward current value was about 25 mA or more, and the light output reached saturation at about 100 mA.
On the other hand, in the LED of the embodiment, the forward current value is 75
Even at mA, good linearity was maintained, and the optical output reached saturation at about 125 mA. Also, when the external differential quantum efficiency was measured when the forward current value was 100 mA, it was about 15 to 18% for the LED of the comparative example, but improved to 20 to 22% for the LED of the example. Was.
【００５４】[0054]
【発明の効果】本発明によれば、低転位密度領域と高転
位密度領域が短周期に交互に存在する窒化物半導体基板
を用いて、両方の領域が各々複数含まれるような大面積
にＬＥＤチップを形成し、ｐ電極の下側に設けた電流障
壁層により低転位密度領域に電流を集中させたため、十
分な発光面積を有し、かつ、量子効率やリニアリティに
優れた窒化物半導体発光ダイオードを提供することがで
きる。According to the present invention, a nitride semiconductor substrate in which low dislocation density regions and high dislocation density regions alternately exist in a short cycle is used, and an LED having a large area including a plurality of both regions is used. A nitride semiconductor light-emitting diode with a sufficient light-emitting area and excellent quantum efficiency and linearity because the chip was formed and the current was concentrated in the low dislocation density region by the current barrier layer provided below the p-electrode. Can be provided.
【図１】 図１は、本発明の実施の形態１に係る窒化物
半導体ＬＥＤを示す模式断面図である。FIG. 1 is a schematic sectional view showing a nitride semiconductor LED according to Embodiment 1 of the present invention.
【図２】 図２は、本発明に係る窒化物半導体ＬＥＤに
おける電流経路を示す模式図である。FIG. 2 is a schematic diagram showing a current path in the nitride semiconductor LED according to the present invention.
【図３】 図３（ａ）から（ｃ）は、本発明に係る窒化
物半導体ＬＥＤに用いる窒化物半導体基板の製造方法を
示す概略工程図である。3 (a) to 3 (c) are schematic process diagrams showing a method for manufacturing a nitride semiconductor substrate used for the nitride semiconductor LED according to the present invention.
【図４】 図４は、本発明の実施の形態２に係る窒化物
半導体ＬＥＤを示す模式断面図である。FIG. 4 is a schematic sectional view showing a nitride semiconductor LED according to Embodiment 2 of the present invention.
【図５】 図５は、本発明の実施の形態３に係る窒化物
半導体ＬＥＤを示す模式断面図である。FIG. 5 is a schematic sectional view showing a nitride semiconductor LED according to Embodiment 3 of the present invention.
【図６】 図６は、実施例及び比較例の窒化物半導体Ｌ
ＥＤの電流−光出力特性を示すグラフである。FIG. 6 shows nitride semiconductors L of Examples and Comparative Examples.
6 is a graph showing current-light output characteristics of the ED.
１０・・・サファイア基板、 １２・・・ＳｉＯ2マスク、 １４・・・窒化ガリウム層、 １６・・・基板、 １８・・・ｎ型層、 ２０・・・活性層、 ２２・・・ｐ型層、 ２４・・・電流障壁層、 ２６・・・ｐ型電極（＝金属電極）、 ２８・・・ｐパッド、 ３０・・・ｎ電極、 ３２・・・高転位密度領域、 ３４・・・低転位密度領域。Reference Signs List 10: sapphire substrate, 12: SiO 2 mask, 14: gallium nitride layer, 16: substrate, 18: n-type layer, 20: active layer, 22: p-type Layer 24 current barrier layer 26 p-type electrode (= metal electrode) 28 p-pad 30 n-electrode 32 high dislocation density region 34 Low dislocation density region.
フロントページの続き Ｆターム(参考） 5F041 AA03 AA40 CA02 CA05 CA08 CA34 CA35 CA40 CA46 CA65 CA67 CA74 CA82 CA92 CB36 FF01 5F045 AA04 AB14 AB17 AC01 AC08 AC12 AD14 AF02 AF04 AF09 BB12 BB16 CA10 DA53 DB02 DB04 DB06 Continued on the front page F term (reference) 5F041 AA03 AA40 CA02 CA05 CA08 CA34 CA35 CA40 CA46 CA65 CA67 CA74 CA82 CA92 CB36 FF01 5F045 AA04 AB14 AB17 AC01 AC08 AC12 AD14 AF02 AF04 AF09 BB12 BB16 CA10 DA53 DB02 DB04 DB06
Claims (9)
窒化物半導体層と、前記ｐ型窒化物半導体層のほぼ全面
に形成された金属電極とを有する窒化物半導体発光ダイ
オードにおいて、 前記基板が、低転位密度領域と高転位密度領域が平面方
向に交互に存在する窒化物半導体表面を有し、 前記高転位密度領域の少なくとも一部の上方に、前記ｐ
型窒化物半導体層と前記金属電極の間に挟まれた電流障
壁層を有することを特徴とする窒化物半導体発光ダイオ
ード。1. A nitride semiconductor light emitting diode having an n-type nitride semiconductor layer, a p-type nitride semiconductor layer, and a metal electrode formed on substantially the entire surface of the p-type nitride semiconductor layer on a substrate. Wherein the substrate has a nitride semiconductor surface in which low dislocation density regions and high dislocation density regions alternately exist in a planar direction, and the p is located above at least a portion of the high dislocation density region.
A nitride semiconductor light-emitting diode comprising a current barrier layer sandwiched between a nitride semiconductor layer and said metal electrode.
ットキ接合する窒化物半導体から成ることを特徴とする
請求項１記載の窒化物半導体発光ダイオード。2. The nitride semiconductor light emitting diode according to claim 1, wherein said current barrier layer is made of a nitride semiconductor which forms a Schottky junction with said metal electrode.
ら成り、前記ｐ型窒化物半導体層との間に逆方向バイア
スとなるｐｎ接合を形成することを特徴とする請求項１
又は２に記載の窒化物半導体発光ダイオード。3. The semiconductor device according to claim 1, wherein the current barrier layer is made of an n-type nitride semiconductor, and forms a pn junction with the p-type nitride semiconductor layer in a reverse bias.
Or the nitride semiconductor light emitting diode according to 2.
＜ｘ≦１）から成ることを特徴とする請求項２又は３記
載の窒化物半導体発光ダイオード。4. The method according to claim 1, wherein the current barrier layer is formed of Al x Ga 1 -xN (0
4. The nitride semiconductor light emitting diode according to claim 2, wherein <x ≦ 1).
（０．５＜ｘ≦１）から成ることを特徴とする請求項２
又は３記載の窒化物半導体発光ダイオード。5. The method according to claim 1, wherein the current barrier layer is made of Al x Ga 1 -xN.
3. The method according to claim 2, wherein (0.5 <x ≦ 1).
Or a nitride semiconductor light emitting diode according to item 3.
ることを特徴とする請求項１記載の窒化物半導体発光ダ
イオード。6. The nitride semiconductor light emitting diode according to claim 1, wherein said current barrier layer is made of an insulating oxide.
度領域が平面方向に交互に存在する窒化物半導体層の下
側に、周期的なストライプ状、格子状又は島状パターン
に形成されたマスク層を有することを特徴とする請求項
１記載の窒化物半導体発光ダイオード。7. The substrate is formed in a periodic stripe-like, lattice-like or island-like pattern under a nitride semiconductor layer in which low dislocation density regions and high dislocation density regions alternately exist in a planar direction. 2. The nitride semiconductor light emitting diode according to claim 1, further comprising a mask layer.
金属、酸化ケイ素、窒化ケイ素、酸化チタン、酸化ジル
コニウム、及びこれらの多層膜から成る群から選択され
た１種から成ることを特徴とする請求項７記載の窒化物
半導体発光ダイオード。8. The method according to claim 1, wherein the mask layer is made of one selected from the group consisting of a metal having a melting point of 1200 ° C. or higher, silicon oxide, silicon nitride, titanium oxide, zirconium oxide, and a multilayer film thereof. A nitride semiconductor light emitting diode according to claim 7.
度領域が平面方向に交互に存在する窒化物半導体層の下
側に、周期的なストライプ状、格子状又は島状に形成さ
れた窒化物半導体層を有することを特徴とする請求項１
記載の窒化物半導体発光ダイオード。9. The substrate is formed in a periodic stripe shape, lattice shape or island shape under a nitride semiconductor layer in which low dislocation density regions and high dislocation density regions alternately exist in a plane direction. 2. The semiconductor device according to claim 1, further comprising a nitride semiconductor layer.
A nitride semiconductor light-emitting diode according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000212932A JP2002033512A (en) | 2000-07-13 | 2000-07-13 | Nitride semiconductor light emitting diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000212932A JP2002033512A (en) | 2000-07-13 | 2000-07-13 | Nitride semiconductor light emitting diode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002033512A true JP2002033512A (en) | 2002-01-31 |
Family
ID=18708768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000212932A Pending JP2002033512A (en) | 2000-07-13 | 2000-07-13 | Nitride semiconductor light emitting diode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002033512A (en) |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7091056B2 (en) | 2001-10-12 | 2006-08-15 | Sony Corporation | Method of manufacturing a semiconductor light emitting device, semiconductor light emitting device, method of manufacturing a semiconductor device, semiconductor device, method of manufacturing a device, and device |
| KR100714627B1 (en) | 2005-11-01 | 2007-05-07 | 삼성전기주식회사 | Nitride semiconductor light emitting device and method of of manufacturing the same |
| JP2007123927A (en) * | 2006-12-18 | 2007-05-17 | Mitsubishi Cable Ind Ltd | Light emitting device and illuminator using it |
| JP2007180589A (en) * | 2003-02-07 | 2007-07-12 | Sanyo Electric Co Ltd | Semiconductor device and method of manufacturing same |
| JP2007184371A (en) * | 2006-01-05 | 2007-07-19 | Sumitomo Electric Ind Ltd | Nitride semiconductor device with integrated electrodes |
| JP2007201019A (en) * | 2006-01-24 | 2007-08-09 | Sharp Corp | Nitride semiconductor light-emitting element and manufacturing method thereof |
| KR100752696B1 (en) | 2006-02-16 | 2007-08-29 | 삼성전기주식회사 | VERTICALLY STRUCTURED GaN TYPE LED DEVICE |
| JP2007227790A (en) * | 2006-02-24 | 2007-09-06 | Sumitomo Electric Ind Ltd | Nitride semiconductor device |
| WO2008004437A1 (en) * | 2006-07-05 | 2008-01-10 | Panasonic Corporation | Semiconductor light emitting element and method for fabricating the same |
| CN100377454C (en) * | 2003-02-07 | 2008-03-26 | 三洋电机株式会社 | Semiconductor element and its mfg. method |
| CN100380675C (en) * | 2002-04-30 | 2008-04-09 | 克利公司 | High voltage switching devices and process for forming same |
| US7643527B2 (en) | 2005-04-13 | 2010-01-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser |
| CN101521254B (en) * | 2003-02-07 | 2011-06-01 | 三洋电机株式会社 | Semiconductor device and method of fabricating the same |
| JP2011216525A (en) * | 2010-03-31 | 2011-10-27 | Yamaguchi Univ | Semiconductor light emitting element and method of manufacturing the same |
| CN101807634B (en) * | 2009-02-17 | 2012-04-04 | 罗信明 | High-brightness light emitting diode chip |
| JP2012186196A (en) * | 2011-03-03 | 2012-09-27 | Toshiba Corp | Semiconductor light-emitting element and method of manufacturing the same |
| JP2012186195A (en) * | 2011-03-03 | 2012-09-27 | Toshiba Corp | Semiconductor light-emitting element and method of manufacturing the same |
| JP2012231000A (en) * | 2011-04-26 | 2012-11-22 | Toshiba Corp | Semiconductor light-emitting device |
| JP2013545299A (en) * | 2010-10-26 | 2013-12-19 | エルジー シルトロン インコーポレイテッド | Compound semiconductor device and manufacturing method thereof |
| US8828579B2 (en) | 2003-04-01 | 2014-09-09 | Sony Corporation | Battery |
| CN110444639A (en) * | 2019-08-14 | 2019-11-12 | 錼创显示科技股份有限公司 | Light-emitting component and light emitting element structure |
| CN111106211A (en) * | 2018-10-25 | 2020-05-05 | 晶元光电股份有限公司 | Light emitting diode structure |
| US11502225B2 (en) | 2019-08-14 | 2022-11-15 | PlayNitride Display Co., Ltd. | Light-emitting device and light-emitting device structure |
-
2000
- 2000-07-13 JP JP2000212932A patent/JP2002033512A/en active Pending
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7091056B2 (en) | 2001-10-12 | 2006-08-15 | Sony Corporation | Method of manufacturing a semiconductor light emitting device, semiconductor light emitting device, method of manufacturing a semiconductor device, semiconductor device, method of manufacturing a device, and device |
| US7176499B2 (en) | 2001-10-12 | 2007-02-13 | Sony Corporation | Method of manufacturing a semiconductor light emitting device, semiconductor light emitting device, method of manufacturing a semiconductor device, semiconductor device, method of manufacturing a device, and device |
| CN100380675C (en) * | 2002-04-30 | 2008-04-09 | 克利公司 | High voltage switching devices and process for forming same |
| US7372077B2 (en) | 2003-02-07 | 2008-05-13 | Sanyo Electric Co., Ltd. | Semiconductor device |
| US7589357B2 (en) | 2003-02-07 | 2009-09-15 | Sanyo Electric Co., Ltd. | Semiconductor device and method of fabricating the same |
| CN102142488B (en) * | 2003-02-07 | 2014-07-09 | 未来之光有限责任公司 | Semiconductor device and method for manufacturing the same |
| CN102142488A (en) * | 2003-02-07 | 2011-08-03 | 三洋电机株式会社 | Semiconductor device and method for manufacturing the same |
| CN101521254B (en) * | 2003-02-07 | 2011-06-01 | 三洋电机株式会社 | Semiconductor device and method of fabricating the same |
| JP2007180589A (en) * | 2003-02-07 | 2007-07-12 | Sanyo Electric Co Ltd | Semiconductor device and method of manufacturing same |
| US8101465B2 (en) | 2003-02-07 | 2012-01-24 | Sanyo Electric Co., Ltd. | Method of fabricating a semiconductor device with a back electrode |
| CN100377454C (en) * | 2003-02-07 | 2008-03-26 | 三洋电机株式会社 | Semiconductor element and its mfg. method |
| US8828579B2 (en) | 2003-04-01 | 2014-09-09 | Sony Corporation | Battery |
| US7643527B2 (en) | 2005-04-13 | 2010-01-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser |
| US7920614B2 (en) | 2005-04-13 | 2011-04-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser |
| KR100714627B1 (en) | 2005-11-01 | 2007-05-07 | 삼성전기주식회사 | Nitride semiconductor light emitting device and method of of manufacturing the same |
| JP2007184371A (en) * | 2006-01-05 | 2007-07-19 | Sumitomo Electric Ind Ltd | Nitride semiconductor device with integrated electrodes |
| JP2007201019A (en) * | 2006-01-24 | 2007-08-09 | Sharp Corp | Nitride semiconductor light-emitting element and manufacturing method thereof |
| KR100752696B1 (en) | 2006-02-16 | 2007-08-29 | 삼성전기주식회사 | VERTICALLY STRUCTURED GaN TYPE LED DEVICE |
| JP2007227790A (en) * | 2006-02-24 | 2007-09-06 | Sumitomo Electric Ind Ltd | Nitride semiconductor device |
| WO2008004437A1 (en) * | 2006-07-05 | 2008-01-10 | Panasonic Corporation | Semiconductor light emitting element and method for fabricating the same |
| US8178889B2 (en) | 2006-07-05 | 2012-05-15 | Panasonic Corporation | Semiconductor light emitting element having a single defect concentrated region and a light emitting which is not formed on the single defect concentrated region |
| JP2007123927A (en) * | 2006-12-18 | 2007-05-17 | Mitsubishi Cable Ind Ltd | Light emitting device and illuminator using it |
| CN101807634B (en) * | 2009-02-17 | 2012-04-04 | 罗信明 | High-brightness light emitting diode chip |
| JP2011216525A (en) * | 2010-03-31 | 2011-10-27 | Yamaguchi Univ | Semiconductor light emitting element and method of manufacturing the same |
| US8878233B2 (en) | 2010-10-26 | 2014-11-04 | Lg Siltron Inc. | Compound semiconductor devices and methods of fabricating the same |
| JP2013545299A (en) * | 2010-10-26 | 2013-12-19 | エルジー シルトロン インコーポレイテッド | Compound semiconductor device and manufacturing method thereof |
| US9437779B2 (en) | 2011-03-03 | 2016-09-06 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method for manufacturing the same |
| JP2012186195A (en) * | 2011-03-03 | 2012-09-27 | Toshiba Corp | Semiconductor light-emitting element and method of manufacturing the same |
| US8921887B2 (en) | 2011-03-03 | 2014-12-30 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method for manufacturing the same |
| US9159880B2 (en) | 2011-03-03 | 2015-10-13 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method for manufacturing the same |
| US9331248B2 (en) | 2011-03-03 | 2016-05-03 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method for manufacturing the same |
| JP2012186196A (en) * | 2011-03-03 | 2012-09-27 | Toshiba Corp | Semiconductor light-emitting element and method of manufacturing the same |
| JP2012231000A (en) * | 2011-04-26 | 2012-11-22 | Toshiba Corp | Semiconductor light-emitting device |
| CN111106211A (en) * | 2018-10-25 | 2020-05-05 | 晶元光电股份有限公司 | Light emitting diode structure |
| CN110444639A (en) * | 2019-08-14 | 2019-11-12 | 錼创显示科技股份有限公司 | Light-emitting component and light emitting element structure |
| US11502225B2 (en) | 2019-08-14 | 2022-11-15 | PlayNitride Display Co., Ltd. | Light-emitting device and light-emitting device structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3868136B2 (en) | Gallium nitride compound semiconductor light emitting device | |
| JP4954536B2 (en) | Nitride semiconductor light emitting device | |
| JP3622562B2 (en) | Nitride semiconductor light emitting diode | |
| JP3744211B2 (en) | Nitride semiconductor device | |
| JP2002033512A (en) | Nitride semiconductor light emitting diode | |
| JP3250438B2 (en) | Nitride semiconductor light emitting device | |
| JP3680558B2 (en) | Nitride semiconductor device | |
| JP3890930B2 (en) | Nitride semiconductor light emitting device | |
| JP2001237457A (en) | Light-emitting element | |
| JPH0823124A (en) | Light-emitting element of gallium nitride compound semiconductor | |
| JP2001102629A (en) | Nitride semiconductor element | |
| JP3602856B2 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| JP4356555B2 (en) | Nitride semiconductor device | |
| JP3620292B2 (en) | Nitride semiconductor device | |
| JP3275810B2 (en) | Nitride semiconductor light emitting device | |
| JP3951973B2 (en) | Nitride semiconductor device | |
| JPH11191638A (en) | Nitride semiconductor device | |
| JP3448196B2 (en) | Nitride semiconductor light emitting device | |
| JP2001237456A (en) | Light-emitting element | |
| JPH077182A (en) | Gallium nitride based compound semiconductor light emitting element | |
| JP4622466B2 (en) | Nitride semiconductor device | |
| JP3484997B2 (en) | Gallium nitride based compound semiconductor light emitting device | |
| JP3924973B2 (en) | Nitride semiconductor light emitting device manufacturing method and nitride semiconductor light emitting device | |
| JP2003179260A (en) | Nitride semiconductor element | |
| JP3857417B2 (en) | Nitride semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050111 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050405 |