JP4801538B2

JP4801538B2 - 不要電磁輻射抑制回路及び実装構造及びそれを実装した電子機器

Info

Publication number: JP4801538B2
Application number: JP2006237160A
Authority: JP
Inventors: 裕樹船戸; 卓須賀
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2006-09-01
Filing date: 2006-09-01
Publication date: 2011-10-26
Anticipated expiration: 2026-09-01
Also published as: US8085548B2; JP2008060435A; US20080074857A1

Description

本発明は，回路基板を実装する筐体や電子機器等へ、回路基板から流れる電磁波源となる電流を制御又は抑制する技術に関する。

電子機器等において、回路基板が発生する不要電磁輻射を電子機器内部へ閉じ込め、電子機器外部へ洩らさない為に、電子機器筐体の電磁シールド化や回路基板が発生する不要電磁輻射のレベルを抑制する事は有効である。

基板単体が放射する不要電磁波の励振源はLSIや水晶発振器等の素子であり、電磁エネルギーを空中へ放射するアンテナとなるのは信号やGNDのパターンのことが多いことから、不要電磁放射低減対策としてはPCBのレイアウト変更や回路変更等が行われ、基板単体としてEMI（Electro Magnetic Interference）対策が行われる。

これまで発明者らは、回路基板が発生する不要電磁輻射を低減する為の支援技術として例えば特許文献１、特許文献２に開示されるように、磁界プローブまたは計測手法及び装置を開示してきた。このうち、前者は磁界プローブに関するものであり、後者は測定手法及び装置に関するものである。これらは、回路基板上近傍の磁界分布を測定することで、電磁放射原因となっている電流の位置を特定し、回路基板からの電磁放射を低減する為の考察に用いられ、基板単体へのEMI対策に有効である。

しかし、このようにして基板単体のEMI対策を完遂したとしても、基板を格納する筐体（フレームやシャーシ等）や電子機器等に実装した時点で、回路基板から接続部品を介して筐体等へ電流（以下、筐体電流とよぶ）が流れてしまうため、不要電磁放射のレベルが変化してしまい、新たなEMI対策を要してしまうという問題がある。

これに対して、一般的には、筐体が有するスリットや金属体の構造を最適化し、筐体のアンテナとしての放射効率を低減するという手法が用いられている。また、特許文献３、特許文献４、特許文献５のように、回路基板GNDと筐体GNDの接続部へフィルタを挿入し、筐体等へ流れ出る電流強度・位相・周波数を制御する手法が提案されている。

特開２００２−１５６４３０特開２００３−２７９６１１特開平７−２２５６３４特開平１０−１９０１６６特開平１０−２４２６０１

しかし、筐体の形状を最適化する手法では、回路基板を実装して初めて筐体にどのように電流が流れているか分かるため、筐体形状最適化が遅れてしまう。また、一つの筐体に複数の回路基板を実装する場合や、回路基板が繰り返し改版される場合など、迅速かつ適した筐体設計を行う事は非常に難しい。

また、特許文献３乃至特許文献５に記載のように回路基板と筐体の接合部にフィルタを挿入する手法では、低減すべき対象である筐体放射原因電流の経路や電気特性が設計時に不明であるため、筐体実装時を予測して効果的な特性を得るということが難しいという問題がある。また、回路基板のGNDと筐体のGNDの間に有限のインピーダンスが挿入されるため、回路基板のGND電位が筐体の電位に対して不安定になり、回路機能に支障を招く恐れが有る。また、フィルタリングした電流は回路基板上に流れるため、回路基板自体からの電磁放射レベルが増大する可能性も高い。

一方、ESD(Electro Static Discharge：静電気)対策の観点から、コネクタ・ケーブル等の入出力部品の近傍に接続部位置が設けられたり、筐体と電気的に接続されている接続部品と回路基板のGNDとの間に電気的な切り離しや接続が出来るように０Ωの抵抗などを用いて短絡したりする場合があるが、いずれもEMCの観点においては何ら問題が解決されていない。

本発明はこのような問題を解決するためになされたものである。即ち、本発明の目的は、上記問題を回避しつつ、回路基板から筐体等に接続部を通して流れ出る電流を抑制して、筐体レベルでの不要電磁輻射を低減させうる回路基板及びそれを実装した電子機器を提供することにある。

上記目的を達成するために、本願において開示される発明のうち代表的なものの概要を簡単に説明すれば次の通りである。本発明では、電源層と、GND層と、筐体と接続するための接続部品を挿入するための開口部と、を有する回路基板であって、前記接続部品が挿入されたときに前記接続部品を介して筐体のＧＮＤと接続するよう前記開口部の縁を囲むように円形状に設けられ、スルーホール及び前記ＧＮＤ層を介して回路基板のGNDと電気的に接続されたGND導体パターンと、スルーホール及び前記電源層を介して回路基板の電源と電気的に接続され、前記ＧＮＤ導体パターンの近傍に配置された電源導体パターンと、前記GND導体パターンと前記電源導体パターンとを接続し、前記ＧＮＤ導体パターンと直接接続される少なくともコンデンサを含んだインピーダンス部品とを有し、前記インピーダンス部品は、発生する雑音電圧の周波数がf、伝播遅延時間がtdpである回路基板に対し、前記筐体に接続される接続部品が挿入される前記開口部の中央部から1/(4・ｆ・tdp)以下の距離において、前記開口部周縁の前記GND導体パターンと前記電源導体パターンとに接続されて実装されており、前記ＧＮＤ導体パターンと前記電源導体パターン及び前記インピーダンス部品とは、該回路基板の一の面に配置され、前記ＧＮＤ層は、前記回路基板中又は前記回路基板の一の面の反対の面に形成され、前記電源層は、前記回路基板中又は前記回路基板の一の面の反対の面に形成され、前記一の面において、前記開口部と前記インピーダンス部品との間には前記ＧＮＤ導体パターンのみが配置されていることを特徴とする回路基板を提供する。

本発明によれば、回路基板上の回路及び実装によって回路基板から筐体又は電子機器等へ流れる電流を抑制可能とし、不要電磁輻射の低減を図れる。

まず、筐体等からの電磁放射のメカニズムについて説明する。

図２は、筐体からの電磁放射源となる筐体電流を簡易的に説明したものである。これに示すように、LSIやIC等205を搭載した回路基板204を筐体202に実装する場合、通常、回路基板204のGNDと、筐体のGNDすなわち筐体202そのものとは、接続部品206を介して電気的に接続される。回路基板のGNDと筐体とが電気的に接続されないと、回路基板が基準とする電位が不安定となって、この不安定なGNDを基準とする全ての信号が雑音をもつことになり、回路基板からの電磁放射レベルが増大してしまうからである。
しかし、逆に、基板GNDと筐体とが接続されることにより、不要電磁波の発生源となるLSI等205から回路基板204、接続部品206を介して筐体202へと電流が流れてしまい、この筐体電流201に起因して筐体202から電磁放射203が発生することとなる。また、回路基板のGNDは筐体の他にコネクタやハーネス等を介して他のコンポーネントのGNDと接続される場合もあるが、ケーブルやハーネスのGNDインピーダンスは特に高周波数領域において高くなってしまうため、この場合でもやはり筐体との接続が必要となり、これに起因した筐体からの電磁放射の問題は免れない。

そこで、本発明者等は、回路基板のGND電位の安定性を確保しながら筐体電流を抑制する手段として、接続部品に流れる電流の低減を図ることに着目し、これを実現するものとして本発明は、接続部品（回路基板における接続部品用開口部）から所定の距離以内（後述する）に意図的にコンデンサ等の低インピーダンス部品を設けることを特徴とするものである。

以下、図３を用いて、筐体電流の抑制メカニズムについて説明する。図３は、筐体からの電磁放射となる筐体電流の抑制メカニズムを簡素化した回路で表したものである。

ここでは、回路基板は、GND層301と電源層302とを有しているものとし、雑音源303を電圧源として表す。実際は、バッファ等の能動素子が雑音の生成源として働くが、これら能動素子がスイッチングすることによって発生する矩形波の立ち上がり又は立下り成分はすべて正弦波形の重ね合わせによって表現することが出来るので、簡単のため、雑音源を一つの正弦波源として考えても現象の傾向に変わりは無い。また、各層は寄生インダクタンス304及び層間に寄生容量305を有している。同図からわかるように、接続部品206を介して流れる筐体電流201は電源〜GND間の電位変動によって生じ、電源層〜筐体間の寄生容量を介して基板へと戻ってくる。

この時、接続部の近傍に寄生容量に比べて十分に容量値が大きいコンデンサ306を設けると、このコンデンサの両端に生じる電位差Vcはコンデンサが存在しない場合に比べて小さくなる。これは、コンデンサの容量値が大きくなるほどインピーダンスが小さくなることによる。コンデンサのインピーダンスZcはZc=1/ωCで表される。

このようにしてコンデンサ両端の電位差、即ちGNDと電源間の電位差が小さくすると、この電位差によって生じていた筐体電流は小さくすることができ、筐体からの電磁放射を低減することができる。
なお、ここでは、電源層が筐体に面する構造を仮定しているが、GND層が筐体に面していたとしても、電流の向きが変わるのみでその効果は変わらない。

次に、この効果を実験的に検証した結果を説明する。
図4は、検証実験に用いた基板を示す。回路基板400は電源層、GND層、表層と裏層の4層基板を用い、電源401、雑音源となるIC402及び図に示すような位置に電源〜GND間のコンデンサ403を配置した。接続部品用開口部であるネジ穴は４箇所（ネジA404、ネジB405、ネジC406、ネジD407）であり、筐体（図示しない）には3.5インチのHDD(Hard Disk Drive)を用いた。

この基板及び筐体を用いて、接続するネジ位置をAからDまで変えたときの3m遠方における電界強度を測定した結果を図5（a）から（d）に示す。
ネジA（図５(a)）やネジD（図５(d)）を締めた時の結果に比べ、ネジB（図５(b)）やネジC（図５(c)）を締めた時の結果は最大9dB程度低くなっていることが分かる。これは、それぞれのネジ位置から直近のコンデンサまでの距離の相対関係と一致する。即ち、ネジ等の筐体との接続部の近傍にコンデンサを配置すると、筐体電流を抑制可能であるという結果を表しているものと考えられる。これは、電源〜GND間のコンデンサが、電源〜GND間の電位変動を抑制しているためと考えられる。

次に、接続部品（回路基板における接続部品用開口部）からどの程度の距離にコンデンサを配置すれば効果が得られるか、すなわち、コンデンサによる電源〜GND間の電位変動抑制効果の距離依存性について示す。
まず、一般的な電源・GND層の寄生インダクタンス及び寄生容量はそれぞれ0.1nH/mm及び0.4pF/mmであり、これから求められる伝搬遅延時間tpdは次式より、

と求められる。ここで、上記L及びCはモーメント法による電磁界解析から求めた値であるが、層間距離等が変わったとしても、L・Cのバランスとしてはほぼ変わらず、tpd=6〜7psec/mmとなる。

次に、接続部において、雑音により変動するGND〜電源間の電圧の立ち上がり時間trを雑音電圧の周波数fにおける波長の1/4とすると、tr=1/(4・f)と表すことができ、上記伝搬遅延時間tpdを用いると、ある周波数における電磁界の到達距離、即ちコンデンサの影響が及ぶ距離dは次式で表される。
d=1/(4・f・tpd)―（式２）
周波数とコンデンサの効果到達距離最大値の関係を図6に示す。1GHzでは約40mmとなる。ここで、この値は到達距離の最大値であり、より明確な電位変動の抑制効果を得るには、コンデンサを更に近い位置に設けた方がよい。図7はコンデンサとその周囲の電位変動抑制効果を模式的に表した図である。コンデンサは周囲よりも多くの電荷が蓄えられており、これによって形成される電位が周囲の電位変動を抑制する。ある量の電荷が周囲に形成する電位は、電荷からの距離をrとしてa/rで表すことができ（aは電荷量、誘電率に依存する定数）、コンデンサの電位変動抑制効果をより強く得るためには、コンデンサ403の中央部からの距離を効果到達最大距離701の1/2以下、更に望ましくは1/10以下にするのが良く、効果到達距離の最大値d以下であれば短ければ短い程効果を有する。

次にシミュレーションによる検証結果について説明する。
図8は解析に用いた回路図を示す。GND層801、電源層802及び筐体803をそれぞれ簡易的に4×4のメッシュで区切った。1メッシュは5mm×5mmの物理量に合うようにそれぞれシミュレーションに用いるパラメータを求めた。GND層及び電源層が各々有する寄生インダクタンスをLpとし、筐体が有する寄生インダクタンスをLcとし、GND層と電源層の間に存在する寄生容量をCp、電源層と筐体の間に存在する寄生容量をCcとし、それぞれLp=0.18nH、Lc=0.9nH、Cp=6pF、Cc=0.3pFとした。また、GND層と電源層が有する抵抗成分Rpと筐体が有する抵抗成分Rcはともに0.1Ωとした。Cp及びCcの漏れ抵抗はそれぞれRlp、Rlcとし、Rlp=1.3kΩ、Rlc=34kΩとした。Vd1〜Vd5はそれぞれの場所におけるGND層と電源層間の変動する層間電圧を表す。

図9は、Cb1は寄生容量と同じ6pFとした場合、すなわち、Cb1にはコンデンサを設けない場合において、層中央の容量Cb3の値を100nF,10nF,6pFと変化させた時のVd3変動を示すものである。容量を大きい値にするほど電位変動が小さくなっていることがわかる。これは、コンデンサのインピーダンスが低いため、結果として電圧の変動が小さくなっていることを意味する。
また、図10はCb3を6pFとした場合において、Cb1の値を100nFとした時のVd1からVd5までの電源〜GND間電位変動を示している。コンデンサCb1から離れるほど電位変動が大きくなっており、距離が近ければ近い程、コンデンサによる電位変動抑制効果が高いことがわかる。
さらに、図11は、Cb1を6pFとした場合において、容量値Cb3を100nF、10nF、6pFと変化させた時の、回路基板から筐体へ流れ出る電流値周波数特性を示している。容量値を大きくするほどより回路基板から筐体へ流れ出る電流値が小さくなっていることが分かる。
以上の結果からも、電源〜GND間のコンデンサが筐体電流を抑制すること、特にコンデンサの容量を大きくすればするほど、また接続部品（回路基板における接続部品用開口部）から直近に配置すればするほど、その効果があることが確認できた。

次に、回路基板への筐体電流抑制用コンデンサ実装構造について説明する。
図１は、回路基板から筐体へ接続部品を介して流れる筐体電流を抑制するための回路及びこれを実現するための導体パターンレイアウトの第一の実施例を示す。
筐体電流抑制回路は、電源とGND（図示しない）を有する回路基板に設けられ、回路基板と筐体とを接続するための筐体接続部品用開口部101の周縁に配置され、基板GNDとGNDスルーホール104を介して電気的に接続された周縁導体102と、周縁導体の近傍に配置され、基板の電源と電源スルーホール105を介して電気的に接続された電源導体パターン106と、前記周縁導体102と前記電源導体パターン106とを接続するコンデンサ等の低インピーダンス部品103とを用いて構成される。本実施例の場合、周縁導体102の一部には凸部を有し、前記周縁導体102の凸部と、電源導体パターン106上の部品実装用パッド107との間に搭載するようにインピーダンス部品103が設置されている。

ここで、筐体接続部品用開口部101の中央部とインピーダンス部品103との距離を、前記した電位変動抑制効果の到達最大距離ｄよりも短くすることで、筐体電流を抑制し、筐体からの電磁放射を低減することが可能となる。

この構造の接続部品用開口部101に接続部品206を嵌めた場合の断面図を図12に示す。ここでは、表層、GND層、電源層、裏層を有する構造であり、GND層が表層及び裏層とスルーホールを介して接続された所定のGND導体パターン1201の例を示すが、本発明はこれに限られず、層構成やスルーホール位置、パターン形状に制限はない。また、スルーホールを貫通させないビルドアップ手法を用いてもよく、ビルドアップを用いることによって層構成やスルーホール位置により高い自由度を得ることが出来る。
すなわち、接続部品を介して筐体のGNDと電気的に接続された回路基板のGNDと、回路基板の電源レベルとの間に、目的の周波数範囲で低インピーダンスとなる電子部品又は回路が上記効果を有する距離の範囲で設置されるものであれば、他の構成は適宜変更可能である。

次に、回路基板への筐体電流抑制用コンデンサ実装構造の第二の実施例を示す。
図13は電源〜GND間のコンデンサ以外に、インダクタ等の直列部品を実装できるようにした構造である。
すなわち、回路基板表面の導体パターン1300の一部であって、回路基板と筐体とを接続するための筐体接続部品用開口部101の周縁に設けられた周縁導体102と、基板GNDとGNDスルーホール104を介して電気的に接続されたGND導体パターン1201と、電源層と電源スルーホール105を介して電気的に接続された少なくとも２つの電源導体パターン106を有し、第一の電源導体パターン106と前記導体パターン1300とを接続する部品A1301と、前記導体パターン1300と前記GND導体パターン1201とを接続する部品B1302と、前記GND導体パターン1201と第二の電源導体パターン106とを接続する部品C1303とを用いて構成される。
接続部品用開口部101の周縁導体102を回路基板のGNDに接続せず、部品B1302を介して回路基板GNDに接続しているが、この実施例の場合でも、筐体接続部品開口部101の中央部とインピーダンス部品A1301、C1303との距離を、前記した電位変動抑制効果の到達最大距離ｄよりも短くすることで、筐体電流を抑制し、筐体からの電磁放射を低減することが可能となる。
ただし、本実施例の場合、筐体と回路基板GNDの間に有限のインピーダンスが存在することになり、回路基板のGNDの不安定性を招く恐れが有るため、回路が動作する周波数において部品B1302のインピーダンスは出来るだけ小さくすることが好ましい。なお、この回路的な接続を実現するための構造やパターンレイアウトは上記に限らない。

この第二の実施例における構造の電気的な接続を回路にて表したものが図14である。このように、GND層301と電源層302との間に部品A及び部品Cにコンデンサ、部品Bにインダクタンスを設けることで、より筐体電流を抑制することが可能となり、電磁放射を低減することができる。

以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
上記実施形態においては、筐体等と回路基板の接続部の近傍において、電源〜GND間にコンデンサ等の低インピーダンス部品を実装する例を示してきたが、電源〜GND間という点に制限は無く、GNDがアナログGNDとデジタルGNDに分かれており筐体とアナログGNDが接続されている場合にはデジタルGND〜アナログGND間に実装しても良い。電源に関しても複数の電圧を使用している基板では対象とする電源電圧に制限はない。
また、所望の周波数で低インピーダンスを実現する部品として主にコンデンサを例にとって述べたが、これに限定されるものではなく、トランジスタを組み合わせてインピーダンスを制御し、問題となっている雑音周波数において低インピーダンスを実現してもよい。また、基板の導体パターンを用いて平行平板コンデンサを形成する構成を用いてもよく、部品の実装を省略することも可能である。また、一の接続部に対して複数の低インピーダンスの部品又は回路を設けてもよい。

また、シミュレーションによる解析結果においては、コンデンサの値を大きくするほど筐体電流が小さくなる例を示したが、筐体のインピーダンスによってはある最適なコンデンサ容量値が存在する場合も考えられ、容量値は適宜設定可能である。また、電気的に共振している場合にも同様のことが言える。
また、一つの接続部位置を変えた時の例について述べたが、接続部が回路基板上に複数ある場合においても、接続部近傍のコンデンサ等低インピーダンス部品は筐体電流抑制効果を有する。接続部が複数有る場合にはある接続部を介して基板から筐体へ流れた電流が別の接続部を介して筐体から基板へ流れ込み、ループ電流を形成し、これが電磁放射増加の原因となることが考えられるが、本発明はこれの元となる基板から筐体へ流れ出る電流を抑制する。その際、複数ある接続部は、全ての接続部近傍にコンデンサ等低インピーダンス部品を配置することが望ましい。更に、複数個実装したコンデンサ等低インピーダンス部品の、問題となっている周波数におけるインピーダンスは統一する必要は無く、筐体の各接続部から見たインピーダンスのばらつきとバランスが取れるようにそれぞれの値を最適化することが望ましい。
また、これまでは接続部の近傍にコンデンサ等低インピーダンス部品を追加して配置する例について述べてきたが、回路基板上に存在するコンデンサ等低インピーダンス部品の近傍に接続部を配置転換する等しても良い。具体的には、電源〜GND間のコンデンサはバイパスコンデンサとして多くの電子機器用回路基板の特に電源付近やLSI等の能動素子付近に用いられているため、基本的な回路機能設計をした時点で搭載されていることが多い。従って、このように基本設計にて実装されるバイパスコンデンサから効果を有する距離以内に接続部品用開口部を配置してもよく、この場合EMC用に新たにコンデンサ等の低インピーダンス部品を追加する必要が無くなる点で有効である。

本発明にかかる筐体電流抑制回路の実装構造を示す図である。本発明にかかる筐体からの電磁輻射メカニズムを示す図である。本発明にかかる筐体電流の抑制メカニズムを示す図である。本発明にかかる回路基板の部品配置を示す図である。本発明にかかる筐体からの不要電磁輻射周波数特性を示す図であり、（a）乃至（d）は各々ネジA乃至Dの位置での特性を示す図である。本発明にかかるコンデンサの効果到達距離周波数依存性を示す図である。本発明にかかるコンデンサの電位抑制効果距離依存性を示す図である。本発明にかかる回路基板と筐体の等価回路を示す図である。本発明にかかるVd3周波数特性のCb3依存性を示す図である。本発明にかかる電位変動周波数特性の位置依存性を示す図である。本発明にかかる筐体電流周波数特性のCb3依存性を示す図である。本発明にかかる筐体電流抑制回路の実装構造の断面図を示す図である。本発明にかかる第二の筐体電流抑制回路の実装構造を示す図である。本発明にかかる第二の筐体電流抑制回路を示す図である。

符号の説明

１０１筐体接続部品用開口部
１０２周縁導体
１０３インピーダンス部品
１０４ GNDスルーホール
１０５電源スルーホール
１０６電源導体パターン
１０７部品実装用パッド
２０１筐体電流
２０２筐体
２０３電磁放射
２０４回路基板
２０５ LSI等
２０６接続部品
３０１ GND層
３０２電源層
３０３雑音源
３０４寄生インダクタンス
３０５寄生容量
３０６コンデンサ
４００回路基板
４０１電源
４０２ IC
４０３コンデンサ
４０４ネジA
４０５ネジB
４０６ネジC
４０７ネジD
７０１効果到達最大距離
８０１ GND層
８０２電源層
８０３筐体
１２０１ GND導体パターン
１３００導体パターン
１３０１部品A
１３０２部品B
１３０３部品C

Claims

電源層と、GND層と、筐体と接続するための接続部品を挿入するための開口部と、を有する回路基板であって、
前記接続部品が挿入されたときに前記接続部品を介して筐体のＧＮＤと接続するよう前記開口部の縁を囲むように円形状に設けられ、スルーホール及び前記ＧＮＤ層を介して回路基板のGNDと電気的に接続されたGND導体パターンと、
スルーホール及び前記電源層を介して回路基板の電源と電気的に接続され、前記ＧＮＤ導体パターンの近傍に配置された電源導体パターンと、
前記GND導体パターンと前記電源導体パターンとを接続し、前記ＧＮＤ導体パターンと直接接続される少なくともコンデンサを含んだインピーダンス部品とを有し、
前記インピーダンス部品は、発生する雑音電圧の周波数がf、伝播遅延時間がtdpである回路基板に対し、前記筐体に接続される接続部品が挿入される前記開口部の中央部から1/(4・ｆ・tdp)以下の距離において、前記開口部周縁の前記GND導体パターンと前記電源導体パターンとに接続されて実装されており、
前記ＧＮＤ導体パターンと前記電源導体パターン及び前記インピーダンス部品とは、該回路基板の一の面に配置され、
前記ＧＮＤ層は、前記回路基板中又は前記回路基板の一の面の反対の面に形成され、
前記電源層は、前記回路基板中又は前記回路基板の一の面の反対の面に形成され、
前記一の面において、前記開口部と前記インピーダンス部品との間には前記ＧＮＤ導体パターンのみが配置されていることを特徴とする回路基板。
請求項１記載の回路基板であって、
前記開口部は複数個あり、その各々の開口部ごとに前記インピーダンス部品が各々設けられていることを特徴とする回路基板。
請求項２記載の回路基板であって、
前記複数個のインピーダンス部品は、異なる電気的値のものであることを特徴とする回路基板。
請求項１乃至３のいずれか一項に記載の回路基板であって、
前記インピーダンス部品は、一の開口部に対して複数個設けられていることを特徴とする回路基板。
請求項１乃至４のいずれか一項に記載の回路基板であって、
前記インピーダンス部品は、コンデンサであることを特徴とする回路基板。
請求項１乃至５のいずれか一項に記載された回路基板と、前記回路基板の開口部に挿入された接続部品と、前記接続部品を介して前記回路基板と接続された筐体とを有し、
前記回路基板のGNDと前記筐体のGNDとが、前記接続部品及び前記回路基板の開口部周縁の導体パターンを介して電気的に接続されていることを特徴とする電子機器。