JP2004087589A

JP2004087589A - Ｅｍｉ低減プリント基板

Info

Publication number: JP2004087589A
Application number: JP2002243562A
Authority: JP
Inventors: Satoru Haga; 芳賀　知
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2002-08-23
Filing date: 2002-08-23
Publication date: 2004-03-18

Abstract

【解決手段】第一の電源電極１と、第一の絶縁層２と、グランド電極３と、第二の絶縁層４と、第二の電源電極５とが積層される多層プリント基板１０において、上記第二の電源電極５と上記第一の電源電極１とを接続するビア部７を囲む所定の範囲に上記第一の絶縁層２及び上記第二の絶縁層４よりも誘電率（又は導電率）の大きい第三の絶縁層６を配置する。
【効果】ビア部近傍の電界を抑制し、電源電極とグランド電極間からの放射ノイズの発生量を低減することができる。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、プリント基板上に搭載された電子回路部品からの不要輻射を低減するために用いられるＥＭＩ低減プリント基板に関する。
【０００２】
【従来の技術】
プリント基板への電子回路部品の高密度実装は時代の要請である。この要請を達成するために、電子回路部品はＩＣ（集積回路）化され、プリント基板は多層化されている。かかる状況において、プリント基板から放射される不要輻射の低減が重要な技術的課題となっている。特に多層基板中において、ビア配線を通って基板中に侵入し、基板の電源電極とグランド電極間で空洞共振して基板端部から放射されるノイズのＥＭＩ（電磁妨害）が問題になっている。ここでビア配線とは多層基板中において、積層されている基板間で電源ラインを接続するための配線である。
【０００３】
このビア配線を通って基板中に侵入してくるノイズに関して従来判明している技術内容について図を用いて説明する。
図５は、従来のプリント基板の構成図である。
（ａ）は平面図であり、（ｂ）は、ビア部断面（Ｂ−Ｂ）拡大図である。
（ａ）に示すようにビア部（１）がプリント基板の中央部に配置されている場合に放射ノイズ３０が比較的小さく、他のビア部（２）のようにプリント基板の端部に配置されている場合に放射ノイズ３０は大きくなることが経験的に把握されている。
【０００４】
一方、この放射ノイズ３０を低減させるために電源電極２９とグランド電極２８との間にデカップリングコンデンサを挿入して高周波電流をバイパスさせたり、あるいは又フェライト等の磁性損失素子を挿入して高周波電流を損失させる等の方策が採られていた。
【０００５】
【発明が解決しようとする課題】
上記従来の技術で説明したように、デカップリングコンデンサやフェライト等の磁性損失素子をプリント基板に挿入したのでは高密度実装の妨げとなる。又、デカップリングコンデンサやフェライト等の磁性損失素子の配線のインダクタンスが無視できなくなり効果が低減する。更に、ビア部がプリント基板の端部に配置されている場合に放射ノイズ３０が大きくなるのでは部品搭載の位置等に制限を余儀なくされるため高密度実装の障害になる。
【０００６】
そこで、上記放射ノイズ発生のメカニズムを解明し、上記（ａ）に示すビア部（２）のようにビア部がプリント基板の端部に配置されている場合であっても放射ノイズ３０を低減させることが本発明の目的である。
【０００７】
【課題を解決するための手段】
本発明は以上の点を解決するため次の構成を採用する。
〈構成１〉
第一の電源電極と、第一の絶縁層と、グランド電極と、第二の絶縁層と、第二の電源電極とが積層され、該第二の電源電極と上記第一の電源電極とを接続するビア部を有する多層プリント基板において、上記ビア部を囲む所定の範囲に上記第一の絶縁層及び上記第二の絶縁層よりも誘電率の大きい高誘電部を備えることを特徴とするＥＭＩ低減プリント基板。
【０００８】
〈構成２〉
第一の電源電極と、第一の絶縁層と、グランド電極と、第二の絶縁層と、第二の電源電極とが積層され、該第二の電源電極と上記第一の電源電極とを接続するビア部を有する多層プリント基板において、上記ビア部を囲む所定の範囲に上記第一の絶縁層及び上記第二の絶縁層よりも導電率の大きい高導電部を備えることを特徴とするＥＭＩ低減プリント基板。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態を具体例を用いて説明する。
〈具体例の構成〉
プリント基板のビア部近傍の電源電極とグランド電極間に他の部分の絶縁層の誘電率よりも高い誘電率を有する絶縁層を配置する。あるいは又プリント基板のビア部近傍の電源電極とグランド電極間に他の部分の絶縁層の導電率よりも高い導電率を有する絶縁層を配置する。こうすることによりビア部近傍の電界強度を低下させ、電源電極とグランド電極間からの放射ノイズの発生量を低減させる。かかる目的を達成するために本発明によるＥＭＩ低減プリント基板は以下のように構成される。
【００１０】
図１は、本発明によるプリント基板の構成図である。
（ａ）は、本発明によるプリント基板の平面図であり、（ｂ）は、ビア部の断面（Ａ−Ａ）拡大図である。
図１より、本発明によるプリント基板１０は、電源電極１と、第一の絶縁層２と、グランド電極３と、第二の絶縁層４と、給電ライン５と、第三の絶縁層６と、ビア部７とを備える。
【００１１】
電源電極１は、プリント基板１０に搭載されている電子回路部品等に直流電源を供給する電極であり、第一の絶縁層２に接着される厚さ０．０２ｍｍ〜０．２ｍｍ位の銅箔から成る。この電源電極１は平面抵抗分を低減させるために通常第一の絶縁層２の大部分の面積を覆うように接着されている。尚、この電源電極１が請求項中の第一の電源電極に対応している。
【００１２】
第一の絶縁層２は、プリント基板１０に搭載されている電子回路部品等を支持する０．３ｍｍ〜０．５ｍｍ厚の絶縁体から形成されている。この第一の絶縁層２は、通常、ガラス含有エポキシ系高分子材料等、絶縁性の高い材料によって構成される。この第一の絶縁層２の両面に電源電極１とグランド電極３とが接着されている。
【００１３】
グランド電極３は、プリント基板１０に搭載されている電子回路部品等にアース電位を供給する電極であり、第一の絶縁層２と第二の絶縁層４との間に積層して接着される厚さ０．２ｍｍ〜０．３ｍｍ位の銅箔から成る。このグランド電極３は、平面抵抗分を低減させるために通常第一の絶縁層２又は第二の絶縁層４の大部分の面積を覆うように接着されている。
【００１４】
第二の絶縁層４は、上記第一の絶縁層２と同様にプリント基板１０に搭載されている電子回路部品等を支持する０．３ｍｍ〜１．０ｍｍ厚の絶縁体から形成されている。この第二の絶縁層４は、通常、ガラス含有エポキシ系高分子材料等、絶縁性の高い材料によって構成される。給電ライン５は、プリント基板１０に搭載された電子回路部品等に直流電源を供給するための配線である。この給電ライン５と上記電源電極１とを接続させるためにビア部７が設けられる。この給電ライン５が、請求項中の第二の電源電極に対応している。
【００１５】
第三の絶縁層６は、ビア部７を囲む所定の範囲に配置され、上記第一の絶縁層２の誘電率ε１、及び上記第二の絶縁層４の誘電率ε２よりも大きい誘電率ε３を有する絶縁材から形成されている（請求項１中の高誘電部に対応する）。あるいは又ビア部７を囲む所定の範囲に配置される上記第一の絶縁層２の導電率ρ１、及び上記第二の絶縁層４の導電率ρ２よりも大きい導電率ρ３を有する絶縁層であっても良い（請求項２中の高導電部に対応する）。
ビア部７は、プリント基板中（多層基板）において、積層されている基板間で電源ラインを接続するための配線である。
ここでビア部７による放射ノイズ発生のメカニズムを解明し、上記第三の絶縁層６に包囲された本発明のビア部の着想に至る経過について他の図を用いて詳細に説明する。
【００１６】
図２は、本発明によるプリント基板の高周波等価回路図である。
（ａ）は、ビア部の断面拡大図であり、（ｂ）は、本発明によるプリント基板のノイズ信号の伝搬経路を表す等価回路図である。
【００１７】
図２において、ノイズ源Ｖｎは、プリント基板に搭載されたＩＣ等が生成するノイズ（特にディジタルノイズ）の発生源を高周波電源として表した等価電源である。ノイズ信号Ｓｎは、ノイズ源Ｖｎから出力され給電ラインの伝搬路１１と、ビア部の伝搬路１２と、電源・グランドの伝搬路１３とを通ってプリント基板１０（図１）の端部から空中に放射ノイズ３０として輻射される。
【００１８】
給電ラインの伝搬路１１は、給電ライン５と第二の絶縁層４とグランド電極３とからなるストリップラインに近似しうる分布定数線路である。この先端にノイズ源Ｖｎが接続され、終端はビア部の伝搬路１２に接続される。ビア部の伝搬路１２側からみた給電ラインの伝搬路１１の特性インピーダンスＺ１は、概略（Ｌ１／Ｃ１）のルートで表される。通常Ｚ１は数十Ωの値を示す。ここでＬ１は、給電ライン５の単位長あたりのインダクタンスであり、ここでは給電ライン５の電極幅は１ｍｍ前後と細いため、無視できない。又Ｃ１は、上記近似したストリップラインの単位長さあたりのキャパシタンスである。
【００１９】
電源・グランドの伝搬路１３は、電源電極１と第一の絶縁層２とグランド電極３とからなる空洞共振器を伝送線路で近似した分布定数線路である。ここで電源電極１は、上記のように平面抵抗分を低減させるために通常第一の絶縁層２の大部分の面積を覆うように接着されている。従って、分布定数線路に近似するための単位長あたりのインダクタンスは上記給電ラインの伝搬路１１に比較すると極めて小さく、且つ、電源電極１とグランド電極３との間のキャパシタンスは極めて大きくなる。即ち、電源・グランドの伝搬路１３のビア部の伝搬路１２側からみた特性インピーダンスＺ４は上記給電ラインの伝搬路１１の特性インピーダンスＺ１と比較するとＺ１≫Ｚ４となる。
【００２０】
以上の結果、仮に従来の構成（図５）のように、後に説明するビア部の伝搬路１２が配置されていなくても給電ラインの伝搬路１１の特性インピーダンスＺ１と、電源・グランドの伝搬路１３の特性インピーダンスＺ４の間は大きくミスマッチしているためノイズ源Ｖｎから出力されたノイズ信号Ｓｎは大部分が反射して、電源・グランドの伝搬路１３に吸収される成分は無視できる筈である。
【００２１】
ところが従来技術で説明したように図５の（ａ）に示すビア部（１）のようにビア部がプリント基板の中央部に配置されている場合には放射ノイズ３０が比較的小さく、ビア部（２）のようにビア部がプリント基板の端部に配置されている場合には放射ノイズ３０が大きくなることが経験的に把握されている。この現象を解明するために発明者はＫＣＣ社製シミュレーションＭｉｃｒｏ−ＳｔｒｉｐｅｓＶ．５．６を用いて以下のシミュレーションを行った。
【００２２】
図３は、ノイズ放射の原理説明図である。
（ａ）は、シミュレーションを行った基板外形１５０ｍｍ×２３０ｍｍの各プリント基板上でのビア部の位置を表す図である。モデルＡでは、給電ラインがＸ軸方向に延び、ビア部が基板のＸ軸方向及びＹ軸方向とも、ほぼ中央に配置されている。モデルＢでは、給電ラインがＸ軸方向に延び、ビア部が基板のＹ軸方向中央及びＸ軸方向端部に配置されている。モデルＣでは、給電ラインがＸ軸方向に延び、ビア部が基板のＹ軸方向端部及びＸ軸方向中央部に配置されている。
【００２３】
モデルＤは、給電ラインがＸ軸方向に延び、ビア部が基板のＹ軸方向端部及びＸ軸方向端部に配置されている。モデルＥは、給電ラインがＹ軸方向に延び、ビア部が基板のＸ軸方向及びＹ軸方向とも、ほぼ中央に配置されている。モデルＦでは、給電ラインがＹ軸方向に延び、ビア部が基板のＹ軸方向端部及びＸ軸方向中央部に配置されている。
【００２４】
（ｂ）は、上記解析モデルと放射電力のシミュレーション結果を表す図である。
横方向にプリント基板の、Ｘ軸方向の基本モード共振周波数（３２０ＭＨｚ）、Ｙ軸方向の基本モード共振周波数（４９０ＭＨｚ）、対角方向の基本モード共振周波数（５８０ＭＨｚ）を表し、縦方向に上記各モデルを表している。
【００２５】
（ｂ）より、ビア部がプリント基板の端部に配置されている場合に基本モード共振周波数での放射電力が大きく、ビア部がプリント基板の中央部に配置されている場合に放射電力が小さいことが分かる。この結果は従来技術で経験的に把握されている事実を証明している。
但し、このシミュレーションによって、給電ラインの延びる方向は放射電力にさほど影響を与えていないことが判明した。そして、空洞共振器としてふるまう電源電極とグランド電極は、ビア部の電源電極とグランド電極との間のほぼ電界成分によってのみ励振され、放射ノイズ３０を励起しているものと推定できる。
【００２６】
この事実から、発明者は、放射ノイズ３０の発生メカニズムを次のように推定した。
（１）所定の条件を満足したときに電源電極とグランド電極とで等価的に平行平板の空洞共振器が構成される。この空洞共振器は、ビア部から供給される高周波成分（ノイズ成分）の周波数と自己の共振周波数が一致したときに共振し、アンテナ作用によって放射ノイズ３０を放射する。
（２）空洞共振器の共振時における振幅の腹になる部分、即ち、プリント基板の端部は、受電端開放分布定数線路の位置角ｊ（π／２）に相当し、インピーダンス最大（理論的には無限大）位置になる。従って、この位置にビア部を配置すると給電ラインの伝搬路１１の特性インピーダンスＺ１と、電源・グランドの伝搬路１３の特性インピーダンスＺ４とがマッチングに近づき、給電ラインの伝搬路１１から電源・グランドの伝搬路１３へのノイズ信号Ｓｎの供給量が大きくなる。その結果放射ノイズ３０が大きくなる。
【００２７】
以上の推定結果から、本発明によるビア部の伝搬路を備えることによって放射ノイズ３０の低減を図ることとした。
再度図２に戻って本発明によるプリント基板の高周波等価回路についての説明を続ける。
【００２８】
ビア部の伝搬路１２は、ビア部７と第三の絶縁層６と、グランド電極３とからなる４端子網線路である。第三の絶縁層６として高誘電率ε３の材料を用いた場合あるいは又、第三の絶縁層６として高導電率ρ３の材料を用いた場合には、この４端子網線路の影像インピーダンスＺ２は低下して上記給電ラインの特性インピーダンスＺ１に比してＺ１≫Ｚ２となり給電ラインの伝搬路１１の特性インピーダンスＺ１と、電源・グランドの伝搬路１３の特性インピーダンスＺ４とがマッチングに近づくのを妨げることができる。更に、放射ノイズ３０の励起源となる電源電極１とグランド電極３との間の電界強度を大幅に小さくすることができる。以上の推定に基づいて以下の実験を行った。
【００２９】
〈具体例の実験〉
・実験試料
資料１（比較例の基板）
図１においてプリント基板としてＦＲ−４（第一の絶縁層のε１及び第二の絶縁層のε２共４．７）を、第三の絶縁層としてε３＝４．７の材料を用いて構成し、この基板上にＩＣ（７４ＡＬＶＣ）を搭載して直流電圧を供給した。
【００３０】
資料２（本発明による基板）
図１においてプリント基板としてＦＲ−４（第一の絶縁層のε１及び第二の絶縁層のε２共４．７）を、第三の絶縁層としてε３＝１０の材料を用いて構成し、この基板上にＩＣ（７４ＡＬＶＣ）を搭載して直流電圧３．３Ｖを供給した。
【００３１】
・測定方法
ＩＣ（７４ＡＬＶＣ）にパルスジェネレータ（ＨＰ８１１００）を用いてレベル０−２．５Ｖ、２０ＭＨｚのパルス列を入力し電波暗室３ｍ法にてスペクトラムアナライザで測定した。
【００３２】
・測定結果
図４は、具体例の周波数スペクトラムである。
（ａ）は、資料１（比較例の基板）の測定結果であり（ｂ）は、資料２（本発明による基板）の測定結果である。
（ａ）と（ｂ）とを比較するとノイズレベルの最大値は、資料１（比較例の基板）が６４．３ｄＢであるのに対して資料２（本発明による基板）では６２．０ｄＢと、約２．３ｄＢ改善されている。更に、４０ｄＢ以上のスペクトラムの本数も、資料１（比較例の基板）に比較して資料２（本発明による基板）の方が、かなり少なくなっている。
【００３３】
・結果の考察
上記のように第一の絶縁層のε１及び第二の絶縁層のε２とも４．７、第三の絶縁層のε３が１０であり、ε１及びε２とε３との比が約２倍と小さいため大きな効果は得られていないが、測定結果には、明らかに優位性がある。従って、放射ノイズの発生メカニズムに対する推定は、正しかったことが分かる。
【００３４】
ここでは、第三の絶縁層６として高誘電率の材料を用いた場合のみについて示し、高導電率の材料を用いた場合についての実験結果を示していない。しかし、第三の絶縁層の導電率ρ３を第一の絶縁層の導電率ρ１及び第二の絶縁層の導電率ρ２よりも大きな材料を用いることによって電源電極１とグランド電極３との間の電界強度を大幅に小さくすることができる。その結果上記高誘電率の材料を用いた場合と同様の結果を示すことは明らかである。
【００３５】
尚、上記説明では、図１に示すように第三の絶縁層６をグランド電極３と電源電極１との間に配置した場合の例について説明したが、本発明は、この例に限定されるものではない。即ち、第三の絶縁層６をグランド電極３と電源電極１との間に配置し、且つ、給電ライン５とグランド電極３との間にも配置することによってより一層の効果を得ることができる。
【００３６】
更に、第三の絶縁層６の大きさを特に限定していないが、この大きさは、本発明による効果と第三の絶縁層６として高導電率の材料を用いた場合に発生する電力損失の許容量との関連から決定されるべきであり画一的に大きさを限定すべきものではないからである。
【００３７】
【発明の効果】
以上説明したように、プリント基板のビア部近傍の電源電極とグランド電極間に他の部分の絶縁層の誘電率よりも高い誘電率を有する絶縁層を配置することにより、あるいは又プリント基板のビア部近傍の電源電極とグランド電極間に他の部分の絶縁層の導電率よりも高い導電率を有する絶縁層を配置することにより以下の効果を得る。
（１）ビア部近傍の電界を抑制し、電源電極とグランド電極間からの放射ノイズの発生量を低減することができる。
（２）その結果、高密度実装の妨げとなるデカップリングコンデンサやフェライト等の磁性損失素子をプリント基板に搭載する必要が無くなる。
（３）更に、プリント基板上での部品搭載の位置制限がなくなるため高密度実装が容易になる。
【図面の簡単な説明】
【図１】本発明によるプリント基板の構成図である。
【図２】本発明によるプリント基板の高周波等価回路図である。
【図３】ノイズ放射の原理説明図である。
【図４】具体例の周波数スペクトラムである。
【図５】従来のプリント基板の構成図である。
【符号の説明】
１　電源電極（第一の電源電極）
２　第一の絶縁層
３　グランド電極
４　第二の絶縁層
５　給電ライン（第二の電源電極）
６　第三の絶縁層
７　ビア部
１０　プリント基板

Claims

第一の電源電極と、第一の絶縁層と、グランド電極と、第二の絶縁層と、第二の電源電極とが積層され、該第二の電源電極と前記第一の電源電極とを接続するビア部を有する多層プリント基板において、
前記ビア部を囲む所定の範囲に前記第一の絶縁層及び前記第二の絶縁層よりも誘電率の大きい高誘電部を備えることを特徴とするＥＭＩ低減プリント基板。
第一の電源電極と、第一の絶縁層と、グランド電極と、第二の絶縁層と、第二の電源電極とが積層され、該第二の電源電極と前記第一の電源電極とを接続するビア部を有する多層プリント基板において、
前記ビア部を囲む所定の範囲に前記第一の絶縁層及び前記第二の絶縁層よりも導電率の大きい高導電部を備えることを特徴とするＥＭＩ低減プリント基板。