JP2004087589A - Emi低減プリント基板 - Google Patents
Emi低減プリント基板 Download PDFInfo
- Publication number
- JP2004087589A JP2004087589A JP2002243562A JP2002243562A JP2004087589A JP 2004087589 A JP2004087589 A JP 2004087589A JP 2002243562 A JP2002243562 A JP 2002243562A JP 2002243562 A JP2002243562 A JP 2002243562A JP 2004087589 A JP2004087589 A JP 2004087589A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- power supply
- electrode
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】第一の電源電極1と、第一の絶縁層2と、グランド電極3と、第二の絶縁層4と、第二の電源電極5とが積層される多層プリント基板10において、上記第二の電源電極5と上記第一の電源電極1とを接続するビア部7を囲む所定の範囲に上記第一の絶縁層2及び上記第二の絶縁層4よりも誘電率(又は導電率)の大きい第三の絶縁層6を配置する。
【効果】ビア部近傍の電界を抑制し、電源電極とグランド電極間からの放射ノイズの発生量を低減することができる。
【選択図】 図1
【効果】ビア部近傍の電界を抑制し、電源電極とグランド電極間からの放射ノイズの発生量を低減することができる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、プリント基板上に搭載された電子回路部品からの不要輻射を低減するために用いられるEMI低減プリント基板に関する。
【0002】
【従来の技術】
プリント基板への電子回路部品の高密度実装は時代の要請である。この要請を達成するために、電子回路部品はIC(集積回路)化され、プリント基板は多層化されている。かかる状況において、プリント基板から放射される不要輻射の低減が重要な技術的課題となっている。特に多層基板中において、ビア配線を通って基板中に侵入し、基板の電源電極とグランド電極間で空洞共振して基板端部から放射されるノイズのEMI(電磁妨害)が問題になっている。ここでビア配線とは多層基板中において、積層されている基板間で電源ラインを接続するための配線である。
【0003】
このビア配線を通って基板中に侵入してくるノイズに関して従来判明している技術内容について図を用いて説明する。
図5は、従来のプリント基板の構成図である。
(a)は平面図であり、(b)は、ビア部断面(B−B)拡大図である。
(a)に示すようにビア部(1)がプリント基板の中央部に配置されている場合に放射ノイズ30が比較的小さく、他のビア部(2)のようにプリント基板の端部に配置されている場合に放射ノイズ30は大きくなることが経験的に把握されている。
【0004】
一方、この放射ノイズ30を低減させるために電源電極29とグランド電極28との間にデカップリングコンデンサを挿入して高周波電流をバイパスさせたり、あるいは又フェライト等の磁性損失素子を挿入して高周波電流を損失させる等の方策が採られていた。
【0005】
【発明が解決しようとする課題】
上記従来の技術で説明したように、デカップリングコンデンサやフェライト等の磁性損失素子をプリント基板に挿入したのでは高密度実装の妨げとなる。又、デカップリングコンデンサやフェライト等の磁性損失素子の配線のインダクタンスが無視できなくなり効果が低減する。更に、ビア部がプリント基板の端部に配置されている場合に放射ノイズ30が大きくなるのでは部品搭載の位置等に制限を余儀なくされるため高密度実装の障害になる。
【0006】
そこで、上記放射ノイズ発生のメカニズムを解明し、上記(a)に示すビア部(2)のようにビア部がプリント基板の端部に配置されている場合であっても放射ノイズ30を低減させることが本発明の目的である。
【0007】
【課題を解決するための手段】
本発明は以上の点を解決するため次の構成を採用する。
〈構成1〉
第一の電源電極と、第一の絶縁層と、グランド電極と、第二の絶縁層と、第二の電源電極とが積層され、該第二の電源電極と上記第一の電源電極とを接続するビア部を有する多層プリント基板において、上記ビア部を囲む所定の範囲に上記第一の絶縁層及び上記第二の絶縁層よりも誘電率の大きい高誘電部を備えることを特徴とするEMI低減プリント基板。
【0008】
〈構成2〉
第一の電源電極と、第一の絶縁層と、グランド電極と、第二の絶縁層と、第二の電源電極とが積層され、該第二の電源電極と上記第一の電源電極とを接続するビア部を有する多層プリント基板において、上記ビア部を囲む所定の範囲に上記第一の絶縁層及び上記第二の絶縁層よりも導電率の大きい高導電部を備えることを特徴とするEMI低減プリント基板。
【0009】
【発明の実施の形態】
以下、本発明の実施の形態を具体例を用いて説明する。
〈具体例の構成〉
プリント基板のビア部近傍の電源電極とグランド電極間に他の部分の絶縁層の誘電率よりも高い誘電率を有する絶縁層を配置する。あるいは又プリント基板のビア部近傍の電源電極とグランド電極間に他の部分の絶縁層の導電率よりも高い導電率を有する絶縁層を配置する。こうすることによりビア部近傍の電界強度を低下させ、電源電極とグランド電極間からの放射ノイズの発生量を低減させる。かかる目的を達成するために本発明によるEMI低減プリント基板は以下のように構成される。
【0010】
図1は、本発明によるプリント基板の構成図である。
(a)は、本発明によるプリント基板の平面図であり、(b)は、ビア部の断面(A−A)拡大図である。
図1より、本発明によるプリント基板10は、電源電極1と、第一の絶縁層2と、グランド電極3と、第二の絶縁層4と、給電ライン5と、第三の絶縁層6と、ビア部7とを備える。
【0011】
電源電極1は、プリント基板10に搭載されている電子回路部品等に直流電源を供給する電極であり、第一の絶縁層2に接着される厚さ0.02mm〜0.2mm位の銅箔から成る。この電源電極1は平面抵抗分を低減させるために通常第一の絶縁層2の大部分の面積を覆うように接着されている。尚、この電源電極1が請求項中の第一の電源電極に対応している。
【0012】
第一の絶縁層2は、プリント基板10に搭載されている電子回路部品等を支持する0.3mm〜0.5mm厚の絶縁体から形成されている。この第一の絶縁層2は、通常、ガラス含有エポキシ系高分子材料等、絶縁性の高い材料によって構成される。この第一の絶縁層2の両面に電源電極1とグランド電極3とが接着されている。
【0013】
グランド電極3は、プリント基板10に搭載されている電子回路部品等にアース電位を供給する電極であり、第一の絶縁層2と第二の絶縁層4との間に積層して接着される厚さ0.2mm〜0.3mm位の銅箔から成る。このグランド電極3は、平面抵抗分を低減させるために通常第一の絶縁層2又は第二の絶縁層4の大部分の面積を覆うように接着されている。
【0014】
第二の絶縁層4は、上記第一の絶縁層2と同様にプリント基板10に搭載されている電子回路部品等を支持する0.3mm〜1.0mm厚の絶縁体から形成されている。この第二の絶縁層4は、通常、ガラス含有エポキシ系高分子材料等、絶縁性の高い材料によって構成される。給電ライン5は、プリント基板10に搭載された電子回路部品等に直流電源を供給するための配線である。この給電ライン5と上記電源電極1とを接続させるためにビア部7が設けられる。この給電ライン5が、請求項中の第二の電源電極に対応している。
【0015】
第三の絶縁層6は、ビア部7を囲む所定の範囲に配置され、上記第一の絶縁層2の誘電率ε1、及び上記第二の絶縁層4の誘電率ε2よりも大きい誘電率ε3を有する絶縁材から形成されている(請求項1中の高誘電部に対応する)。あるいは又ビア部7を囲む所定の範囲に配置される上記第一の絶縁層2の導電率ρ1、及び上記第二の絶縁層4の導電率ρ2よりも大きい導電率ρ3を有する絶縁層であっても良い(請求項2中の高導電部に対応する)。
ビア部7は、プリント基板中(多層基板)において、積層されている基板間で電源ラインを接続するための配線である。
ここでビア部7による放射ノイズ発生のメカニズムを解明し、上記第三の絶縁層6に包囲された本発明のビア部の着想に至る経過について他の図を用いて詳細に説明する。
【0016】
図2は、本発明によるプリント基板の高周波等価回路図である。
(a)は、ビア部の断面拡大図であり、(b)は、本発明によるプリント基板のノイズ信号の伝搬経路を表す等価回路図である。
【0017】
図2において、ノイズ源Vnは、プリント基板に搭載されたIC等が生成するノイズ(特にディジタルノイズ)の発生源を高周波電源として表した等価電源である。ノイズ信号Snは、ノイズ源Vnから出力され給電ラインの伝搬路11と、ビア部の伝搬路12と、電源・グランドの伝搬路13とを通ってプリント基板10(図1)の端部から空中に放射ノイズ30として輻射される。
【0018】
給電ラインの伝搬路11は、給電ライン5と第二の絶縁層4とグランド電極3とからなるストリップラインに近似しうる分布定数線路である。この先端にノイズ源Vnが接続され、終端はビア部の伝搬路12に接続される。ビア部の伝搬路12側からみた給電ラインの伝搬路11の特性インピーダンスZ1は、概略(L1/C1)のルートで表される。通常Z1は数十Ωの値を示す。ここでL1は、給電ライン5の単位長あたりのインダクタンスであり、ここでは給電ライン5の電極幅は1mm前後と細いため、無視できない。又C1は、上記近似したストリップラインの単位長さあたりのキャパシタンスである。
【0019】
電源・グランドの伝搬路13は、電源電極1と第一の絶縁層2とグランド電極3とからなる空洞共振器を伝送線路で近似した分布定数線路である。ここで電源電極1は、上記のように平面抵抗分を低減させるために通常第一の絶縁層2の大部分の面積を覆うように接着されている。従って、分布定数線路に近似するための単位長あたりのインダクタンスは上記給電ラインの伝搬路11に比較すると極めて小さく、且つ、電源電極1とグランド電極3との間のキャパシタンスは極めて大きくなる。即ち、電源・グランドの伝搬路13のビア部の伝搬路12側からみた特性インピーダンスZ4は上記給電ラインの伝搬路11の特性インピーダンスZ1と比較するとZ1≫Z4となる。
【0020】
以上の結果、仮に従来の構成(図5)のように、後に説明するビア部の伝搬路12が配置されていなくても給電ラインの伝搬路11の特性インピーダンスZ1と、電源・グランドの伝搬路13の特性インピーダンスZ4の間は大きくミスマッチしているためノイズ源Vnから出力されたノイズ信号Snは大部分が反射して、電源・グランドの伝搬路13に吸収される成分は無視できる筈である。
【0021】
ところが従来技術で説明したように図5の(a)に示すビア部(1)のようにビア部がプリント基板の中央部に配置されている場合には放射ノイズ30が比較的小さく、ビア部(2)のようにビア部がプリント基板の端部に配置されている場合には放射ノイズ30が大きくなることが経験的に把握されている。この現象を解明するために発明者はKCC社製シミュレーションMicro−StripesV.5.6を用いて以下のシミュレーションを行った。
【0022】
図3は、ノイズ放射の原理説明図である。
(a)は、シミュレーションを行った基板外形150mm×230mmの各プリント基板上でのビア部の位置を表す図である。モデルAでは、給電ラインがX軸方向に延び、ビア部が基板のX軸方向及びY軸方向とも、ほぼ中央に配置されている。モデルBでは、給電ラインがX軸方向に延び、ビア部が基板のY軸方向中央及びX軸方向端部に配置されている。モデルCでは、給電ラインがX軸方向に延び、ビア部が基板のY軸方向端部及びX軸方向中央部に配置されている。
【0023】
モデルDは、給電ラインがX軸方向に延び、ビア部が基板のY軸方向端部及びX軸方向端部に配置されている。モデルEは、給電ラインがY軸方向に延び、ビア部が基板のX軸方向及びY軸方向とも、ほぼ中央に配置されている。モデルFでは、給電ラインがY軸方向に延び、ビア部が基板のY軸方向端部及びX軸方向中央部に配置されている。
【0024】
(b)は、上記解析モデルと放射電力のシミュレーション結果を表す図である。
横方向にプリント基板の、X軸方向の基本モード共振周波数(320MHz)、Y軸方向の基本モード共振周波数(490MHz)、対角方向の基本モード共振周波数(580MHz)を表し、縦方向に上記各モデルを表している。
【0025】
(b)より、ビア部がプリント基板の端部に配置されている場合に基本モード共振周波数での放射電力が大きく、ビア部がプリント基板の中央部に配置されている場合に放射電力が小さいことが分かる。この結果は従来技術で経験的に把握されている事実を証明している。
但し、このシミュレーションによって、給電ラインの延びる方向は放射電力にさほど影響を与えていないことが判明した。そして、空洞共振器としてふるまう電源電極とグランド電極は、ビア部の電源電極とグランド電極との間のほぼ電界成分によってのみ励振され、放射ノイズ30を励起しているものと推定できる。
【0026】
この事実から、発明者は、放射ノイズ30の発生メカニズムを次のように推定した。
(1)所定の条件を満足したときに電源電極とグランド電極とで等価的に平行平板の空洞共振器が構成される。この空洞共振器は、ビア部から供給される高周波成分(ノイズ成分)の周波数と自己の共振周波数が一致したときに共振し、アンテナ作用によって放射ノイズ30を放射する。
(2)空洞共振器の共振時における振幅の腹になる部分、即ち、プリント基板の端部は、受電端開放分布定数線路の位置角j(π/2)に相当し、インピーダンス最大(理論的には無限大)位置になる。従って、この位置にビア部を配置すると給電ラインの伝搬路11の特性インピーダンスZ1と、電源・グランドの伝搬路13の特性インピーダンスZ4とがマッチングに近づき、給電ラインの伝搬路11から電源・グランドの伝搬路13へのノイズ信号Snの供給量が大きくなる。その結果放射ノイズ30が大きくなる。
【0027】
以上の推定結果から、本発明によるビア部の伝搬路を備えることによって放射ノイズ30の低減を図ることとした。
再度図2に戻って本発明によるプリント基板の高周波等価回路についての説明を続ける。
【0028】
ビア部の伝搬路12は、ビア部7と第三の絶縁層6と、グランド電極3とからなる4端子網線路である。第三の絶縁層6として高誘電率ε3の材料を用いた場合あるいは又、第三の絶縁層6として高導電率ρ3の材料を用いた場合には、この4端子網線路の影像インピーダンスZ2は低下して上記給電ラインの特性インピーダンスZ1に比してZ1≫Z2となり給電ラインの伝搬路11の特性インピーダンスZ1と、電源・グランドの伝搬路13の特性インピーダンスZ4とがマッチングに近づくのを妨げることができる。更に、放射ノイズ30の励起源となる電源電極1とグランド電極3との間の電界強度を大幅に小さくすることができる。以上の推定に基づいて以下の実験を行った。
【0029】
〈具体例の実験〉
・実験試料
資料1(比較例の基板)
図1においてプリント基板としてFR−4(第一の絶縁層のε1及び第二の絶縁層のε2共4.7)を、第三の絶縁層としてε3=4.7の材料を用いて構成し、この基板上にIC(74ALVC)を搭載して直流電圧を供給した。
【0030】
資料2(本発明による基板)
図1においてプリント基板としてFR−4(第一の絶縁層のε1及び第二の絶縁層のε2共4.7)を、第三の絶縁層としてε3=10の材料を用いて構成し、この基板上にIC(74ALVC)を搭載して直流電圧3.3Vを供給した。
【0031】
・測定方法
IC(74ALVC)にパルスジェネレータ(HP81100)を用いてレベル0−2.5V、20MHzのパルス列を入力し電波暗室3m法にてスペクトラムアナライザで測定した。
【0032】
・測定結果
図4は、具体例の周波数スペクトラムである。
(a)は、資料1(比較例の基板)の測定結果であり(b)は、資料2(本発明による基板)の測定結果である。
(a)と(b)とを比較するとノイズレベルの最大値は、資料1(比較例の基板)が64.3dBであるのに対して資料2(本発明による基板)では62.0dBと、約2.3dB改善されている。更に、40dB以上のスペクトラムの本数も、資料1(比較例の基板)に比較して資料2(本発明による基板)の方が、かなり少なくなっている。
【0033】
・結果の考察
上記のように第一の絶縁層のε1及び第二の絶縁層のε2とも4.7、第三の絶縁層のε3が10であり、ε1及びε2とε3との比が約2倍と小さいため大きな効果は得られていないが、測定結果には、明らかに優位性がある。従って、放射ノイズの発生メカニズムに対する推定は、正しかったことが分かる。
【0034】
ここでは、第三の絶縁層6として高誘電率の材料を用いた場合のみについて示し、高導電率の材料を用いた場合についての実験結果を示していない。しかし、第三の絶縁層の導電率ρ3を第一の絶縁層の導電率ρ1及び第二の絶縁層の導電率ρ2よりも大きな材料を用いることによって電源電極1とグランド電極3との間の電界強度を大幅に小さくすることができる。その結果上記高誘電率の材料を用いた場合と同様の結果を示すことは明らかである。
【0035】
尚、上記説明では、図1に示すように第三の絶縁層6をグランド電極3と電源電極1との間に配置した場合の例について説明したが、本発明は、この例に限定されるものではない。即ち、第三の絶縁層6をグランド電極3と電源電極1との間に配置し、且つ、給電ライン5とグランド電極3との間にも配置することによってより一層の効果を得ることができる。
【0036】
更に、第三の絶縁層6の大きさを特に限定していないが、この大きさは、本発明による効果と第三の絶縁層6として高導電率の材料を用いた場合に発生する電力損失の許容量との関連から決定されるべきであり画一的に大きさを限定すべきものではないからである。
【0037】
【発明の効果】
以上説明したように、プリント基板のビア部近傍の電源電極とグランド電極間に他の部分の絶縁層の誘電率よりも高い誘電率を有する絶縁層を配置することにより、あるいは又プリント基板のビア部近傍の電源電極とグランド電極間に他の部分の絶縁層の導電率よりも高い導電率を有する絶縁層を配置することにより以下の効果を得る。
(1)ビア部近傍の電界を抑制し、電源電極とグランド電極間からの放射ノイズの発生量を低減することができる。
(2)その結果、高密度実装の妨げとなるデカップリングコンデンサやフェライト等の磁性損失素子をプリント基板に搭載する必要が無くなる。
(3)更に、プリント基板上での部品搭載の位置制限がなくなるため高密度実装が容易になる。
【図面の簡単な説明】
【図1】本発明によるプリント基板の構成図である。
【図2】本発明によるプリント基板の高周波等価回路図である。
【図3】ノイズ放射の原理説明図である。
【図4】具体例の周波数スペクトラムである。
【図5】従来のプリント基板の構成図である。
【符号の説明】
1 電源電極(第一の電源電極)
2 第一の絶縁層
3 グランド電極
4 第二の絶縁層
5 給電ライン(第二の電源電極)
6 第三の絶縁層
7 ビア部
10 プリント基板
【発明の属する技術分野】
本発明は、プリント基板上に搭載された電子回路部品からの不要輻射を低減するために用いられるEMI低減プリント基板に関する。
【0002】
【従来の技術】
プリント基板への電子回路部品の高密度実装は時代の要請である。この要請を達成するために、電子回路部品はIC(集積回路)化され、プリント基板は多層化されている。かかる状況において、プリント基板から放射される不要輻射の低減が重要な技術的課題となっている。特に多層基板中において、ビア配線を通って基板中に侵入し、基板の電源電極とグランド電極間で空洞共振して基板端部から放射されるノイズのEMI(電磁妨害)が問題になっている。ここでビア配線とは多層基板中において、積層されている基板間で電源ラインを接続するための配線である。
【0003】
このビア配線を通って基板中に侵入してくるノイズに関して従来判明している技術内容について図を用いて説明する。
図5は、従来のプリント基板の構成図である。
(a)は平面図であり、(b)は、ビア部断面(B−B)拡大図である。
(a)に示すようにビア部(1)がプリント基板の中央部に配置されている場合に放射ノイズ30が比較的小さく、他のビア部(2)のようにプリント基板の端部に配置されている場合に放射ノイズ30は大きくなることが経験的に把握されている。
【0004】
一方、この放射ノイズ30を低減させるために電源電極29とグランド電極28との間にデカップリングコンデンサを挿入して高周波電流をバイパスさせたり、あるいは又フェライト等の磁性損失素子を挿入して高周波電流を損失させる等の方策が採られていた。
【0005】
【発明が解決しようとする課題】
上記従来の技術で説明したように、デカップリングコンデンサやフェライト等の磁性損失素子をプリント基板に挿入したのでは高密度実装の妨げとなる。又、デカップリングコンデンサやフェライト等の磁性損失素子の配線のインダクタンスが無視できなくなり効果が低減する。更に、ビア部がプリント基板の端部に配置されている場合に放射ノイズ30が大きくなるのでは部品搭載の位置等に制限を余儀なくされるため高密度実装の障害になる。
【0006】
そこで、上記放射ノイズ発生のメカニズムを解明し、上記(a)に示すビア部(2)のようにビア部がプリント基板の端部に配置されている場合であっても放射ノイズ30を低減させることが本発明の目的である。
【0007】
【課題を解決するための手段】
本発明は以上の点を解決するため次の構成を採用する。
〈構成1〉
第一の電源電極と、第一の絶縁層と、グランド電極と、第二の絶縁層と、第二の電源電極とが積層され、該第二の電源電極と上記第一の電源電極とを接続するビア部を有する多層プリント基板において、上記ビア部を囲む所定の範囲に上記第一の絶縁層及び上記第二の絶縁層よりも誘電率の大きい高誘電部を備えることを特徴とするEMI低減プリント基板。
【0008】
〈構成2〉
第一の電源電極と、第一の絶縁層と、グランド電極と、第二の絶縁層と、第二の電源電極とが積層され、該第二の電源電極と上記第一の電源電極とを接続するビア部を有する多層プリント基板において、上記ビア部を囲む所定の範囲に上記第一の絶縁層及び上記第二の絶縁層よりも導電率の大きい高導電部を備えることを特徴とするEMI低減プリント基板。
【0009】
【発明の実施の形態】
以下、本発明の実施の形態を具体例を用いて説明する。
〈具体例の構成〉
プリント基板のビア部近傍の電源電極とグランド電極間に他の部分の絶縁層の誘電率よりも高い誘電率を有する絶縁層を配置する。あるいは又プリント基板のビア部近傍の電源電極とグランド電極間に他の部分の絶縁層の導電率よりも高い導電率を有する絶縁層を配置する。こうすることによりビア部近傍の電界強度を低下させ、電源電極とグランド電極間からの放射ノイズの発生量を低減させる。かかる目的を達成するために本発明によるEMI低減プリント基板は以下のように構成される。
【0010】
図1は、本発明によるプリント基板の構成図である。
(a)は、本発明によるプリント基板の平面図であり、(b)は、ビア部の断面(A−A)拡大図である。
図1より、本発明によるプリント基板10は、電源電極1と、第一の絶縁層2と、グランド電極3と、第二の絶縁層4と、給電ライン5と、第三の絶縁層6と、ビア部7とを備える。
【0011】
電源電極1は、プリント基板10に搭載されている電子回路部品等に直流電源を供給する電極であり、第一の絶縁層2に接着される厚さ0.02mm〜0.2mm位の銅箔から成る。この電源電極1は平面抵抗分を低減させるために通常第一の絶縁層2の大部分の面積を覆うように接着されている。尚、この電源電極1が請求項中の第一の電源電極に対応している。
【0012】
第一の絶縁層2は、プリント基板10に搭載されている電子回路部品等を支持する0.3mm〜0.5mm厚の絶縁体から形成されている。この第一の絶縁層2は、通常、ガラス含有エポキシ系高分子材料等、絶縁性の高い材料によって構成される。この第一の絶縁層2の両面に電源電極1とグランド電極3とが接着されている。
【0013】
グランド電極3は、プリント基板10に搭載されている電子回路部品等にアース電位を供給する電極であり、第一の絶縁層2と第二の絶縁層4との間に積層して接着される厚さ0.2mm〜0.3mm位の銅箔から成る。このグランド電極3は、平面抵抗分を低減させるために通常第一の絶縁層2又は第二の絶縁層4の大部分の面積を覆うように接着されている。
【0014】
第二の絶縁層4は、上記第一の絶縁層2と同様にプリント基板10に搭載されている電子回路部品等を支持する0.3mm〜1.0mm厚の絶縁体から形成されている。この第二の絶縁層4は、通常、ガラス含有エポキシ系高分子材料等、絶縁性の高い材料によって構成される。給電ライン5は、プリント基板10に搭載された電子回路部品等に直流電源を供給するための配線である。この給電ライン5と上記電源電極1とを接続させるためにビア部7が設けられる。この給電ライン5が、請求項中の第二の電源電極に対応している。
【0015】
第三の絶縁層6は、ビア部7を囲む所定の範囲に配置され、上記第一の絶縁層2の誘電率ε1、及び上記第二の絶縁層4の誘電率ε2よりも大きい誘電率ε3を有する絶縁材から形成されている(請求項1中の高誘電部に対応する)。あるいは又ビア部7を囲む所定の範囲に配置される上記第一の絶縁層2の導電率ρ1、及び上記第二の絶縁層4の導電率ρ2よりも大きい導電率ρ3を有する絶縁層であっても良い(請求項2中の高導電部に対応する)。
ビア部7は、プリント基板中(多層基板)において、積層されている基板間で電源ラインを接続するための配線である。
ここでビア部7による放射ノイズ発生のメカニズムを解明し、上記第三の絶縁層6に包囲された本発明のビア部の着想に至る経過について他の図を用いて詳細に説明する。
【0016】
図2は、本発明によるプリント基板の高周波等価回路図である。
(a)は、ビア部の断面拡大図であり、(b)は、本発明によるプリント基板のノイズ信号の伝搬経路を表す等価回路図である。
【0017】
図2において、ノイズ源Vnは、プリント基板に搭載されたIC等が生成するノイズ(特にディジタルノイズ)の発生源を高周波電源として表した等価電源である。ノイズ信号Snは、ノイズ源Vnから出力され給電ラインの伝搬路11と、ビア部の伝搬路12と、電源・グランドの伝搬路13とを通ってプリント基板10(図1)の端部から空中に放射ノイズ30として輻射される。
【0018】
給電ラインの伝搬路11は、給電ライン5と第二の絶縁層4とグランド電極3とからなるストリップラインに近似しうる分布定数線路である。この先端にノイズ源Vnが接続され、終端はビア部の伝搬路12に接続される。ビア部の伝搬路12側からみた給電ラインの伝搬路11の特性インピーダンスZ1は、概略(L1/C1)のルートで表される。通常Z1は数十Ωの値を示す。ここでL1は、給電ライン5の単位長あたりのインダクタンスであり、ここでは給電ライン5の電極幅は1mm前後と細いため、無視できない。又C1は、上記近似したストリップラインの単位長さあたりのキャパシタンスである。
【0019】
電源・グランドの伝搬路13は、電源電極1と第一の絶縁層2とグランド電極3とからなる空洞共振器を伝送線路で近似した分布定数線路である。ここで電源電極1は、上記のように平面抵抗分を低減させるために通常第一の絶縁層2の大部分の面積を覆うように接着されている。従って、分布定数線路に近似するための単位長あたりのインダクタンスは上記給電ラインの伝搬路11に比較すると極めて小さく、且つ、電源電極1とグランド電極3との間のキャパシタンスは極めて大きくなる。即ち、電源・グランドの伝搬路13のビア部の伝搬路12側からみた特性インピーダンスZ4は上記給電ラインの伝搬路11の特性インピーダンスZ1と比較するとZ1≫Z4となる。
【0020】
以上の結果、仮に従来の構成(図5)のように、後に説明するビア部の伝搬路12が配置されていなくても給電ラインの伝搬路11の特性インピーダンスZ1と、電源・グランドの伝搬路13の特性インピーダンスZ4の間は大きくミスマッチしているためノイズ源Vnから出力されたノイズ信号Snは大部分が反射して、電源・グランドの伝搬路13に吸収される成分は無視できる筈である。
【0021】
ところが従来技術で説明したように図5の(a)に示すビア部(1)のようにビア部がプリント基板の中央部に配置されている場合には放射ノイズ30が比較的小さく、ビア部(2)のようにビア部がプリント基板の端部に配置されている場合には放射ノイズ30が大きくなることが経験的に把握されている。この現象を解明するために発明者はKCC社製シミュレーションMicro−StripesV.5.6を用いて以下のシミュレーションを行った。
【0022】
図3は、ノイズ放射の原理説明図である。
(a)は、シミュレーションを行った基板外形150mm×230mmの各プリント基板上でのビア部の位置を表す図である。モデルAでは、給電ラインがX軸方向に延び、ビア部が基板のX軸方向及びY軸方向とも、ほぼ中央に配置されている。モデルBでは、給電ラインがX軸方向に延び、ビア部が基板のY軸方向中央及びX軸方向端部に配置されている。モデルCでは、給電ラインがX軸方向に延び、ビア部が基板のY軸方向端部及びX軸方向中央部に配置されている。
【0023】
モデルDは、給電ラインがX軸方向に延び、ビア部が基板のY軸方向端部及びX軸方向端部に配置されている。モデルEは、給電ラインがY軸方向に延び、ビア部が基板のX軸方向及びY軸方向とも、ほぼ中央に配置されている。モデルFでは、給電ラインがY軸方向に延び、ビア部が基板のY軸方向端部及びX軸方向中央部に配置されている。
【0024】
(b)は、上記解析モデルと放射電力のシミュレーション結果を表す図である。
横方向にプリント基板の、X軸方向の基本モード共振周波数(320MHz)、Y軸方向の基本モード共振周波数(490MHz)、対角方向の基本モード共振周波数(580MHz)を表し、縦方向に上記各モデルを表している。
【0025】
(b)より、ビア部がプリント基板の端部に配置されている場合に基本モード共振周波数での放射電力が大きく、ビア部がプリント基板の中央部に配置されている場合に放射電力が小さいことが分かる。この結果は従来技術で経験的に把握されている事実を証明している。
但し、このシミュレーションによって、給電ラインの延びる方向は放射電力にさほど影響を与えていないことが判明した。そして、空洞共振器としてふるまう電源電極とグランド電極は、ビア部の電源電極とグランド電極との間のほぼ電界成分によってのみ励振され、放射ノイズ30を励起しているものと推定できる。
【0026】
この事実から、発明者は、放射ノイズ30の発生メカニズムを次のように推定した。
(1)所定の条件を満足したときに電源電極とグランド電極とで等価的に平行平板の空洞共振器が構成される。この空洞共振器は、ビア部から供給される高周波成分(ノイズ成分)の周波数と自己の共振周波数が一致したときに共振し、アンテナ作用によって放射ノイズ30を放射する。
(2)空洞共振器の共振時における振幅の腹になる部分、即ち、プリント基板の端部は、受電端開放分布定数線路の位置角j(π/2)に相当し、インピーダンス最大(理論的には無限大)位置になる。従って、この位置にビア部を配置すると給電ラインの伝搬路11の特性インピーダンスZ1と、電源・グランドの伝搬路13の特性インピーダンスZ4とがマッチングに近づき、給電ラインの伝搬路11から電源・グランドの伝搬路13へのノイズ信号Snの供給量が大きくなる。その結果放射ノイズ30が大きくなる。
【0027】
以上の推定結果から、本発明によるビア部の伝搬路を備えることによって放射ノイズ30の低減を図ることとした。
再度図2に戻って本発明によるプリント基板の高周波等価回路についての説明を続ける。
【0028】
ビア部の伝搬路12は、ビア部7と第三の絶縁層6と、グランド電極3とからなる4端子網線路である。第三の絶縁層6として高誘電率ε3の材料を用いた場合あるいは又、第三の絶縁層6として高導電率ρ3の材料を用いた場合には、この4端子網線路の影像インピーダンスZ2は低下して上記給電ラインの特性インピーダンスZ1に比してZ1≫Z2となり給電ラインの伝搬路11の特性インピーダンスZ1と、電源・グランドの伝搬路13の特性インピーダンスZ4とがマッチングに近づくのを妨げることができる。更に、放射ノイズ30の励起源となる電源電極1とグランド電極3との間の電界強度を大幅に小さくすることができる。以上の推定に基づいて以下の実験を行った。
【0029】
〈具体例の実験〉
・実験試料
資料1(比較例の基板)
図1においてプリント基板としてFR−4(第一の絶縁層のε1及び第二の絶縁層のε2共4.7)を、第三の絶縁層としてε3=4.7の材料を用いて構成し、この基板上にIC(74ALVC)を搭載して直流電圧を供給した。
【0030】
資料2(本発明による基板)
図1においてプリント基板としてFR−4(第一の絶縁層のε1及び第二の絶縁層のε2共4.7)を、第三の絶縁層としてε3=10の材料を用いて構成し、この基板上にIC(74ALVC)を搭載して直流電圧3.3Vを供給した。
【0031】
・測定方法
IC(74ALVC)にパルスジェネレータ(HP81100)を用いてレベル0−2.5V、20MHzのパルス列を入力し電波暗室3m法にてスペクトラムアナライザで測定した。
【0032】
・測定結果
図4は、具体例の周波数スペクトラムである。
(a)は、資料1(比較例の基板)の測定結果であり(b)は、資料2(本発明による基板)の測定結果である。
(a)と(b)とを比較するとノイズレベルの最大値は、資料1(比較例の基板)が64.3dBであるのに対して資料2(本発明による基板)では62.0dBと、約2.3dB改善されている。更に、40dB以上のスペクトラムの本数も、資料1(比較例の基板)に比較して資料2(本発明による基板)の方が、かなり少なくなっている。
【0033】
・結果の考察
上記のように第一の絶縁層のε1及び第二の絶縁層のε2とも4.7、第三の絶縁層のε3が10であり、ε1及びε2とε3との比が約2倍と小さいため大きな効果は得られていないが、測定結果には、明らかに優位性がある。従って、放射ノイズの発生メカニズムに対する推定は、正しかったことが分かる。
【0034】
ここでは、第三の絶縁層6として高誘電率の材料を用いた場合のみについて示し、高導電率の材料を用いた場合についての実験結果を示していない。しかし、第三の絶縁層の導電率ρ3を第一の絶縁層の導電率ρ1及び第二の絶縁層の導電率ρ2よりも大きな材料を用いることによって電源電極1とグランド電極3との間の電界強度を大幅に小さくすることができる。その結果上記高誘電率の材料を用いた場合と同様の結果を示すことは明らかである。
【0035】
尚、上記説明では、図1に示すように第三の絶縁層6をグランド電極3と電源電極1との間に配置した場合の例について説明したが、本発明は、この例に限定されるものではない。即ち、第三の絶縁層6をグランド電極3と電源電極1との間に配置し、且つ、給電ライン5とグランド電極3との間にも配置することによってより一層の効果を得ることができる。
【0036】
更に、第三の絶縁層6の大きさを特に限定していないが、この大きさは、本発明による効果と第三の絶縁層6として高導電率の材料を用いた場合に発生する電力損失の許容量との関連から決定されるべきであり画一的に大きさを限定すべきものではないからである。
【0037】
【発明の効果】
以上説明したように、プリント基板のビア部近傍の電源電極とグランド電極間に他の部分の絶縁層の誘電率よりも高い誘電率を有する絶縁層を配置することにより、あるいは又プリント基板のビア部近傍の電源電極とグランド電極間に他の部分の絶縁層の導電率よりも高い導電率を有する絶縁層を配置することにより以下の効果を得る。
(1)ビア部近傍の電界を抑制し、電源電極とグランド電極間からの放射ノイズの発生量を低減することができる。
(2)その結果、高密度実装の妨げとなるデカップリングコンデンサやフェライト等の磁性損失素子をプリント基板に搭載する必要が無くなる。
(3)更に、プリント基板上での部品搭載の位置制限がなくなるため高密度実装が容易になる。
【図面の簡単な説明】
【図1】本発明によるプリント基板の構成図である。
【図2】本発明によるプリント基板の高周波等価回路図である。
【図3】ノイズ放射の原理説明図である。
【図4】具体例の周波数スペクトラムである。
【図5】従来のプリント基板の構成図である。
【符号の説明】
1 電源電極(第一の電源電極)
2 第一の絶縁層
3 グランド電極
4 第二の絶縁層
5 給電ライン(第二の電源電極)
6 第三の絶縁層
7 ビア部
10 プリント基板
Claims (2)
- 第一の電源電極と、第一の絶縁層と、グランド電極と、第二の絶縁層と、第二の電源電極とが積層され、該第二の電源電極と前記第一の電源電極とを接続するビア部を有する多層プリント基板において、
前記ビア部を囲む所定の範囲に前記第一の絶縁層及び前記第二の絶縁層よりも誘電率の大きい高誘電部を備えることを特徴とするEMI低減プリント基板。 - 第一の電源電極と、第一の絶縁層と、グランド電極と、第二の絶縁層と、第二の電源電極とが積層され、該第二の電源電極と前記第一の電源電極とを接続するビア部を有する多層プリント基板において、
前記ビア部を囲む所定の範囲に前記第一の絶縁層及び前記第二の絶縁層よりも導電率の大きい高導電部を備えることを特徴とするEMI低減プリント基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002243562A JP2004087589A (ja) | 2002-08-23 | 2002-08-23 | Emi低減プリント基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002243562A JP2004087589A (ja) | 2002-08-23 | 2002-08-23 | Emi低減プリント基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004087589A true JP2004087589A (ja) | 2004-03-18 |
Family
ID=32052299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002243562A Pending JP2004087589A (ja) | 2002-08-23 | 2002-08-23 | Emi低減プリント基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004087589A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303020A (ja) * | 2005-04-18 | 2006-11-02 | Mitsubishi Electric Corp | コンデンサ内蔵プリント配線板 |
JP2007152646A (ja) * | 2005-12-01 | 2007-06-21 | Canon Finetech Inc | 画像形成装置 |
US8085548B2 (en) | 2006-09-01 | 2011-12-27 | Hitachi, Ltd. | Circuit for suppressing electromagnetic interference, implementation structure and electronic apparatus implementing the same |
-
2002
- 2002-08-23 JP JP2002243562A patent/JP2004087589A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303020A (ja) * | 2005-04-18 | 2006-11-02 | Mitsubishi Electric Corp | コンデンサ内蔵プリント配線板 |
JP2007152646A (ja) * | 2005-12-01 | 2007-06-21 | Canon Finetech Inc | 画像形成装置 |
JP4721342B2 (ja) * | 2005-12-01 | 2011-07-13 | キヤノンファインテック株式会社 | 画像形成装置 |
US8085548B2 (en) | 2006-09-01 | 2011-12-27 | Hitachi, Ltd. | Circuit for suppressing electromagnetic interference, implementation structure and electronic apparatus implementing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3926880B2 (ja) | 多層プリント板 | |
US6150895A (en) | Circuit board voltage plane impedance matching | |
JP3055488B2 (ja) | 多層プリント基板及びその製造方法 | |
US6515868B1 (en) | Printed circuit board | |
JP2003078279A (ja) | プリント基板のシールド方法及びその方法を用いたプリント基板が装着された装置 | |
US11129275B2 (en) | Power supplies including shielded multilayer power transmission boards | |
JP5176736B2 (ja) | プリント配線基板 | |
CN109411877B (zh) | 天线装置以及电子设备 | |
JPH07225634A (ja) | 情報処理装置 | |
JP2004363347A (ja) | 多層プリント基板 | |
US8779298B2 (en) | Electronic circuit | |
GB2382231A (en) | Isolator device for RF radiators | |
JP2003218541A (ja) | Emi低減構造基板 | |
JPH10163636A (ja) | 多層プリント基板及びその製造方法 | |
JP2004087589A (ja) | Emi低減プリント基板 | |
JPH08204377A (ja) | 遮蔽体 | |
JP2735060B2 (ja) | プリント回路基板およびプリント回路基板の設計方法およびプリント回路基板作製装置 | |
JPH11298097A (ja) | プリント配線板 | |
US6703909B2 (en) | Covering sheet, triplate line using the sheet, signal bus for computer using the sheet and covering structure of electronic circuit using the sheet | |
JP2001326432A (ja) | プリント配線板とケーブルの接続構造及び電子機器 | |
JPH09232014A (ja) | インタフェースケーブル接続用コネクタ | |
US7626828B1 (en) | Providing a resistive element between reference plane layers in a circuit board | |
JPH09246776A (ja) | プリント配線板 | |
JPH10303568A (ja) | 多層プリント基板の配線構造 | |
JP2000180488A (ja) | 駆動デバイス用の電磁ノイズ評価装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
A02 | Decision of refusal |
Effective date: 20060822 Free format text: JAPANESE INTERMEDIATE CODE: A02 |