JP4800944B2 - Jtagポート、タップ・リンク・モジュール及びオフ・チップtapインタフェース・ポートを備えた集積回路 - Google Patents
Jtagポート、タップ・リンク・モジュール及びオフ・チップtapインタフェース・ポートを備えた集積回路 Download PDFInfo
- Publication number
- JP4800944B2 JP4800944B2 JP2006524954A JP2006524954A JP4800944B2 JP 4800944 B2 JP4800944 B2 JP 4800944B2 JP 2006524954 A JP2006524954 A JP 2006524954A JP 2006524954 A JP2006524954 A JP 2006524954A JP 4800944 B2 JP4800944 B2 JP 4800944B2
- Authority
- JP
- Japan
- Prior art keywords
- bond pad
- functional
- circuit
- access port
- test access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3177—Testing of logic operation, e.g. by logic analysers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318555—Control logic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本出願は、すべて、ここに参照によって取り込む米国特許第6,073,254号、第6,324,662号、及び米国特許出願第2002/0,049,928号に関連する。
(発明の技術分野)
本発明は、一般に、オン・チップ・テスト、デバッグ、エミュレーション及びイン・システム・プログラミング作業に対するアクセスを提供するIEEE1149.1規格のテスト・アクセス・ポート(TAP)インタフェースを含む集積回路に関する。特に、本発明は、付加的なオフ・チップTAPインタフェースを含むことに関する。付加的なオフ・チップTAPインタフェースは、外部に接続されない別のICのJTAGポートにアクセスするために使用される。
図1Aは、従来型の1149.1 TAP回路ドメインのアーキテクチャを示す。TAPドメインは、TAPコントローラ、命令レジスタ、(1)内部スキャン・レジスタ、(2)イン・サーキット・エミュレーション(ICE)レジスタ、(3)イン・システム・プログラミング(ISP)レジスタ、(4)バウンダリ・スキャン・レジスタ及び(5)バイパス・レジスタを含むデータ・レジスタ群を含む。データ・レジスタのうちで、バウンダリ・スキャン・レジスタ及びバイパス・レジスタは、IEEE1149.1規格で定義される。ここに挙げた他のレジスタは、1149.1には、定義されないが、TAPドメイン内にデータ・レジスタとして存在しうる。TAPコントローラは、テスト・クロック(TCK)及びテスト・モード選択(TMS)信号入力に応答して、命令レジスタを通してテスト・データ・イン(TDI)信号からテスト・データ・アウト(TDO)信号へ、あるいは、データ・レジスタの選ばれた1つを通してTDIからTDOへのシリアル通信を調整する。テスト・リセット(TRST)信号入力は、TAPドメインを既知の状態に初期化するために使用される。TAPドメインの動作は、よく知られている。
本発明に従えば、TLMアーキテクチャは、1つのリンク配置において選択できる、外部ICへのオフ・チップTAPインタフェースを提供する。このオフ・チップTAPインタフェースは、別の分離したICを1つのリンク配置の中に含めるためのIEEE1149.1 TAPインタフェースを選ぶために使用できる。このような改善によって、IC中に存在するTAPドメインを選択するだけでなく、他のIC上に存在するTAPドメインを選択するためにも使用できるICのTLMアーキテクチャが提供されることになる。たとえば、外部IC/ダイのTAPドメインが選択される。
図11Aは、図4のTLMアーキテクチャに対する改善点を示す。改善された点は、オフ・チップTAP(OCT)インタフェース1106を追加したことである。OCTインタフェースは、TLMのTAPリンク制御バスを介してICのTDIとTDOのピン間で選ぶことができる。正確には、IC及びコアTAPドメインが選ばれるとして記されている。一旦選ばれれば、OCTインタフェースは、別のIC上のスレーブTAPインタフェース(すなわち、従来型の1149.1 TAPインタフェース)に対するマスターTAPインタフェースとして機能する。すなわち、図11Aに示されたTLMアーキテクチャの改善を施したICは、従来型の1149.1 TAPインタフェース1102に加えて、別のIC(単数または複数)1108のTAPインタフェースに対してマスターとなる選択可能なOCTインタフェース1106を有することになる。図11Aには、1つのOCTインタフェースが示されているが、任意の個数のOCTインタフェースを提供できる。
Claims (14)
- 集積回路であって、
A.機能的動作を実行するための機能的回路と、
B.前記機能的回路に接続された機能的入力パッドと、
C.前記機能的回路に接続された機能的出力パッドと、
D.前記機能的回路に接続されて、TDI、TCK、TMS、TRST及びTDO信号用の第1のボンド・パッドを有する一次のテスト・アクセス・ポートと、
E.TDI、TCK、TMS、TRST及びTDO信号用の第2のボンド・パッドを有し、別の集積回路のテスト・アクセス・ポートに接続するように適応した二次のテスト・アクセス・ポートであって、前記第2のボンド・パッドは、第1のボンド・パッドに選択的に接続されている、前記二次のテスト・アクセス・ポートと、
を含む、前記集積回路。 - 請求項1記載の集積回路であって、更に、TDI、TCK、TMS及びTRST信号用の第1のボンド・パッドを二次のテスト・アクセス・ポートに選択的に接続するための入力リンク回路と、二次のテスト・アクセス・ポートをTDO信号用の第1のボンド・パッドに選択的に接続するための出力リンク回路とを含む、前記集積回路。
- 請求項1記載の集積回路であって、更に、TDI、TCK、TMS及びTRST信号用の第1のボンド・パッドを二次のテスト・アクセス・ポートに選択的に接続するための入力リンク回路、二次のテスト・アクセス・ポートをTDO信号用の第1のボンド・パッドに選択的に接続するための出力リンク回路及びTDI及びTDO信号に接続されて、入力リンク回路及び出力リンク回路を制御するためのテスト・リンク・モジュール回路を含む、前記集積回路。
- 請求項1記載の集積回路であって、機能的回路は、第1のボンド・パッドに選択的に接続される二次のテスト・アクセス・ポートに加えて、複数のTAPドメインを含んでいる、前記集積回路。
- 集積回路であって、
A.基板と、
B.基板上に搭載された第1のダイであって、
i.機能的動作を実行するための第1の機能的回路と、
ii.第1の機能的回路に接続された第1の機能的入力パッドと、
iii.第1の機能的回路に接続された第1の機能的出力パッドと、
iv.第1の機能的回路に接続されて、TDI、TCK、TMS、TRST及びTDO信号用の第1のボンド・パッドを有する第1の一次のテスト・アクセス・ポートと、
v.TDI、TCK、TMS、TRST及びTDO信号用の第2のボンド・パッドを有し、別のダイのテスト・アクセス・ポートに接続するように適応した二次のテスト・アクセス・ポートであって、第2のボンド・パッドは、第1のボンド・パッドに選択的に接続されている、前記二次のテスト・アクセス・ポートと、を含む、前記第1のダイと、
C.基板上に搭載された第2のダイであって、
i.機能的動作を実行するための第2の機能的回路と、
ii.第2の機能的回路に接続された第2の機能的入力パッドと、
iii.第2の機能的回路に接続された第2の機能的出力パッドと、
iv.第2の機能的回路に接続されて、TDI、TCK、TMS、TRST及びTDO信号用の第1のボンド・パッドを有する第2の一次のテスト・アクセス・ポートであって、第2の一次のテスト・アクセス・ポートの第1のボンド・パッドは、第1のダイの二次のテスト・アクセス・ポートの第2のボンド・パッドに接続されている、前記第2の一次のテスト・アクセス・ポートと、を含む、前記第2のダイと、
を含む、前記集積回路。 - 請求項5記載の集積回路であって、第1のダイは、二次のテスト・アクセス・ポートを含む複数のTAPドメインと、第1のボンド・パッドに接続され、また複数のTAPドメインに接続されたTAPリンク・モジュール回路とを有し、TAPリンク・モジュール回路は、TAPドメインを第1のボンド・パッドに選択的に接続している、前記集積回路。
- 請求項5記載の集積回路であって、
D.基板上に搭載された第3のダイであって、
i.機能的動作を実行するための第3の機能的回路と、
ii.第3の機能的回路に接続された第3の機能的入力パッドと、
iii.第3の機能的回路に接続された第3の機能的出力パッドと、
iv.第3の機能的回路に接続されて、TDI、TCK、TMS、TRST及びTDO信号用の第1のボンド・パッドを有する第3の一次のテスト・アクセス・ポートであって、第3の一次のテスト・アクセス・ポートの第1のボンド・パッドは、第1のダイの二次のテスト・アクセス・ポートの第2のボンド・パッドに接続され、また、第2のダイの第2の一次のテスト・アクセス・ポートの第1のボンド・パッドに接続されている、前記第3の一次のテスト・アクセス・ポートと、を含む、前記第3のダイ、
を含む前記集積回路。 - 集積回路であって、
A.機能的動作を実行するための機能的回路と、
B.前記機能的回路に接続された機能的入力パッドと、
C.前記機能的回路に接続された機能的出力パッドと、
D.前記機能的回路に接続されて、少なくともTDI入力信号、TMS入力信号及びTDO出力信号用の第1のボンド・パッドを有する一次のテスト・アクセス・ポートと、
E.少なくともTDI入力信号、TMS出力信号及びTDO出力信号用の第2のボンド・パッドを有する二次のテスト・アクセス・ポートであって、第1のボンド・パッドのTDI入力信号は、第2のボンド・パッドのTDO出力信号に選択的に接続され、第1のボンド・パッドのTMS入力信号は、第2のボンド・パッドのTMS出力信号に選択的に接続され、また、第1のボンド・パッドのTDO出力信号は、第2のボンド・パッドのTDI入力信号に選択的に接続されている、前記二次のテスト・アクセス・ポートと、
を含む、前記集積回路。 - 請求項8記載の集積回路であって、更に、第1のボンド・パッドのTDI入力信号、TMS入力信号及びTDO出力信号を、それぞれ、第2のボンド・パッドのTDO出力信号、TMS出力信号及びTDI入力信号に選択的に接続するためのリンク回路を含む、前記集積回路。
- 請求項9記載の集積回路であって、リンク回路は、第1のボンド・パッドのTDI入力信号とTDO出力信号との間に直列に接続された制御回路を含んでいる、前記集積回路。
- 請求項8記載の集積回路であって、機能的回路は、第1のボンド・パッドに選択的に接続された二次のテスト・アクセス・ポートに加えて、複数のTAPドメインを含んでいる、前記集積回路。
- 集積回路であって、
A.基板と、
B.基板上に搭載された第1のダイであって、
i.機能的動作を実行するための第1の機能的回路と、
ii.第1の機能的回路に接続された第1の機能的入力パッドと、
iii.第1の機能的回路に接続された第1の機能的出力パッドと、
iv.第1の機能的回路に接続されて、少なくともTDI入力信号、TMS入力信号及びTDO出力信号用の第1のボンド・パッドを有する第1の一次のテスト・アクセス・ポートと、
v.少なくともTDI入力信号、TMS出力信号及びTDO出力信号用の第2のボンド・パッドを有する二次のテスト・アクセス・ポートであって、第1のボンド・パッドのTDI入力信号は、第2のボンド・パッドのTDO出力信号に選択的に接続され、第1のボンド・パッドのTMS入力信号は、第2のボンド・パッドのTMS出力信号に選択的に接続され、また、第1のボンド・パッドのTDO出力信号は、第2のボンド・パッドのTDI入力信号に選択的に接続されている、前記二次のテスト・アクセス・ポートと、を含む、前記第1のダイと、
C.基板上に搭載された第2のダイであって、
i.機能的動作を実行するための第2の機能的回路と、
ii.第2の機能的回路に接続された第2の機能的入力パッドと、
iii.第2の機能的回路に接続された第2の機能的出力パッドと、
iv.第2の機能的回路に接続されて、少なくともTDI入力信号、TMS入力信号及びTDO出力信号用の第3のボンド・パッドを有する第2の一次のテスト・アクセス・ポートであって、第3のボンド・パッドのTDI入力信号は、第2のボンド・パッドのTDO出力信号に接続され、第3のボンド・パッドのTMS入力信号は、第2のボンド・パッドのTMS出力信号に接続され、また、第3のボンド・パッドのTDO出力信号は、第2のボンド・パッドのTDI入力信号に接続されている、前記第2の一次のテスト・アクセス・ポートと、を含む、前記第2のダイと、
を含む前記集積回路。 - 請求項12記載の集積回路であって、
第1のダイは、少なくともTDI入力リード、TMS入力リード及びTDO出力リードを含むテスト・アクセス・ポートを各々が有する複数のTAPドメインと、第1のボンド・パッドに接続され、また、複数のTAPドメインのテスト・アクセス・ポートに接続されたリンク回路とを有し、
リンク回路は、
i.第1のボンド・パッドのTDI入力信号をTAPドメインのテスト・アクセス・ポートのTDI入力リードに、
ii.第1のボンド・パッドのTMS入力信号をTAPドメインのテスト・アクセス・ポートのTMS入力リードに、及び
iii.第1のボンド・パッドのTDO出力パッドをTAPドメインのテスト・アクセス・ポートのTDO出力リードに、
選択的に接続している、前記集積回路。 - 請求項12記載の集積回路であって、
D.基板上に搭載された第3のダイであって、
i.機能的動作を実行するための第3の機能的回路と、
ii.第3の機能的回路に接続された第3の機能的入力パッドと、
iii.第3の機能的回路に接続された第3の機能的出力パッドと、
iv.第3の機能的回路に接続されて、少なくともTDI入力信号、TMS入力信号及びTDO出力信号用の第4のボンド・パッドを有する第3の一次のテスト・アクセス・ポートであって、第4のボンド・パッドのTDI入力信号は、第3のボンド・パッドのTDO出力信号に接続され、第4のボンド・パッドのTMS入力信号は、第2のボンド・パッドのTMS出力信号に接続され、また、第4のボンド・パッドのTDO出力信号は、第2のボンド・パッドのTDI入力信号に接続されている、前記第3の一次のテスト・アクセス・ポートと、を含む、前記第3のダイ、
を含む、前記集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US49863603P | 2003-08-28 | 2003-08-28 | |
US60/498,636 | 2003-08-28 | ||
PCT/US2004/028302 WO2005022177A1 (en) | 2003-08-28 | 2004-08-30 | Integrated circuit with jtag port, tap linking module, and off-chip tap interface port |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007504447A JP2007504447A (ja) | 2007-03-01 |
JP4800944B2 true JP4800944B2 (ja) | 2011-10-26 |
Family
ID=34272710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006524954A Active JP4800944B2 (ja) | 2003-08-28 | 2004-08-30 | Jtagポート、タップ・リンク・モジュール及びオフ・チップtapインタフェース・ポートを備えた集積回路 |
Country Status (7)
Country | Link |
---|---|
US (12) | US7346821B2 (ja) |
EP (1) | EP1668375B1 (ja) |
JP (1) | JP4800944B2 (ja) |
KR (2) | KR101024718B1 (ja) |
CN (1) | CN100489551C (ja) |
DE (1) | DE602004031349D1 (ja) |
WO (1) | WO2005022177A1 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7417450B2 (en) | 2005-12-02 | 2008-08-26 | Texas Instruments Incorporated | Testing combinational logic die with bidirectional TDI-TMS/TDO chanel circuit |
US7200783B2 (en) * | 2003-11-04 | 2007-04-03 | Texas Instruments Incorporated | Removable and replaceable TAP domain selection circuitry |
US7003707B2 (en) | 2000-04-28 | 2006-02-21 | Texas Instruments Incorporated | IC tap/scan test port access with tap lock circuitry |
US7346821B2 (en) | 2003-08-28 | 2008-03-18 | Texas Instrument Incorporated | IC with JTAG port, linking module, and off-chip TAP interface |
JP4388903B2 (ja) * | 2005-02-09 | 2009-12-24 | 富士通マイクロエレクトロニクス株式会社 | Jtag試験方式 |
TW200717680A (en) * | 2005-07-19 | 2007-05-01 | Koninkl Philips Electronics Nv | Method of manufacturing a system in package |
TW200708750A (en) | 2005-07-22 | 2007-03-01 | Koninkl Philips Electronics Nv | Testable integrated circuit, system in package and test instruction set |
CN100435126C (zh) * | 2006-12-25 | 2008-11-19 | 中国科学院安徽光学精密机械研究所 | 基于高速处理器的jtag仿真信号增强电路 |
GB0702597D0 (en) * | 2007-02-09 | 2007-03-21 | Texas Instruments Ltd | A debug circuit and a method of debugging |
JP2008310792A (ja) * | 2007-05-11 | 2008-12-25 | Nec Electronics Corp | テスト回路 |
US7805647B2 (en) * | 2008-02-15 | 2010-09-28 | Texas Instruments Incorporated | System and method for testing a plurality of circuits |
KR101016733B1 (ko) * | 2008-03-28 | 2011-02-25 | 후지쯔 가부시끼가이샤 | 스캔 제어 방법, 스캔 제어 회로 및 장치 |
US8533545B2 (en) * | 2009-03-04 | 2013-09-10 | Alcatel Lucent | Method and apparatus for system testing using multiple instruction types |
US8621301B2 (en) * | 2009-03-04 | 2013-12-31 | Alcatel Lucent | Method and apparatus for virtual in-circuit emulation |
JP2011149775A (ja) * | 2010-01-20 | 2011-08-04 | Renesas Electronics Corp | 半導体集積回路及びコアテスト回路 |
US8400181B2 (en) * | 2010-03-26 | 2013-03-19 | Advanced Micro Devices, Inc. | Integrated circuit die testing apparatus and methods |
US8495758B2 (en) * | 2010-06-18 | 2013-07-23 | Alcatel Lucent | Method and apparatus for providing scan chain security |
US9110142B2 (en) * | 2011-09-30 | 2015-08-18 | Freescale Semiconductor, Inc. | Methods and apparatus for testing multiple-IC devices |
US8756467B2 (en) * | 2011-11-30 | 2014-06-17 | Freescale Semiconductor, Inc. | Methods and apparatus for testing multiple-IC devices |
US9772376B1 (en) * | 2016-04-29 | 2017-09-26 | Texas Instruments Incorporated | Increase data transfer throughput by enabling dynamic JTAG test mode entry and sharing of all JTAG pins |
EP3522530A1 (en) * | 2016-09-28 | 2019-08-07 | Shenzhen Royole Technologies Co., Ltd. | System performance improvement method, system performance improvement device and display device |
WO2018089276A1 (en) | 2016-11-11 | 2018-05-17 | Deaccs Llc | Reciprocal action tool accessories |
CN111124887B (zh) * | 2019-11-25 | 2022-06-03 | 四川长虹电器股份有限公司 | 一种risc-v debug***的仿真验证方法 |
US11841398B2 (en) * | 2021-06-28 | 2023-12-12 | Silicon Motion, Inc. | Method and apparatus and non-transitory computer-readable storage medium for debugging solid-state disk (SSD) device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09218248A (ja) * | 1996-02-14 | 1997-08-19 | Sony Corp | デジタル回路検査装置および方法 |
JPH10115668A (ja) * | 1996-08-30 | 1998-05-06 | Texas Instr Inc <Ti> | テストインタフェースを含む集積回路及びテストインタフェースを使用する方法 |
US20020049928A1 (en) * | 2000-05-26 | 2002-04-25 | Whetsel Lee D. | 1149.1TAP linking modules |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE59105872D1 (de) * | 1991-03-13 | 1995-08-03 | Siemens Ag | Prozessorschaltung. |
US5677915A (en) * | 1993-08-18 | 1997-10-14 | Texas Instruments Incorporated | Customized method and apparatus for streamlined testing a particular electrical circuit |
US5862152A (en) * | 1995-11-13 | 1999-01-19 | Motorola, Inc. | Hierarchically managed boundary-scan testable module and method |
JPH09319246A (ja) | 1996-05-30 | 1997-12-12 | Brother Ind Ltd | 定着用加熱ローラ |
DE69734379T2 (de) * | 1996-08-30 | 2006-07-06 | Texas Instruments Inc., Dallas | Vorrichtung zur Prüfung von integrierten Schaltungen |
US6324662B1 (en) | 1996-08-30 | 2001-11-27 | Texas Instruments Incorporated | TAP and linking module for scan access of multiple cores with IEEE 1149.1 test access ports |
US6804725B1 (en) * | 1996-08-30 | 2004-10-12 | Texas Instruments Incorporated | IC with state machine controlled linking module |
US6000051A (en) * | 1997-10-10 | 1999-12-07 | Logic Vision, Inc. | Method and apparatus for high-speed interconnect testing |
US6408413B1 (en) * | 1998-02-18 | 2002-06-18 | Texas Instruments Incorporated | Hierarchical access of test access ports in embedded core integrated circuits |
US6158032A (en) * | 1998-03-27 | 2000-12-05 | International Business Machines Corporation | Data processing system, circuit arrangement and program product including multi-path scan interface and methods thereof |
US6378090B1 (en) * | 1998-04-24 | 2002-04-23 | Texas Instruments Incorporated | Hierarchical test access port architecture for electronic circuits including embedded core having built-in test access port |
US6385749B1 (en) * | 1999-04-01 | 2002-05-07 | Koninklijke Philips Electronics N.V. (Kpenv) | Method and arrangement for controlling multiple test access port control modules |
US6334198B1 (en) * | 1999-04-01 | 2001-12-25 | Koninklijke Philips Electronics N.V. (Kpenv) | Method and arrangement for controlling multiply-activated test access port control modules |
US6311302B1 (en) * | 1999-04-01 | 2001-10-30 | Philips Semiconductor, Inc. | Method and arrangement for hierarchical control of multiple test access port control modules |
US6418545B1 (en) * | 1999-06-04 | 2002-07-09 | Koninklijke Philips Electronics N.V. | System and method to reduce scan test pins on an integrated circuit |
JP2004500712A (ja) * | 2000-01-18 | 2004-01-08 | ケイデンス・デザイン・システムズ・インコーポレーテッド | 多数の回路ブロックを有するチップ用階層試験回路構造 |
US6754863B1 (en) * | 2000-04-04 | 2004-06-22 | Silicon Graphics, Inc. | Scan interface chip (SIC) system and method for scan testing electronic systems |
US6829730B2 (en) * | 2001-04-27 | 2004-12-07 | Logicvision, Inc. | Method of designing circuit having multiple test access ports, circuit produced thereby and method of using same |
US6934898B1 (en) * | 2001-11-30 | 2005-08-23 | Koninklijke Philips Electronics N.V. | Test circuit topology reconfiguration and utilization techniques |
US7073110B1 (en) * | 2002-04-26 | 2006-07-04 | Xilinx, Inc. | Method and system for programmable boundary-scan instruction register |
US6760874B2 (en) * | 2002-05-07 | 2004-07-06 | Logicvision, Inc. | Test access circuit and method of accessing embedded test controllers in integrated circuit modules |
EP1579229B1 (en) * | 2002-12-20 | 2006-11-22 | Koninklijke Philips Electronics N.V. | Connecting multiple test access port controllers through a single test access port |
KR100505662B1 (ko) * | 2002-12-30 | 2005-08-03 | 삼성전자주식회사 | 칩 사이즈를 감소시키는 스캔 테스트 회로를 구비한반도체 장치, 및 그 테스트 방법 |
US7346821B2 (en) * | 2003-08-28 | 2008-03-18 | Texas Instrument Incorporated | IC with JTAG port, linking module, and off-chip TAP interface |
-
2004
- 2004-08-27 US US10/928,239 patent/US7346821B2/en active Active
- 2004-08-30 KR KR1020067004004A patent/KR101024718B1/ko active IP Right Grant
- 2004-08-30 DE DE602004031349T patent/DE602004031349D1/de active Active
- 2004-08-30 KR KR1020097015718A patent/KR101023590B1/ko active IP Right Grant
- 2004-08-30 CN CNB2004800242787A patent/CN100489551C/zh active Active
- 2004-08-30 EP EP04782729A patent/EP1668375B1/en not_active Expired - Fee Related
- 2004-08-30 JP JP2006524954A patent/JP4800944B2/ja active Active
- 2004-08-30 WO PCT/US2004/028302 patent/WO2005022177A1/en active Application Filing
-
2008
- 2008-01-29 US US12/021,582 patent/US7661049B2/en active Active
-
2009
- 2009-12-18 US US12/642,222 patent/US7831878B2/en active Active
-
2010
- 2010-10-07 US US12/899,992 patent/US8055967B2/en active Active
-
2011
- 2011-09-27 US US13/246,251 patent/US8140926B2/en active Active
-
2012
- 2012-02-10 US US13/370,521 patent/US8402330B2/en active Active
-
2013
- 2013-02-12 US US13/765,194 patent/US8726110B2/en active Active
-
2014
- 2014-04-01 US US14/231,967 patent/US9188639B2/en active Active
-
2015
- 2015-10-09 US US14/879,309 patent/US9575121B2/en active Active
-
2017
- 2017-01-10 US US15/402,789 patent/US10036777B2/en active Active
-
2018
- 2018-06-28 US US16/022,104 patent/US10690720B2/en active Active
-
2020
- 2020-05-15 US US16/875,539 patent/US11150297B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09218248A (ja) * | 1996-02-14 | 1997-08-19 | Sony Corp | デジタル回路検査装置および方法 |
JPH10115668A (ja) * | 1996-08-30 | 1998-05-06 | Texas Instr Inc <Ti> | テストインタフェースを含む集積回路及びテストインタフェースを使用する方法 |
US20020049928A1 (en) * | 2000-05-26 | 2002-04-25 | Whetsel Lee D. | 1149.1TAP linking modules |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11150297B2 (en) | Integrated circuit with JTAG port, tap linking module, and off-chip TAP interface port | |
US10712387B2 (en) | First, second test domains and test mode select control circuitry |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110729 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110804 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4800944 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |