JP4798610B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4798610B2 JP4798610B2 JP2006005514A JP2006005514A JP4798610B2 JP 4798610 B2 JP4798610 B2 JP 4798610B2 JP 2006005514 A JP2006005514 A JP 2006005514A JP 2006005514 A JP2006005514 A JP 2006005514A JP 4798610 B2 JP4798610 B2 JP 4798610B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- signal
- power supply
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000001514 detection method Methods 0.000 claims description 44
- 230000003287 optical effect Effects 0.000 claims description 15
- 230000007547 defect Effects 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 25
- 101100163833 Arabidopsis thaliana ARP6 gene Proteins 0.000 description 16
- 101100481702 Arabidopsis thaliana TMK1 gene Proteins 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000003068 static effect Effects 0.000 description 7
- 230000005611 electricity Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 101100481704 Arabidopsis thaliana TMK3 gene Proteins 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 102100031830 Afadin- and alpha-actinin-binding protein Human genes 0.000 description 2
- 101710182459 Afadin- and alpha-actinin-binding protein Proteins 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 101150072497 EDS1 gene Proteins 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000001454 recorded image Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Description
Claims (10)
- 第1電源電圧で動作する第1外部回路で形成された第1アナログ入力信号が供給される第1外部端子と、
上記第1アナログ入力信号に対応した第1静電保護回路と、
上記第1静電保護回路を通した上記第1アナログ入力信号を上記第1電源電圧よりも低い第2電源電圧に対応した電圧に分圧する第1分圧抵抗と、
上記第2電源電圧で動作し、上記第1分圧抵抗で分圧された第1アナログ入力信号を受けて内部アナログ信号を形成する第1入力回路と、
上記第1入力回路の入力端子から上記第2電源電圧に向けて電流を流す第1の一方向性素子と、
回路の接地電位から第1入力回路の入力端子に向けて電流を流す第2の一方向性素子とを有する第1入力回路部を備え、
上記分圧抵抗の一端と回路の接地電位との間に設けられ、上記内部アナログ信号が所望電圧になるような制御信号がゲートに供給されたMOSFETを更に含むことを特徴とする半導体装置。 - 請求項1において、
上記第1静電保護回路は、上記第1外部端子と上記第2電源電圧が供給される電源線との間に設けられ、上記第1アナログ信号の最大値ではオンしない直列形態の複数個のダイオードと、上記第1外部端子と回路の接地電位が供給される接地線との間に設けられ、接地電位側から上記第1外部入力端子に向かう電流を流すダイオードとを有することを特徴とする半導体装置。 - 請求項2において、
上記第1入力回路部は、
上記第1静電保護回路を通した上記アナログ入力信号を伝達する抵抗手段と、
上記第2電源電圧で動作し、上記抵抗手段を通した上記第1アナログ入力信号を受けて内部信号を形成する第2入力回路と、
上記第2入力回路の入力端子から上記第2電源電圧に向けて電流を流す第3の一方向性素子と、
回路の接地電位から上記第2入力回路の入力端子に向けて電流を流す第4の一方向性素子とを更に有することを特徴とする半導体装置。 - 請求項3において、
上記第1入力回路部は、
上記外部回路で形成された第2アナログ入力信号が供給される第2外部端子と、
上記第2アナログ入力信号に対応した第2静電保護回路と、
上記第2静電保護回路を通した上記第2アナログ入力信号を上記第2電源電圧に対応した電圧に分圧する第2分圧抵抗と、
上記第2電源電圧で動作し、上記第2分圧抵抗で分圧された第2アナログ入力信号を受けて内部アナログ信号を形成する第3入力回路と、
上記第3入力回路の入力端子から上記第2電源電圧に向けて電流を流す第5の一方向性素子と、
回路の接地電位から第3入力回路の入力端子に向けて電流を流す第6の一方向性素子とを更に有することを特徴とする半導体装置。 - 請求項4において、
上記第1分圧抵抗、第2分圧抵抗及び抵抗手段は、ポリシリコン抵抗により構成されることを特徴とする半導体装置。 - 請求項5において、
上記第1、第2及び第3入力回路は、それぞれ入力端子にゲートが接続されたソースフォロワMOSFETと、上記ソースに接続された電流源とを有することを特徴とする半導体装置。 - 請求項6において、
上記第2電源電圧で動作する第2外部回路で形成された第3入力信号が供給される第3外部端子と、
上記第3入力信号に対応した第3静電保護回路と、
上記第2電源電圧で動作し、上記3入力信号を受けて内部信号を形成する第4入力回路とを有する第2入力回路部を更に備えていることを特徴とする半導体装置。 - 請求項7において、
上記第1外部回路は、DVD光ピックアップ回路であり、
上記半導体装置は、DVDアナログフロントエンドを含むDVD信号処理回路を搭載することを特徴とする半導体装置。 - 請求項8において、
上記第1入力回路を通した内部アナログ信号は、サーボレベル検出、ウォブル・LPP検出に用いられ、
上記第2入力回路を通した内部信号は、サーボ位相差検出、欠陥・未記録検出、RF信号検出に用いられ、
上記第3入力回路を通した内部信号は、パワー制御に用いられることを特徴とする半導体装置。 - 請求項9において、
上記半導体装置は、
上記DVD信号処理回路が搭載された第1チップと、
上記SDRAMが搭載された第2チップと、
上記第1チップと第2チップの対応する信号同士が接続されて1つのパッケージに内蔵されることを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006005514A JP4798610B2 (ja) | 2006-01-13 | 2006-01-13 | 半導体装置 |
TW095144419A TWI445308B (zh) | 2006-01-13 | 2006-11-30 | Semiconductor device |
US11/616,494 US7643261B2 (en) | 2006-01-13 | 2006-12-27 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006005514A JP4798610B2 (ja) | 2006-01-13 | 2006-01-13 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007189474A JP2007189474A (ja) | 2007-07-26 |
JP4798610B2 true JP4798610B2 (ja) | 2011-10-19 |
Family
ID=38321872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006005514A Active JP4798610B2 (ja) | 2006-01-13 | 2006-01-13 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7643261B2 (ja) |
JP (1) | JP4798610B2 (ja) |
TW (1) | TWI445308B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100884427B1 (ko) * | 2004-04-02 | 2009-02-19 | 실버브룩 리서치 피티와이 리미티드 | 내부 또는 그 상면에 배치된 부호화된 데이터를 가지는표면 |
DE102009018054B4 (de) | 2009-04-21 | 2018-11-29 | Infineon Technologies Austria Ag | Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT |
TWI393246B (zh) * | 2009-07-10 | 2013-04-11 | Fitipower Integrated Tech Inc | 靜電保護裝置 |
JP4875196B2 (ja) * | 2009-11-06 | 2012-02-15 | 株式会社東芝 | 障害予知ユニット |
JP5867281B2 (ja) * | 2012-05-09 | 2016-02-24 | ソニー株式会社 | ゲイン制御回路および受信システム |
KR102163431B1 (ko) * | 2014-03-05 | 2020-10-08 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그를 포함하는 반도체 시스템 |
CN106656158B (zh) * | 2017-01-09 | 2023-05-09 | 四川埃姆克伺服科技有限公司 | 一种用于伺服控制器的电流型模拟量输入接口电路 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01125014A (ja) * | 1987-11-09 | 1989-05-17 | Sharp Corp | 保護回路 |
JP2765319B2 (ja) * | 1991-11-15 | 1998-06-11 | 日本電気株式会社 | 定電圧回路 |
JPH05327460A (ja) * | 1992-05-18 | 1993-12-10 | Mitsubishi Electric Corp | 入力回路装置 |
JP2809020B2 (ja) * | 1992-12-07 | 1998-10-08 | 日本電気株式会社 | 入出力保護回路 |
US5530612A (en) * | 1994-03-28 | 1996-06-25 | Intel Corporation | Electrostatic discharge protection circuits using biased and terminated PNP transistor chains |
TW289153B (ja) * | 1994-09-26 | 1996-10-21 | Ibm | |
JPH10145219A (ja) * | 1996-11-06 | 1998-05-29 | Nkk Corp | 半導体入力回路およびその製造方法 |
US6624998B2 (en) * | 2000-01-24 | 2003-09-23 | Medtronic, Inc. | Electrostatic discharge protection scheme in low potential drop environments |
DE10050962A1 (de) * | 2000-10-13 | 2002-04-18 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Erfassung von Signalen |
JP2002251750A (ja) * | 2001-02-27 | 2002-09-06 | Matsushita Electric Ind Co Ltd | フィード制御量の補正方法 |
JP3682859B2 (ja) * | 2001-05-11 | 2005-08-17 | ソニー株式会社 | 記録装置および方法、並びにプログラム |
JP3875912B2 (ja) * | 2002-05-09 | 2007-01-31 | ソニー株式会社 | 光ディスク記録方法、光ディスク記録装置及び情報記録媒体 |
JP2004222119A (ja) * | 2003-01-17 | 2004-08-05 | Renesas Technology Corp | 半導体集積回路 |
JP2004227731A (ja) * | 2003-01-27 | 2004-08-12 | Hitachi Ltd | 半導体集積回路および媒体記録再生装置 |
JP4531343B2 (ja) * | 2003-03-26 | 2010-08-25 | 株式会社半導体エネルギー研究所 | 駆動回路 |
JP2005166147A (ja) * | 2003-12-01 | 2005-06-23 | Yamaha Corp | 光ディスクドライブ、光ディスク装置およびおよび光ディスクデバイスドライバプログラム |
JP4300994B2 (ja) * | 2003-12-18 | 2009-07-22 | ソニー株式会社 | 記録装置、記録方法、再生装置、再生方法 |
US7205817B1 (en) * | 2004-03-30 | 2007-04-17 | Maxim Integrated Products, Inc. | Analog control integrated FET based variable attenuators |
JP4390070B2 (ja) * | 2005-01-26 | 2009-12-24 | 株式会社島津製作所 | 材料試験機 |
-
2006
- 2006-01-13 JP JP2006005514A patent/JP4798610B2/ja active Active
- 2006-11-30 TW TW095144419A patent/TWI445308B/zh active
- 2006-12-27 US US11/616,494 patent/US7643261B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20070177328A1 (en) | 2007-08-02 |
TW200746638A (en) | 2007-12-16 |
TWI445308B (zh) | 2014-07-11 |
US7643261B2 (en) | 2010-01-05 |
JP2007189474A (ja) | 2007-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4798610B2 (ja) | 半導体装置 | |
US7046615B2 (en) | Wobble detection circuit corresponding to a plurality of media having different pre-formats and optical disk apparatus having reduced size | |
JP2007018594A (ja) | 光ピックアップの光検出装置 | |
JP2007066469A (ja) | 受光素子回路及びレーザ発光量制御信号導出方法及び光ピックアップ装置 | |
JP4387422B2 (ja) | 信号再生装置 | |
EP1746588A2 (en) | Light receiving element circuit and optical disk device | |
JP4734208B2 (ja) | 光ディスク用集積回路 | |
JP2006209873A (ja) | 受光素子、光ピックアップ装置および光ディスク装置 | |
JP2009088580A (ja) | 増幅回路及びこれを備える光ピックアップ | |
JP2004030858A (ja) | 検出装置及び検出方法と光ディスク装置 | |
JP2007026487A (ja) | 受光素子回路及び光ディスク装置 | |
US7791989B2 (en) | Arithmetic processing circuit unit and disc device | |
JP4193030B2 (ja) | 光ヘッドおよび記録再生装置 | |
US7898930B2 (en) | Optical disk drive | |
JP4687700B2 (ja) | フォトダイオード用集積回路及びこれを備える光ピックアップ | |
JP4419827B2 (ja) | レーザパワーモニタ用半導体装置、光ピックアップ装置および光ディスク装置 | |
KR100732548B1 (ko) | 스위칭레벨변환기능을 갖는 광 디스크 재생장치 | |
JP3604125B2 (ja) | 光ピックアップ装置 | |
US20090296562A1 (en) | Photoelectric converting device, and optical disk apparatus and adjustment method of the same | |
JP3615751B1 (ja) | プッシュプル信号生成装置及び光ディスク装置 | |
JP2008077808A (ja) | 光半導体装置、その制御方法及び光ピックアップ装置 | |
JP4341342B2 (ja) | 光ピックアップ装置及び記録再生装置 | |
JP4706683B2 (ja) | 増幅回路及びこれを備える光ピックアップ | |
JP2009088583A (ja) | 増幅回路及びこれを備える光ピックアップ | |
JP2006120235A (ja) | 光ピックアップおよび光ディスク装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081224 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110727 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110727 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4798610 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |