TWI393246B

TWI393246B - 靜電保護裝置

Info

Publication number: TWI393246B
Application number: TW98123365A
Authority: TW
Inventors: Chyh Yih Chang
Original assignee: Fitipower Integrated Tech Inc
Priority date: 2009-07-10
Filing date: 2009-07-10
Publication date: 2013-04-11
Also published as: TW201103123A

Description

靜電保護裝置

本發明涉及積體電路領域，特別涉及一種靜電保護裝置。

眾所周知，靜電放電(ESD，Electrostatic Discharge)瞬間產生的高壓會給積體電路的內部電路造成損壞。為了避免該靜電帶來的損壞，一般在積體電路設計中，均會設置靜電保護電路。該靜電保護電路包括用於給上述內部電路提供供電電壓的電源線、地線、開關單元及連接電源線的偵測單元，該開關單元連接於電源線與地線之間。當電源線上存在靜電時，該偵測單元即產生控制訊號給開關電路，以控制開關電路導通，將電源線上的靜電電壓導向地線而吸收，從而有效地防止靜電電壓對內部電路造成電壓衝擊。

然而，由於電磁干擾等原因會使電源線上產生電壓值比供電電壓大的雜訊電壓(Noise Voltage)。通常，該雜訊電壓相對於靜電電壓較小，例如，當供電電壓為10V，電源線上產生的雜訊電壓通常不會超過20V，而靜電電壓通常會有數百伏特、數千伏特甚至數萬伏特。由於上述雜訊電壓也可能觸發偵測單元產生控制訊號，使開關電路導通，導致電源線被接地，積體電路的內部電路便不能獲得供電電壓，因而使得積體電路在無靜電的情況下不能正常工作。

有鑒於此，有必要提供一種防止靜電且屏蔽雜訊電壓的靜電保護裝置。

一種靜電保護裝置，其连接于用於提供供電電壓之電源線與地線之間。該靜電保護裝置包括分壓電路、基準電壓電路、比較電路及開關電路，該分壓電路用於對電源線提供之電壓進行分壓，以產生取樣電壓，該基準電壓電路用於接收電源線提供的電壓，以產生基準電壓，該比較電路用於將該取樣電壓與基準電壓進行比較，並在取樣電壓大於基準電壓時輸出第一電平訊號給開關電路，該開關電路根據該第一電平訊號導通以將電源線與地線連接，該比較電路還在取樣電壓小於基準電壓時輸出第二電平訊號給開關電路，該開關電路根據該第二電平訊號關斷以切斷電源線與地線之間的電性連接。

上述靜電保護裝置，通過設置比較電路及基準電壓電路，當取樣電壓大於基準電壓，即電源線上存在靜電電壓時，比較電路即控制開關電路導通以將電源線與地線連接，從而可將靜電電壓接地而吸收。當電源線上存在雜訊電壓時，基準電壓電路產生的基準電壓將大於取樣電壓，比較電路即控制開關電路關斷以切斷電源線與地線之間的電性連接，從而可實現對雜訊電壓的屏蔽。

如圖1所示為一較佳實施方式的靜電保護裝置100的功能模組圖。該靜電保護裝置100包括分壓電路10、基準電壓電路20、比較電路30及開關電路40。本實施方式中，靜電保護裝置100應用於積體電路中。

分壓電路10用於對電源線V_DD 提供的供電電壓V_DD 進行取樣，以產生一取樣電壓，該取樣電壓的電壓值隨著供電電壓V_DD 的變化而改變。

基準電壓電路20用於接收電源線V_DD 提供的供電電壓V_DD ，以產生參考電壓及一恒定的基準電壓。在本實施方式中，該基準電壓電路20包括電阻及複數MOS場效應電晶體。藉由調節該電阻的阻值以及MOS場效應電晶體的溝道長度與溝道寬度，預先設定基準電壓電路20產生的基準電壓大於分壓電路10對該雜訊電壓分壓所產生的取樣電壓。

比較電路30用於接收基準電壓電路20產生的參考電壓以上電工作。比較電路30還用於接收取樣電壓及基準電壓，並將取樣電壓與基準電壓進行比較。當取樣電壓大於基準電壓，即電源線V_DD 上存在靜電時，比較電路30產生第一電平訊號給開關電路40。當取樣電壓小於或等於基準電壓時，比較電路30產生第二電平訊號給開關電路40。在本實施方式中，第一電平訊號為高電平電壓訊號，第二電平訊號為低電平電壓訊號。

開關電路40連接於電源線V_DD 與地線V_SS 之間，其用於根據第一電平訊號導通，以將電源線V_DD 上存在的靜電電壓導向地線V_SS 而吸收。該開關電路40還用於根據第二電平訊號關斷，以切斷電源線V_DD 與地線V_SS 之間的電性連接。若電源線V_DD 上存在雜訊電壓，由於預先設定了基準電壓電路20產生的基準電壓大於分壓電路10對該雜訊電壓分壓所產生的取樣電壓，該開關電路40便處於關斷狀態，該電源線V_DD 沒有被接地，其仍然可提供供電電壓V_DD ，因而有效地避免了雜訊電壓對電路的影響。

如圖2所示，其為靜電保護裝置100的詳細電路圖。分壓電路10包括用於輸出取樣電壓的取樣電壓端V_Smp 、第一NMOS(Negative Channel Metal Oxide Semiconductor)場效應電晶體12、第一PMOS(Positive Channel Metal Oxide Semiconductor)場效應電晶體14、第二PMOS場效應電晶體15及第三PMOS場效應電晶體16。第一NMOS場效應電晶體12的源極與地線V_SS 連接，柵極及汲極共同與取樣電壓端V_Smp 相連。第一PMOS場效應電晶體14的汲極與取樣電壓端V_Smp 連接，柵極連接地線V_SS ，源極與第二PMOS場效應電晶體15的汲極相連。第二PMOS場效應電晶體15的柵極連接地線V_SS ，源極分別與第三PMOS場效應電晶體16的汲極及柵極相連，第三PMOS場效應電晶體16的源極與電源線V_DD 相連。

基準電壓電路20包括第二NMOS場效應電晶體22、第三NMOS場效應電晶體24、第四NMOS場效應電晶體25、第五NMOS場效應電晶體26、第四PMOS場效應電晶體27、第五PMOS場效應電晶體28、電阻R1、輸出參考電壓的參考電壓端V_B 及輸出基準電壓的基準電壓端V_Ref 。該第二NMOS場效應電晶體22的源極藉由電阻R1連接地線V_SS ，柵極與第三NMOS場效應電晶體24的柵極及基準電壓端V_Ref 相連，汲極與第四NMOS場效應電晶體25的源極相連。該第三NMOS場效應電晶體24的柵極與基準電壓端V_Ref 相連，源極連接地線V_SS ，汲極與第五NMOS場效應電晶體26的源極相連。該第四NMOS場效應電晶體25的汲極與第四PMOS場效應電晶體27的汲極相連，柵極與第五NMOS場效應電晶體26的柵極相連。該第五NMOS場效應電晶體26的柵極與其汲極及第五PMOS場效應電晶體28的汲極相連，第四PMOS場效應電晶體27的柵極與其汲極相連，源極與電源線V_DD 相連。第五PMOS場效應電晶體28的柵極分別與第四PMOS場效應電晶體27的柵極及參考電壓端V_B 相連，源極與電源線V_DD 相連。

比較電路30包括第六NMOS場效應電晶體32、第七NMOS場效應電晶體34、第八NMOS場效應電晶體35、第六PMOS場效應電晶體36、第七PMOS場效應電晶體37、第八PMOS場效應電晶體38及第九PMOS場效應電晶體39。第六NMOS場效應電晶體36的源極連接地線V_SS ，柵極與汲極相連。第七NMOS場效應電晶體34的源極與地線V_SS 相連，柵極與第六NMOS場效應電晶體32的柵極相連。第八NMOS場效應電晶體35的源極與地線V_SS 相連，柵極與該第七NMOS場效應電晶體34的汲極相連，汲極與第九PMOS場效應電晶體39的汲極相連。第六PMOS場效應電晶體36的柵極與基準電壓端V_Ref 相連，汲極與第六NMOS場效應電晶體32的汲極相連，源極與第七PMOS場效應電晶體37的源極相連。第七PMOS場效應電晶體37的柵極與取樣電壓端V_Smp 相連，汲極與第七PMOS場效應電晶體37的汲極相連。第八PMOS場效應電晶體38的柵極與參考電壓端V_B 相連，源極連接電源線V_DD ，汲極與第六NMOS場效應電晶體36的源極相連。第九PMOS場效應電晶體39的柵極與參考電壓端V_B 相連，源極連接電源線V_DD 。第九PMOS場效應電晶體39的汲極與第八NMOS場效應電晶體35的汲極相連的一端連接開關電路40。

開關電路40包括第十NMOS場效應電晶體42。該第十NMOS場效應電晶體42的柵極連接於第八NMOS場效應電晶體35的汲極與第九PMOS場效應電晶體39的汲極之間，該NMOS場效應電晶體42的汲極連接電源線V_DD ，源極連接地線V_SS 。

該靜電保護裝置100的工作原理如下：對於分壓電路10，第一NMOS場效應電晶體12的柵極與汲極連接在一起，即V_GS =V_DS ，V_DS (飽和)=V_GS -V_T =V_DS -V_T ，由於V_DS >V_DS (飽和)=V_DS -V_T ，確保第一NMOS場效應電晶體12工作於飽和區，因此第一NMOS場效應電晶體12的汲極電流I_d =kW₁ /2L₁ *(V_GS1 -V_T )² =kW₁ /2L₁ *(V_DS1 -V_T )² ，取樣電壓V_Smp 為：

其中V_T 為閾值電壓，k為跨導系數，L₁ 、W₁ 分別為第一NMOS場效應電晶體12的溝道長度及溝道寬度，上述參數均為常量，I_d 為汲極電流。式1-1中，為λ=0條件下的取樣電壓V_Smp ，其中λ為溝道長度調節系數。

由於第一NMOS場效應電晶體12、第一PMOS場效應電晶體14、第二PMOS場效應電晶體15及第三PMOS場效應電晶體16串聯連接在一起，因此第一NMOS場效應電晶體12、第一PMOS場效應電晶體14、第二PMOS場效應電晶體15與第三PMOS場效應電晶體16的汲極電流都相等，均為I_d 。

第三PMOS場效應電晶體16的柵極與汲極連接在一起，確保第三PMOS場效應電晶體16工作於飽和區，在λ=0的條件下，第三PMOS場效應電晶體16的汲極電流I_d 為：

I_d =kW₂ /2L₂ *(V_GS2 -V_T )² =kW₂ /2L₂ *(V_DS2 -V_T )² 　1-2

其中L₂ 、W₂ 分別為第三PMOS場效應電晶體16的溝道長度及溝道寬度，將式1-2代入式1-1中得

當電源線V_DD 上存在電壓值大於供電電壓V_DD 的雜訊電壓時，第三PMOS場效應電晶體16的漏源電壓V_DS2 會增大，因而導致取樣電壓V_Smp 增大。由於電源線V_DD 產生的雜訊電壓V_Noise 通常都不會太大，假設V_Noise 具有一最大值V_Nmax ，相應地分壓電路10對該雜訊電壓V_Noise 分壓所產生的取樣電壓V_Smp 也會達到其最大值V_Smax 。

當電源線V_DD 上存在靜電時，該靜電電壓很大，因此分壓電路10對該靜電電壓進行分壓所產生的取樣電壓V_Smp 會遠大於V_Smax 。

對於基準電壓電路20，由於MOS場效應電晶體27、28構成電流鏡，因此流過MOS場效應電晶體27、28的汲極電流係相等的，均為I₂ 。MOS場效應電晶體22、24及電阻R1構成一個回路，MOS場效應電晶體22的柵-源電壓V_GS5 與MOS場效應電晶體24的柵-源電壓V_GS6 有如下關係：V_GS6 =V_GS5 +I₂ *R1，即

因此，汲極電流I₂ =2/(K*R1² )*(L₆ /W₆ -L₅ /W₅ )，基準電壓V_Ref 為：

其中，V_T 為閾值電壓，k為跨導系數，L₅ 、W₅ 分別為MOS場效應電晶體22的溝道長度及溝道寬度，L₆ 、W₆ 分別為MOS場效應電晶體24的溝道長度及溝道寬度，上述參數均為常量。因此，基準電壓V_Ref 為一固定電壓值，其不隨電源線V_DD 提供的電壓V_DD 的變化而改變。

可預先藉由改變電阻R1的阻值、MOS場效應電晶體22的溝道長度L₅ 、溝道寬度W₅ 以及MOS場效應電晶體24的溝道長度L₆ 、溝道寬度W₆ ，以實現對基準電壓V_Ref 的調節，且使基準電壓V_Ref 大於取樣電壓V_Smp 的最大值V_Smax ，即V_Ref >V_Smax 。另外，基準電壓電路20產生的參考電壓V_B 為低電平電壓。

對於比較電路30，當電源線V_DD 產生雜訊電壓時，由於取樣電壓V_Smp 小於基準電壓V_Ref ，即V_Ref >V_Smax ，因此第七PMOS場效應電晶體37導通，使得第八NMOS場效應電晶體35的柵極為高電平電壓，第八NMOS場效應電晶體35導通，開關單元40中NMOS場效應電晶體42的柵極為低電平電壓，NMOS場效應電晶體42截止，因而電源線V_DD 沒有被接地，其仍然可提供供電電壓V_DD ，因而保證了積體電路在無靜電的情況下可正常工作。

當電源線V_DD 存在靜電電壓時，由於靜電電壓通常較大，此時取樣電壓V_Smp 大於基準電壓V_Ref ，因此第七PMOS場效應電晶體37截止，使得第八NMOS場效應電晶體35的柵極藉由第七NMOS場效應電晶體34的汲極及源極接地，為低電平電壓，第八NMOS場效應電晶體35截止，開關單元40中NMOS場效應電晶體42的柵極藉由第九PMOS場效應電晶體的汲極與源極連接電源線V_DD ，NMOS場效應電晶體42的柵極為高電平電壓，NMOS場效應電晶體42導通，電源線V_DD 被接地，電源線V_DD 上存在的靜電電壓被導地而吸收。可避免靜電對積體電路造成損壞。

圖3及圖4分別為第二較佳實施方式的分壓電路72及第三較佳實施方式的分壓電路74之電路圖。分壓電路72包括第一NMOS場效應電晶體12、第九NMOS場效應電晶體54、第二PMOS場效應電晶體15、第三PMOS場效應電晶體16及取樣電壓端V_Smp 。該分壓電路72與圖2中分壓電路10的區別在於，分壓電路72將分壓電路10中的第一PMOS場效應電晶體14替換為第九NMOS場效應電晶體54，第九NMOS場效應電晶體54的柵極連接電源線V_DD ，源極連接第一NMOS場效應電晶體12的汲極，汲極連接第二PMOS場效應電晶體15的汲極，同時取樣電壓端V_Smp 連接於第九NMOS場效應電晶體54的汲極與第二PMOS場效應電晶體15的汲極之間。

分壓電路74包括第一NMOS場效應電晶體12、第一PMOS場效應電晶體14、第二PMOS場效應電晶體15、第三PMOS場效應電晶體16及取樣電壓端V_Smp 。分壓電路74與圖2中分壓電路10的區別在於：取樣電壓端V_Smp 連接於第二PMOS場效應電晶體15的源極與第三PMOS場效應電晶體16的汲極之間。

分壓電路72、74與圖2中的分壓電路10所起的作用相同，均係產生一電壓值隨著電源線V_DD 提供的供電電壓V_DD 的改變而改變的取樣電壓V_Smp 。分壓電路72、74與分壓電路10的工作原理大致相同，不再贅述。

圖5及圖6分別為第二較佳實施方式的基準電壓電路82及第三較佳實施方式的基準電壓電路84之電路圖。基準電壓電路82包括第二NMOS場效應電晶體22、第三NMOS場效應電晶體24、第四NMOS場效應電晶體25、第五NMOS場效應電晶體26、第四PMOS場效應電晶體27、第五PMOS場效應電晶體28、第十PMOS場效應電晶體62、第十一PMOS場效應電晶體64、電阻R1、參考電壓端V_B 及輸出基準電壓的基準電壓端V_Ref 。該基準電壓電路82與圖2中基準電壓電路20的區別在於：基準電壓電路82增加了兩個PMOS場效應電晶體62、64，PMOS場效應電晶體62的柵極與PMOS場效應電晶體64的柵極相連，PMOS場效應電晶體62的源極與第四PMOS場效應電晶體27的汲極相連，汲極與第四NMOS場效應電晶體25的汲極相連。該PMOS場效應電晶體62的柵極與汲極相連。

基準電壓電路84包括第二NMOS場效應電晶體22、第三NMOS場效應電晶體24、第四NMOS場效應電晶體25、第五NMOS場效應電晶體26、第四PMOS場效應電晶體27、第五PMOS場效應電晶體28、電阻R1、參考電壓端V_B 及輸出基準電壓的基準電壓端V_Ref 。該基準電壓電路84與圖2中基準電壓電路20的區別在於：基準電壓電路84的基準電壓端V_Ref 連接於第四NMOS場效應電晶體25的柵極與第五NMOS場效應電晶體26的柵極之間。

基準電壓電路82、84與圖2中的基準電壓電路20所起的作用相同，均係產生參考電壓V_B 及一恒定的基準電壓V_Ref 。基準電壓電路82、84與基準電壓電路20的工作原理大致相同，不再贅述。

綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述僅為本發明之較佳實施方式，舉凡熟悉本案技藝之人士，在援依本案創作精神所作之等效修飾或變化，皆應包含於以下之申請專利範圍內。

100．．．靜電保護裝置

10、72、74．．．分壓電路

20、82、84．．．基準電壓電路

30．．．比較電路

40．．．開關電路

V_DD ．．．電源線

V_SS ．．．地線

12、22、24、25、26、32、34、35、42、54．．．NMOS場效應電晶體

14、15、16、27、28、36、37、38、39、62、64．．．PMOS場效應電晶體

R1．．．電阻

V_B ．．．參考電壓

V_Ref ．．．基準電壓

V_Smp ．．．取樣電壓

I_d 、I₂ ．．．電流

圖1為一較佳實施方式的靜電保護裝置之功能模組圖。

圖2為圖1中靜電保護裝置之詳細電路圖。

圖3為圖2中分壓電路的第二較佳實施方式之電路圖。

圖4為圖2中分壓電路的第三較佳實施方式之電路圖。

圖5為圖2中基準電壓電路的第二較佳實施方式之電路圖。

圖6為圖2中基準電壓電路的第三較佳實施方式之電路圖。

100．．．靜電保護裝置

10．．．分壓電路

20．．．基準電壓電路

30．．．比較電路

40．．．開關電路

V_DD ．．．電源線

V_SS ．．．地線

Claims

一種靜電保護裝置，其连接于用於提供供電電壓之電源線與地線之間，其改良在於：該靜電保護裝置包括分壓電路、基準電壓電路、比較電路及開關電路，該分壓電路用於對電源線提供之電壓進行分壓，以產生取樣電壓，該基準電壓電路用於接收電源線提供的電壓，以產生基準電壓，該比較電路用於將該取樣電壓與基準電壓進行比較，並在取樣電壓大於基準電壓時輸出第一電平訊號給開關電路，該開關電路根據該第一電平訊號導通以將電源線與地線連接，該比較電路還在取樣電壓小於基準電壓時輸出第二電平訊號給開關電路，該開關電路根據該第二電平訊號關斷以切斷電源線與地線之間的電性連接。
如申請專利範圍第1項所述之靜電保護裝置，其中該基準電壓電路還用於接收電源線提供的電壓，以產生參考電壓，該比較電路接收該參考電壓以上電工作。
如申請專利範圍第1項所述之靜電保護裝置，其中該第一電平訊號為高電平電壓訊號，該第二電平訊號為低電平電壓訊號。
如申請專利範圍第1項所述之靜電保護裝置，其中該基準電壓大於該分壓電路對電源線提供之雜訊電壓分壓所產生的取樣電壓。
如申請專利範圍第1項所述之靜電保護裝置，其中該基準電壓電路包括電阻及多個MOS場效應電晶體，藉由調節該電阻的阻值以及MOS場效應電晶體的溝道長度與溝道寬度，預先設定基準電壓大於該分壓電路對電源線提供之雜訊電壓分壓所產生的取樣電壓。
如申請專利範圍第1項所述之靜電保護裝置，其中該開關電路包括一NMOS場效應電晶體，該NMOS場效應電晶體的柵極與比較電路相連，汲極連接電源線，源極連接地線。
如申請專利範圍第1項所述之靜電保護裝置，其中該分壓電路包括用於輸出取樣電壓的取樣電壓端，第一NMOS場效應電晶體、第一PMOS場效應電晶體、第二PMOS場效應電晶體及第三PMOS場效應電晶體，該第一NMOS場效應電晶體的源極與地線連接，柵極及汲極共同與取樣電壓端相連，該第一PMOS場效應電晶體的柵極連接地線，汲極與第一NMOS場效應電晶體的汲極連接，源極與第二PMOS場效應電晶體的汲極相連，該第二PMOS場效應電晶體的柵極連接地線，源極分別與第三PMOS場效應電晶體的汲極及柵極相連，該第三PMOS場效應電晶體的源極與電源線相連，該取樣電壓端與比較電路連接。
如申請專利範圍第7項所述之靜電保護裝置，其中該基準電壓電路包括第二NMOS場效應電晶體、第三NMOS場效應電晶體、第四NMOS場效應電晶體、第五NMOS場效應電晶體、第四PMOS場效應電晶體、第五PMOS場效應電晶體、電阻、用於輸出參考電壓的參考電壓端及用於輸出基準電壓的基準電壓端，該第二NMOS場效應電晶體的源極藉由電阻連接地線，柵極與第三NMOS場效應電晶體的柵極相連，汲極與第四NMOS場效應電晶體的源極相連，該第三NMOS場效應電晶體的柵極與基準電壓端相連，源極連接地線，汲極與第五NMOS場效應電晶體的源極相連，該第四NMOS場效應電晶體的汲極與第四PMOS場效應電晶體的汲極相連，柵極與第五NMOS場效應電晶體的柵極相連，該第五NMOS場效應電晶體的柵極與汲極相連，汲極與第五PMOS場效應電晶體的汲極相連，第四PMOS場效應電晶體的柵極與汲極相連，源極與電源線相連，第五PMOS場效應電晶體的柵極分別與第四PMOS場效應電晶體的柵極及參考電壓端相連，源極與電源線相連，該參考電壓端及基準電壓端均與比較電路連接。
如申請專利範圍第8項所述之靜電保護裝置，其中藉由預先調節電阻的阻值、第二NMOS場效應電晶體的溝道長度及溝道寬度以及第三NMOS場效應電晶體的溝道長度及溝道寬度以改變該基準電壓值的大小。
如申請專利範圍第8項所述之靜電保護裝置，其中該比較電路包括第六NMOS場效應電晶體、第七NMOS場效應電晶體、第八NMOS場效應電晶體、第六PMOS場效應電晶體、第七PMOS場效應電晶體、第八PMOS場效應電晶體及第九PMOS場效應電晶體，該第六NMOS場效應電晶體的源極連接地線，柵極與汲極相連，該第七NMOS場效應電晶體的源極與地線相連，柵極與第六NMOS場效應電晶體的柵極相連，該第八NMOS場效應電晶體的源極與地線相連，柵極與該第七NMOS場效應電晶體的汲極相連，該第六PMOS場效應電晶體的柵極與基準電壓端相連，汲極與第六NMOS場效應電晶體的汲極相連，源極與第七PMOS場效應電晶體的源極相連，該第七PMOS場效應電晶體的柵極與取樣電壓端相連，汲極與第七NMOS場效應電晶體的汲極相連，該第八PMOS場效應電晶體的柵極與參考電壓端相連，源極連接電源線，汲極與第六NMOS場效應電晶體的源極相連，該第九PMOS場效應電晶體的柵極與參考電壓端相連，源極連接電源線，該第九PMOS場效應電晶體的汲極與第八NMOS場效應電晶體的汲極相連的一端連接開關電路。
如申請專利範圍第1項所述之靜電保護裝置，其中該分壓電路包括第一NMOS場效應電晶體、第九NMOS場效應電晶體、第二PMOS場效應電晶體、第三PMOS場效應電晶體及用於輸出取樣電壓的取樣電壓端，該第一NMOS場效應電晶體的源極與地線連接，柵極與汲極相連，該第九NMOS場效應電晶體的柵極與電源線相連，源極與第一NMOS場效應電晶體的汲極連接，汲極與取樣電壓端連接，該第二PMOS場效應電晶體的柵極與地線相連，汲極與第九NMOS場效應電晶體的汲極連接，源極與第三PMOS場效應電晶體的汲極連接，該第三PMOS場效應電晶體的柵極與汲極連接，源極與電源線相連，該取樣電壓端與比較電路相連。
如申請專利範圍第1項所述之靜電保護裝置，其中該分壓電路包括用於輸出取樣電壓的取樣電壓端，第一NMOS場效應電晶體、第一PMOS場效應電晶體、第二PMOS場效應電晶體及第三PMOS場效應電晶體，該第一NMOS場效應電晶體的源極與地線連接，柵極與汲極相連，該第一PMOS場效應電晶體的柵極連接地線，汲極與第一NMOS場效應電晶體的汲極連接，源極與第二PMOS場效應電晶體的汲極相連，該第二PMOS場效應電晶體的柵極連接地線，源極與第三PMOS場效應電晶體的汲極相連，該第三PMOS場效應電晶體的柵極及汲極共同與取樣電壓端相連，源極與電源線相連，該取樣電壓端與比較電路相連。
如申請專利範圍第2項所述之靜電保護裝置，其中該基準電壓電路包括第二NMOS場效應電晶體、第三NMOS場效應電晶體、第四NMOS場效應電晶體、第五NMOS場效應電晶體、第四PMOS場效應電晶體、第五PMOS場效應電晶體、第十PMOS場效應電晶體、第十一PMOS場效應電晶體、電阻、用於輸出參考電壓的參考電壓端及用於輸出基準電壓的基準電壓端，該第二NMOS場效應電晶體的源極藉由電阻連接地線，柵極與第三NMOS場效應電晶體的柵極相連，汲極與第四NMOS場效應電晶體的源極相連，該第三NMOS場效應電晶體的源極連接地線，柵極與汲極共同與第五NMOS場效應電晶體的源極相連，該第四NMOS場效應電晶體的柵極與第五NMOS場效應電晶體的柵極共同與基準電壓端相連，該第四NMOS場效應電晶體的汲極與第十PMOS場效應電晶體的汲極相連，該第十PMOS場效應電晶體的柵極與汲極相連，源極與第四PMOS場效應電晶體的汲極相連，該第十一PMOS場效應電晶體的柵極與第十PMOS場效應電晶體的柵極相連，汲極與第五NMOS場效應電晶體的汲極相連，源極與第五PMOS場效應電晶體的汲極相連，該第四PMOS場效應電晶體的柵極及汲極共同與參考電壓端相連，源極與電源線相連，該第五PMOS場效應電晶體的柵極與第四PMOS場效應電晶體的柵極相連，源極與電源線相連，該參考電壓端及基準電壓端均與比較電路相連。
如申請專利範圍第2項所述之靜電保護裝置，其中該基準電壓電路包括第二NMOS場效應電晶體、第三NMOS場效應電晶體、第四NMOS場效應電晶體、第五NMOS場效應電晶體、第四PMOS場效應電晶體、第五PMOS場效應電晶體、電阻、用於輸出參考電壓的參考電壓端及用於輸出基準電壓的基準電壓端，該第二NMOS場效應電晶體的源極藉由電阻連接地線，柵極與第三NMOS場效應電晶體的柵極相連，汲極與第四NMOS場效應電晶體的源極相連，該第三NMOS場效應電晶體的源極連接地線，柵極與汲極相連，該第四NMOS場效應電晶體的汲極與第四PMOS場效應電晶體的汲極相連，柵極與第五NMOS場效應電晶體的柵極相連，該第五NMOS場效應電晶體的柵極與基準電壓端相連，汲極與第五PMOS場效應電晶體的汲極相連，源極與第三NMOS場效應電晶體的汲極連接，該第四PMOS場效應電晶體的柵極與汲極共同與參考電壓端相連，源極與電源線相連，該第五PMOS場效應電晶體的柵極與第四PMOS場效應電晶體的柵極相連，源極與電源線相連，該參考電壓端及基準電壓端均與比較電路相連。