JP4796313B2 - Carbon nanotube growth method and transistor - Google Patents

Carbon nanotube growth method and transistor Download PDF

Info

Publication number
JP4796313B2
JP4796313B2 JP2005059381A JP2005059381A JP4796313B2 JP 4796313 B2 JP4796313 B2 JP 4796313B2 JP 2005059381 A JP2005059381 A JP 2005059381A JP 2005059381 A JP2005059381 A JP 2005059381A JP 4796313 B2 JP4796313 B2 JP 4796313B2
Authority
JP
Japan
Prior art keywords
layers
conductive layers
recess
conductive
alternating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005059381A
Other languages
Japanese (ja)
Other versions
JP2006244871A (en
Inventor
信太郎 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005059381A priority Critical patent/JP4796313B2/en
Publication of JP2006244871A publication Critical patent/JP2006244871A/en
Application granted granted Critical
Publication of JP4796313B2 publication Critical patent/JP4796313B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、一般に半導体装置の微細加工技術に関し、特にナノサイズの微粒子を堆積する方法並びにその堆積法を用いて作成された電子放出装置及びトランジスタに関する。   The present invention generally relates to a microfabrication technique for a semiconductor device, and more particularly to a method for depositing nano-sized fine particles, and an electron emission device and a transistor manufactured by using the deposition method.

LSIの微細化に伴って、カーボンナノチューブ(CNT)を用いたデバイスが、現在注目されている。そのようなデバイスでは、CNTを意図する向きや大きさに形成することで、電極やチャネルが形成される。CNTは、何らかの方法で設けられた触媒微粒子を起点に成長する性質を有する。そのため、直径がナノメートルオーダーの微粒子(触媒微粒子等)を、所望の場所や領域に適切に設けることは、この種の技術分野で特に重要である。差動排気や、エアロダイナミックレンズを用い、基板面に垂直に微粒子が入射するようにして、高アスペクト比のホール底部に微粒子を設ける技術については、例えば特許文献1に記載されている。
特開2005−22886号公報
With the miniaturization of LSIs, devices using carbon nanotubes (CNT) are currently attracting attention. In such a device, electrodes and channels are formed by forming CNTs in the intended orientation and size. CNT has a property of growing from catalyst fine particles provided by some method as a starting point. For this reason, it is particularly important in this type of technical field to appropriately provide fine particles (catalyst fine particles and the like) having a diameter on the order of nanometers in a desired place or region. For example, Patent Document 1 discloses a technique of providing fine particles at the bottom of a high aspect ratio hole by using differential exhaust or an aerodynamic lens so that the fine particles are incident perpendicularly to the substrate surface.
Japanese Patent Laid-Open No. 2005-22886

ところで、基板の一部に微粒子を設ける際に、従来は、フォトリソグラフィ法や電子線露光法等のパターニング技術を利用していた。しかしながら、フォトリソグラフィ法でのパターニング精度は高々百ナノメートル程度に過ぎず、この方法は、微粒子の配置に数十ナノメートルのような高い精度を要する次世代の素子に適切ではない。電子線露光法を用いれば、幾分高精度化を図ることもできるが、この方法はパターンを1つ1つ描画しなければならないので、高精度化すればするほどスループットが悪化する等の点で、好都合な方法とはいえない。   By the way, when providing fine particles on a part of a substrate, conventionally, a patterning technique such as a photolithography method or an electron beam exposure method has been used. However, the patterning accuracy in the photolithography method is only about 100 nanometers at most, and this method is not suitable for next-generation devices that require high accuracy such as several tens of nanometers for the arrangement of fine particles. If the electron beam exposure method is used, the accuracy can be improved somewhat, but this method has to draw each pattern one by one, so that the higher the accuracy, the worse the throughput. This is not a convenient method.

本発明の課題は、ナノサイズの微粒子を高精度に堆積させる方法並びに高精度に加工された電子放出装置及びトランジスタを提供することである。   An object of the present invention is to provide a method for depositing nano-sized fine particles with high accuracy, and an electron-emitting device and a transistor processed with high accuracy.

一形態による方法は、
基板上に複数の絶縁層及び複数の導電層の交互層を形成し、
前記交互層の一部を除去し、交互層の下地を露出させ、
露出した前記下地を底面とするとともに前記交互層の内壁面を有する凹部を形成し、
前記複数の導電層のうち1以上の導電層に所定の電位を与え、カーボンナノチューブ用の触媒微粒子を前記凹部の底面へ導き、
前記1以上の導電層に所定の電位を与えることにより、前記凹部の底面に導かれた前記カーボンナノチューブ用の触媒微粒子を基点として前記凹部の底面から前記内壁面に沿ってカーボンナノチューブを成長させることを特徴とするカーボンナノチューブの成長方法である。
A method according to one aspect is
Forming alternating layers of a plurality of insulating layers and a plurality of conductive layers on a substrate;
Removing a portion of the alternating layer, exposing the base of the alternating layer,
Forming a recess having an inner wall surface of the alternating layer as the bottom surface of the exposed base;
Giving a predetermined potential to one or more conductive layers of the plurality of conductive layers leads to catalyst fine particles for carbon nanotubes to the bottom surface of the recess,
By giving a predetermined potential to the one or more conductive layers, growing carbon nanotubes along the inner wall surface from the bottom surface of the recess as a reference point the catalyst fine particles for the carbon nanotube guided on the bottom of the recess This is a method for growing carbon nanotubes .

本発明によれば、ナノサイズの微粒子を高精度に堆積させることができる。   According to the present invention, nano-sized fine particles can be deposited with high accuracy.

本発明の一態様では、基板上に絶縁層及び導電層の交互層が形成され、前記交互層の一部が除去され、交互層の下地が露出し、凹部状の断面形状を有するホール又は溝が形成される。1以上の導電層に所定の電位が与えられ、帯電した粒子は交互層の下地へ導かれる。導電層に適切な電位を与えることで、粒子の軌道が制御され、露出した下地層に高精度に粒子を設けることができる。凹部状の断面形状を有するホールは、例えば円筒状に形成され、帯電した微粒子は、下地層上で微小な円形領域に集められる(円形に集束して堆積される。)。   In one embodiment of the present invention, an alternating layer of an insulating layer and a conductive layer is formed over a substrate, a part of the alternating layer is removed, a base of the alternating layer is exposed, and a hole or groove having a concave cross-sectional shape Is formed. A predetermined potential is applied to one or more conductive layers, and the charged particles are guided to the base of the alternating layers. By applying an appropriate potential to the conductive layer, the trajectory of the particles is controlled, and the particles can be provided on the exposed underlayer with high accuracy. The hole having the concave cross-sectional shape is formed in, for example, a cylindrical shape, and the charged fine particles are collected in a minute circular area on the underlayer (they are collected while being concentrated in a circle).

本発明の一態様では、前記交互層が3以上の導電層を有し、前記3つの導電層のうち両側の層に同電位を与え、間の一つの層に別の電位が与えられる。これにより、静電レンズと同様な原理を用いて、粒子を微小領域に収束させることができる。即ち、導電層に適切な電位を与えることで、微粒子が通過する凹部の内部及び近辺の電位分布を好ましく制御することができる。   In one embodiment of the present invention, the alternating layers include three or more conductive layers, and the same potential is applied to both layers of the three conductive layers, and another potential is applied to one layer therebetween. Thereby, particles can be converged on a minute region using the same principle as that of the electrostatic lens. That is, by applying an appropriate potential to the conductive layer, the potential distribution in and near the recess through which the fine particles pass can be preferably controlled.

本発明の一態様では、前記交互層の下地に、帯電した粒子が直線状に並べられる。また前記粒子は、カーボンナノチューブ用の触媒微粒子でもよい。粒子の並ぶ直線と垂直に電場をかけながらカーボンナノチューブを成長させることで、複数のCNTを平行に多数形成することができる。なお、微粒子は、磁性を帯びていてもよい。   In one embodiment of the present invention, charged particles are arranged linearly on the base of the alternating layer. The particles may be catalyst fine particles for carbon nanotubes. A plurality of CNTs can be formed in parallel by growing carbon nanotubes while applying an electric field perpendicular to a straight line of particles. The fine particles may be magnetized.

本発明の一態様では、基板上に絶縁層を介して積層された複数の導電層と、前記絶縁層及び導電層の一部を貫通し、前記基板の一部を露出させる凹部内に形成された電子放出部と、前記導電層に与える電位を調整する手段とを備える電子放出装置が使用される。複数の導電層が基板上に設けられるので、それらに電圧を適切に印加することで、荷電粒子を凹部の中心部に高精度に配置させることができる。その微粒子を基点に成長させられたCNTを電子放出部にすることができる。粒子の軌道を制御するのに使用された導電層は、電子放出部から電子を引き出すこと、電子の軌道を制御すること、電子の速度を制御すること等にも使用することができる。   In one embodiment of the present invention, a plurality of conductive layers laminated on a substrate with an insulating layer interposed therebetween, and formed in a recess that penetrates the insulating layer and a part of the conductive layer and exposes a part of the substrate. In addition, an electron emission device including an electron emission portion and means for adjusting a potential applied to the conductive layer is used. Since the plurality of conductive layers are provided on the substrate, the charged particles can be arranged with high accuracy in the central portion of the recess by appropriately applying a voltage to them. The CNT grown with the fine particles as a base point can be used as an electron emission portion. The conductive layer used to control the particle trajectory can also be used to extract electrons from the electron emitter, control the electron trajectory, control the electron velocity, and the like.

本発明の一態様によれば、基板上に絶縁層を介して積層された複数の導電層と、前記絶縁層及び導電層の一部を貫通する凹部の底面の一部から内壁面に沿って導電層上に至る導電性経路と、1以上の導電層に与える電位を調整する手段とを備えるトランジスタが、使用される。凹部は、前記基板の一部を露出させる開口状に形成される。一態様では、前記導電性経路がCNTより成るチャネルを形成し、前記導電層の少なくとも1つがゲート電極を形成する。これにより、非常に微細なトランジスタを形成することができる。この態様では、複数の導電層は、粒子の軌道を制御するのに使用されるだけでなく、CNTを所定の方向に成長させるために印加する電場の電極に使用することができ、トランジスタの完成後には1以上の導電層がゲート電極にもなる。この態様では、CNTを利用する微細なトランジスタを極めて効率的に作成することができる。   According to one aspect of the present invention, a plurality of conductive layers laminated on a substrate via an insulating layer, and a part of a bottom surface of a recess that penetrates the insulating layer and a part of the conductive layer along an inner wall surface. A transistor is used that includes a conductive path leading to the conductive layer and means for adjusting the potential applied to the one or more conductive layers. The recess is formed in an opening that exposes a part of the substrate. In one embodiment, the conductive path forms a channel made of CNT, and at least one of the conductive layers forms a gate electrode. Thereby, a very fine transistor can be formed. In this embodiment, the plurality of conductive layers can be used not only to control the trajectory of the particles, but also to the electrode of the electric field applied to grow the CNTs in a given direction, completing the transistor Later, one or more conductive layers also become gate electrodes. In this aspect, a fine transistor using CNTs can be produced very efficiently.

図1は、本発明の一実施例で使用されるシステムを示し、このシステムは基板に粒子を堆積させるために使用される。本システムは、パーティクル生成チャンバ11と、アニール炉13と、微分式電気移動度測定器(DMA:Differential Mobility Analyser)等より成る分級器15と、堆積用チャンバ17とを有する。パーティクル生成チャンバ11内には、コバルト(Co)、鉄(Fe)、ニッケル(Ni)等のような触媒金属を含むターゲット材料12が設けられ、そこにレーザビームが照射される。レーザには例えば2倍波のNd:YAGパルスレーザが使用されてもよい。レーザアブレーションにより、ターゲット12上にプルームが形成され、金属蒸気が放出される。パーティクル生成チャンバ11内は、例えば10Torr程度の圧力に維持され、そこには例えば1リットル/分程度の流量でヘリウム(He)ガスが導入されている。その結果、蒸発した金属は、冷却され、その一部が正または負に帯電した微粒子になる。その後、微粒子はアニール炉13で熱処理に委ねられ、その結晶性が制御される。これら粒子のうち荷電されたものはDMA15で分級され、所定の範囲内の直径を有する均一な粒子群が、例えば1Torr程度の真空度に維持された堆積用チャンバ17に導入される。堆積用チャンバ17内には、微粒子が設けられる基板が可動ステージに適切に配置されている。   FIG. 1 shows a system used in one embodiment of the present invention, which is used to deposit particles on a substrate. The system includes a particle generation chamber 11, an annealing furnace 13, a classifier 15 including a differential mobility analyzer (DMA), and a deposition chamber 17. A target material 12 containing a catalytic metal such as cobalt (Co), iron (Fe), nickel (Ni) or the like is provided in the particle generation chamber 11 and irradiated with a laser beam. For example, a double wave Nd: YAG pulse laser may be used as the laser. By laser ablation, a plume is formed on the target 12 and metal vapor is released. The particle generation chamber 11 is maintained at a pressure of about 10 Torr, for example, and helium (He) gas is introduced therein at a flow rate of about 1 liter / min. As a result, the evaporated metal is cooled and becomes partly positively or negatively charged fine particles. Thereafter, the fine particles are subjected to a heat treatment in the annealing furnace 13 to control their crystallinity. Charged particles among these particles are classified by the DMA 15, and a uniform particle group having a diameter within a predetermined range is introduced into the deposition chamber 17 maintained at a vacuum of, for example, about 1 Torr. In the deposition chamber 17, a substrate on which fine particles are provided is appropriately arranged on a movable stage.

図2は、堆積用チャンバ17内に設けられる基板に形成された構造の一部を示す。図示されているように、本実施例では、例えば半導体材料より成る基板21上に、絶縁層及び導電層の交互層が設けられており、基板21側から順に、絶縁層22、導電層23、絶縁層24、導電層25、絶縁層26及び導電層27が順に積層されている。絶縁層は、典型的には酸化膜であるが、パターニング用のレジストでもよい。絶縁層は、例えば1000nm程度に成膜され、CVD法のような適切ないかなる成膜法で堆積されてもよい。導電層は、例えば、アルミニウム(Al)、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)、コバルト(Co)、チタン(Ti)、チタンナイトライド(TiN)、タンタル(Ta)、モリブデン(Mo)等から構成されてもよい。導電層は蒸着法、スパッタリング法のような適切ないかなる方法で成膜されてもよい。更に、基板に形成された導電層及び絶縁層の交互層には、それらを貫通し、基板を露出せる複数のホール又は凹部29が形成されている。図示の例では、8つのホールが形成されている。本実施例では、各ホールの直径は約200ナノメートル程度であり、このようなサイズのホールは、フォトリソグラフィ法のようなパターニング技術を利用して簡易に形成することができる。ホール又は凹部の形状は、図示されているような円筒状に限定されず、凹部状の断面形状を有し、長さ方向に伸びる溝として形成されてもよい。後述されるように、凹部内の窪みで形成される空間に、適切な電場を印加することができればよいからである。   FIG. 2 shows a part of the structure formed on the substrate provided in the deposition chamber 17. As shown in the drawing, in this embodiment, an alternating layer of an insulating layer and a conductive layer is provided on a substrate 21 made of, for example, a semiconductor material, and the insulating layer 22, the conductive layer 23, An insulating layer 24, a conductive layer 25, an insulating layer 26, and a conductive layer 27 are sequentially stacked. The insulating layer is typically an oxide film, but may be a resist for patterning. The insulating layer is formed to a thickness of about 1000 nm, for example, and may be deposited by any appropriate film forming method such as a CVD method. The conductive layer is formed of, for example, aluminum (Al), gold (Au), silver (Ag), copper (Cu), nickel (Ni), cobalt (Co), titanium (Ti), titanium nitride (TiN), tantalum ( Ta), molybdenum (Mo), or the like may be used. The conductive layer may be formed by any suitable method such as vapor deposition or sputtering. Further, a plurality of holes or recesses 29 are formed in the alternating layers of the conductive layer and the insulating layer formed on the substrate to expose the substrate. In the illustrated example, eight holes are formed. In this embodiment, the diameter of each hole is about 200 nanometers, and such a hole can be easily formed using a patterning technique such as photolithography. The shape of the hole or the recess is not limited to the cylindrical shape as illustrated, and may be formed as a groove having a recess-like cross-sectional shape and extending in the length direction. This is because, as will be described later, it is sufficient that an appropriate electric field can be applied to the space formed by the depressions in the recesses.

図3は、図2に示される構造の部分断面図を示す。図では、1つのホール29を含む領域が示され、ホール29が凹部状の断面形状を形成し、その底部で基板21を露出させている様子が示される。図2で説明済みの要素には同じ参照番号が付されている。説明の便宜上、図1の分級器15から導入される粒子は、正に帯電したコバルト(Co)の荷電粒子であるとする。また、この荷電粒子は、5nm程度の直径を有し、200m/s程度の速度で基板21に向かうものとする。図3の3つの導電層には所定の大きさの電位が与えられる。本実施例では、下位及び上位の導電層23,27及び基板21は、接地電位に維持される。中位の導電層25は、一般に数ボルト乃至100ボルト程度の電位に維持され、ここでは約10ボルト程度の電位に維持される。   FIG. 3 shows a partial cross-sectional view of the structure shown in FIG. In the figure, a region including one hole 29 is shown, and the hole 29 forms a concave cross-sectional shape and the substrate 21 is exposed at the bottom. Elements already described in FIG. 2 have the same reference numbers. For convenience of explanation, it is assumed that particles introduced from the classifier 15 of FIG. 1 are positively charged cobalt (Co) charged particles. The charged particles have a diameter of about 5 nm and travel toward the substrate 21 at a speed of about 200 m / s. A potential having a predetermined magnitude is applied to the three conductive layers in FIG. In this embodiment, the lower and upper conductive layers 23 and 27 and the substrate 21 are maintained at the ground potential. The middle conductive layer 25 is generally maintained at a potential of about several volts to 100 volts, and here is maintained at a potential of about 10 volts.

上記のように導電層に電位が与えられていると、図中の実線矢印に示されるように、中位の導電層25(高電位側)から下位及び上位の導電層23,27(低電位側)に向けて、電場が形成される(導電層は互いに等間隔で隔てられているものとする。)この電場は、凹部内では場所に依存して異なり、基板21に飛来する正の粒子は、その電場に影響されてその軌道が変化する。そして、導電層23,25,27の電位により凹部内の電場分布を適切に制御することで、粒子の軌道を基板21の微小な領域に絞り込むことができる。この結果、例えば20ナノメートル程度の微小な範囲内に粒子を集めることができる。仮に、電場が印加されなかったならば、粒子は200ナノメートルの直径を有する底部全域に堆積することになろう。   When a potential is applied to the conductive layer as described above, the lower and upper conductive layers 23 and 27 (low potential) from the middle conductive layer 25 (high potential side) as shown by the solid line arrows in the figure. An electric field is formed (the conductive layers are equally spaced from each other). The electric field varies depending on the location in the recess, and positive particles flying to the substrate 21 Is affected by its electric field and its trajectory changes. The particle trajectory can be narrowed down to a very small region of the substrate 21 by appropriately controlling the electric field distribution in the recesses by the potentials of the conductive layers 23, 25, and 27. As a result, particles can be collected in a minute range of, for example, about 20 nanometers. If no electric field was applied, the particles would deposit across the bottom with a diameter of 200 nanometers.

上述したように、微細な領域に微粒子を堆積することは、従来のフォトリソグラフィ法では困難であるが、電子線露光法では数十ナノメートル程度の微細なパターンを描画できるため、それは不可能ではない。この場合、電子線によりレジストに微細なパターンが描画され、現像され、レジスト及び露出面全域に微粒子が成膜され、レジストを除去することで、露出していた部分だけに微粒子がパターニングされる。これに対して、上記の手法によれば、凹部全面(例えば200ナノメートル径の領域)に入射した微粒子が上記の露出面に相当する必要な箇所(例えば20ナノメートル径の領域)に限定されるので、必要な箇所に例えば一層の微粒子を堆積したい場合、必要な微粒子の量は電子線露光法を用いた場合に比較して少なくて済む。本実施例によれば、使用する微粒子の量が少なくて済むので、微粒子を設ける工程に要する時間も少なくて済む。例えば、上記の数値例では必要な粒子量及び時間は、従来法に比べて1/100に減らせる。   As described above, it is difficult to deposit fine particles in a fine region by a conventional photolithography method, but it is impossible to do so because an electron beam exposure method can draw a fine pattern of about several tens of nanometers. Absent. In this case, a fine pattern is drawn on the resist by an electron beam, developed, and fine particles are formed on the entire area of the resist and the exposed surface. By removing the resist, the fine particles are patterned only on the exposed portions. On the other hand, according to the above method, the fine particles incident on the entire surface of the recess (for example, a region having a diameter of 200 nm) are limited to a necessary portion (for example, a region having a diameter of 20 nm) corresponding to the exposed surface. Therefore, for example, when it is desired to deposit a single layer of fine particles at a necessary location, the amount of the necessary fine particles is smaller than when the electron beam exposure method is used. According to the present embodiment, since the amount of fine particles to be used is small, the time required for the step of providing fine particles can be small. For example, in the above numerical example, the necessary particle amount and time can be reduced to 1/100 compared with the conventional method.

本実施例により基板に微粒子が適切に設けられた後では、絶縁層及び導電層の交互層は除去されてもよいし、残されてもよい。除去される場合は、除去が容易であるように、絶縁層はレジスト等で成膜されることが望ましい。   After fine particles are appropriately provided on the substrate according to this embodiment, the alternating layers of the insulating layer and the conductive layer may be removed or left. When removed, the insulating layer is preferably formed of a resist or the like so that the removal is easy.

実施例2では、絶縁層及び導電層の交互層は、微粒子を設けた後も残され、最終的なデバイスの一部を構成する。本実施例では、最終的なデバイスは電子放出装置であるが、本発明はこれに限定されない。   In Example 2, the alternating layers of insulating and conductive layers are left after providing the fine particles and constitute part of the final device. In this embodiment, the final device is an electron emission device, but the present invention is not limited to this.

本実施例では、実施例1のようにして設けられた微粒子41(図4)を基点にして、カーボンナノチューブ42が成長させられる。この成長工程は、例えばコバルト(Co)より成る微粒子41がパターニングされた基板をCVD炉に導入し、熱処理を行うことによって実行される。熱処理は、例えば基板温度を540℃とし、例えば200sccm(単位体積(cm)/分)のアセチレン・アルゴン混合ガス(組成比1:10)を原料ガスとする熱CVD法により行われる。CNTは、プロセス条件にもよるが、例えば1分間で100nm程度成長させることができる。 In the present embodiment, the carbon nanotubes 42 are grown using the fine particles 41 (FIG. 4) provided as in the first embodiment as a starting point. This growth process is performed by introducing a substrate on which fine particles 41 made of cobalt (Co), for example, are patterned, into a CVD furnace and performing a heat treatment. The heat treatment is performed, for example, by a thermal CVD method in which the substrate temperature is set to 540 ° C. and a source gas is an acetylene / argon mixed gas (composition ratio 1:10) of 200 sccm (unit volume (cm 3 ) / min), for example. Depending on the process conditions, CNT can be grown, for example, about 100 nm per minute.

図4は、このようにして作成された構造を示す。参照番号42で示されるCNTを含むこの構造は、電子源又は電子放出部として利用することができる。更に、微粒子41の軌道制御に使用された導電層23,25,27は、電子源のゲート電極又は電子の引き出し電極として使用できる。例えば、図示されているように、上位の導電層27に高電位を与え、基板21に低電位を与えることで、CNTに高い電圧を与えることができ、その電圧が閾電圧を超えるならば、電子が放出される。   FIG. 4 shows the structure thus created. This structure including the CNT denoted by reference numeral 42 can be used as an electron source or an electron emission portion. Further, the conductive layers 23, 25 and 27 used for the trajectory control of the fine particles 41 can be used as a gate electrode of an electron source or an electron extraction electrode. For example, as shown in the figure, by applying a high potential to the upper conductive layer 27 and applying a low potential to the substrate 21, a high voltage can be applied to the CNT, and if that voltage exceeds the threshold voltage, Electrons are emitted.

図5は、CNTを電子源に使用する電子放出装置の従来例を示す。このような電子放出装置については、例えば、Ito
et al.、IEEE Electron Device. Lett., 22 (2001) 426.に記載されている。図示されているように、従来例ではCNTは凹部内全域に一様に分布するような構造が形成される。一方、凹部内側の電位又は電界強度は、引き出し電極からの距離に応じて異なるので、凹部の中央と端部(絶縁層の内壁部)では異なる大きさになる。従って、引き出し電極に印加する電圧を0から徐々に大きくしていった場合に、端部付近に位置するCNTは、中央付近に位置するCNTよりも先に電子を放出することになる。一般に、電極に近い側の電界強度は、電極から離れた中央付近のものより大きくなる。このため、一部のCNTが電子を放出し始める電圧と、総てのCNTが電子を放出する電圧との間に隔たりが生じ、装置全体から電子を放出させる閾電圧にばらつきが生じる。これは、電子放出装置の制御性の観点からは不都合である。これに対して、図4に示されるように、凹部内の一定の箇所だけに(例えば中央付近にのみ)CNTを設けることができれば、そのような閾値のばらつきは実質的になくなり、電子放出装置の制御性が非常に好都合になる。
FIG. 5 shows a conventional example of an electron emission device using CNT as an electron source. For such an electron emission device, for example, Ito
et al. , IEEE Electron Device. Lett. , 22 (2001) 426. It is described in. As shown in the figure, in the conventional example, a structure is formed in which CNTs are uniformly distributed over the entire area in the recess. On the other hand, the electric potential or electric field strength inside the recess differs depending on the distance from the extraction electrode, and therefore has different sizes at the center and end (inner wall portion of the insulating layer) of the recess. Therefore, when the voltage applied to the extraction electrode is gradually increased from 0, the CNT located near the end emits electrons earlier than the CNT located near the center. Generally, the electric field strength on the side closer to the electrode is larger than that near the center away from the electrode. For this reason, there is a gap between the voltage at which some CNTs start to emit electrons and the voltage at which all CNTs emit electrons, resulting in variations in the threshold voltage at which electrons are emitted from the entire device. This is inconvenient from the viewpoint of controllability of the electron emission device. On the other hand, as shown in FIG. 4, if the CNT can be provided only at a certain location in the recess (for example, only near the center), such a variation in threshold value is substantially eliminated, and the electron emission device The controllability is very convenient.

本実施例によれば、粒子を基板に導入する際に使用された導電層が、電子放出装置の引き出し電極にも使用される。更に、作成済みの複数の導電層は、引き出し電極だけでなく、電子を加速又は減速するための調整用の電極にも使用できる。したがって、本実施例によれば、電子放出装置の製造工程において、電子を放出する基点を作成する工程と、放出される電子を制御するための電極を作成する工程とを一緒に行うことができ、製造工程を著しく効率化させることができる。   According to this embodiment, the conductive layer used when introducing the particles into the substrate is also used for the extraction electrode of the electron emission device. Further, the plurality of prepared conductive layers can be used not only for extraction electrodes but also for adjustment electrodes for accelerating or decelerating electrons. Therefore, according to the present embodiment, in the manufacturing process of the electron-emitting device, the step of creating a base point for emitting electrons and the step of creating an electrode for controlling the emitted electrons can be performed together. The manufacturing process can be remarkably made efficient.

図6は、本発明の一実施例によるトランジスタの基本構造(横端面図)を示す。上記の実施例と同様に、導電層23,25,27に適切な電位が与えられ、CNT用の触媒微粒子41が基板21上にパターニングされる。本実施例では、図中右側の導電層に例えば5ボルトのような適切な電圧を印加しながら、CNTが成長させられる。CNTは電場の向きに成長するので、図示されるように、CNTは、凹部の底部から内壁面に沿って成長し、上位の導電層27(右側)に至る。本実施例では、凹部の内壁に絶縁層62が設けられている。絶縁層62は、凹部の領域が形成される前又は後の何れの時点でも設けることができる。CNTはチャネルを形成し、下位及び中位の導電層23,25はゲート電極を形成し、基板21及び上位の導電層27はソース及びドレインを形成し、全体として1つのトランジスタが形成される。   FIG. 6 shows a basic structure (lateral end view) of a transistor according to an embodiment of the present invention. Similar to the above embodiment, an appropriate potential is applied to the conductive layers 23, 25, 27, and the CNT catalyst fine particles 41 are patterned on the substrate 21. In this embodiment, CNTs are grown while applying an appropriate voltage such as 5 volts to the conductive layer on the right side of the drawing. Since CNT grows in the direction of the electric field, as shown in the figure, CNT grows along the inner wall surface from the bottom of the recess and reaches the upper conductive layer 27 (right side). In this embodiment, an insulating layer 62 is provided on the inner wall of the recess. The insulating layer 62 can be provided at any time before or after the concave region is formed. The CNT forms a channel, the lower and middle conductive layers 23 and 25 form a gate electrode, the substrate 21 and the upper conductive layer 27 form a source and a drain, and one transistor is formed as a whole.

図7(平面図)に示されるように、本発明によれば、微粒子41を直線状に並べることができる。このため、それらを基点として、多数のCNTを互いに平行に成長させることができ、チャネルに流れる電流量を容易に大きくすることができる。これに対して、従来の方法では微粒子41を直線状に並べることは困難であるので、図8に示されるように、ある面内に一様に微粒子41が分布してしまう。これらの微粒子を基点にCNTを成長させると、例えば同電極内の微粒子がCNTにより架橋されてしまう。また、成長の進行方向に存在する別のCNTのため、複数のチューブが結束されたバンドル構造が形成されてしまう場合も考えられる。このような構造はもはや単一のチューブの集合ではなく、電気的性質も単一のCNTとは大きく相違するので、トランジスタの動作特性も大きく変わってしまう。   As shown in FIG. 7 (plan view), according to the present invention, the fine particles 41 can be arranged linearly. For this reason, many CNTs can be grown in parallel with each other as a base point, and the amount of current flowing through the channel can be easily increased. On the other hand, since it is difficult to arrange the fine particles 41 in a straight line by the conventional method, the fine particles 41 are uniformly distributed in a certain plane as shown in FIG. When CNTs are grown using these fine particles as a starting point, for example, the fine particles in the same electrode are cross-linked by CNTs. Further, there may be a case where a bundle structure in which a plurality of tubes are bundled is formed due to another CNT existing in the growth progress direction. Such a structure is no longer an assembly of a single tube, and its electrical properties are very different from those of a single CNT, so that the operation characteristics of the transistor are also greatly changed.

以下、本発明により教示される手段を例示的に列挙する。   Hereinafter, the means taught by the present invention will be listed as an example.

(付記1)
基板上に絶縁層及び導電層の交互層を形成し、
前記交互層の一部を除去し、交互層の下地を露出させ、
1以上の導電層に所定の電位を与え、帯電した粒子を交互層の下地へ導く、
ことを特徴とする粒子を堆積する方法。
(Appendix 1)
Forming alternating layers of insulating and conductive layers on the substrate;
Removing a portion of the alternating layer, exposing the base of the alternating layer,
Applying a predetermined potential to one or more conductive layers to guide the charged particles to the base of the alternating layers;
A method of depositing particles characterized in that.

(付記2)
前記交互層が、3以上の導電層を有する
ことを特徴とする付記1記載の方法。
(Appendix 2)
The method according to claim 1, wherein the alternating layers have three or more conductive layers.

(付記3)
前記3つの導電層の間に介在する2つの絶縁層に、大きさが等しく向きの異なる電場が印加されるように、1以上の導電層に電位が与えられる
ことを特徴とする付記2記載の方法。
(Appendix 3)
The potential of one or more conductive layers is applied to two insulating layers interposed between the three conductive layers so that electric fields having the same magnitude and different directions are applied to the two insulating layers. Method.

(付記4)
前記粒子が、カーボンナノチューブ用の触媒微粒子である
ことを特徴とする付記1記載の方法。
(Appendix 4)
The method according to claim 1, wherein the particles are catalyst fine particles for carbon nanotubes.

(付記5)
基板上に絶縁層を介して積層された複数の導電層と、
前記絶縁層及び導電層の一部を貫通し、前記基板の一部を露出させる凹部内の一部に形成された電子放出部と、
前記導電層に与える電位を調整する手段と、
を備えることを特徴とする電子放出装置。
(Appendix 5)
A plurality of conductive layers stacked on the substrate via an insulating layer;
An electron emission portion formed in a part of a recess penetrating a part of the insulating layer and the conductive layer and exposing a part of the substrate;
Means for adjusting a potential applied to the conductive layer;
An electron emission device comprising:

(付記6)
前記電子放出部が、微粒子より成る
ことを特徴とする付記5記載の電子放出装置。
(Appendix 6)
The electron emission device according to appendix 5, wherein the electron emission portion is made of fine particles.

(付記7)
前記電子放出部が、微粒子及び該微粒子から成長したカーボンナノチューブより成る
ことを特徴とする付記5記載の電子放出装置。
(Appendix 7)
The electron emission device according to appendix 5, wherein the electron emission portion is composed of fine particles and carbon nanotubes grown from the fine particles.

(付記8)
前記電子放出部を構成する微粒子が、基板の一部に集束して堆積されている
ことを特徴とする付記5記載の電子放出装置。
(Appendix 8)
The electron emission apparatus according to appendix 5, wherein the fine particles constituting the electron emission portion are focused and deposited on a part of the substrate.

(付記9)
前記電子放出部が、カーボンナノチューブより成る
ことを特徴とする付記5記載の電子放出装置。
(Appendix 9)
The electron emission device according to appendix 5, wherein the electron emission portion is made of carbon nanotubes.

(付記10)
基板上に絶縁層を介して積層された複数の導電層と、
前記絶縁層及び導電層を貫通する凹部の底面の一部から前記凹部の内壁面に沿って導電層に至る導電性経路と、
1以上の導電層に与える電位を調整する手段と、
を備えることを特徴とするトランジスタ。
(Appendix 10)
A plurality of conductive layers stacked on the substrate via an insulating layer;
A conductive path from a part of the bottom surface of the recess penetrating the insulating layer and the conductive layer to the conductive layer along the inner wall surface of the recess;
Means for adjusting the potential applied to the one or more conductive layers;
A transistor comprising:

(付記11)
前記凹部が、前記複数の導電層を貫通する開口状に形成される
ことを特徴とする付記10記載のトランジスタ。
(Appendix 11)
11. The transistor according to appendix 10, wherein the recess is formed in an opening that penetrates the plurality of conductive layers.

(付記12)
前記導電性経路がチャネルを形成し、前記導電層の少なくとも1つがゲート電極を形成する
ことを特徴とする付記10記載のトランジスタ。
(Appendix 12)
The transistor according to appendix 10, wherein the conductive path forms a channel, and at least one of the conductive layers forms a gate electrode.

(付記13)
チャネルを形成する前記導電性経路が、カーボンナノチューブより成る
ことを特徴とする付記10記載のトランジスタ。
(Appendix 13)
The transistor according to appendix 10, wherein the conductive path forming the channel is made of carbon nanotubes.

本発明の一実施例に使用可能な粒子を堆積させるシステムを示す。1 illustrates a system for depositing particles that can be used in one embodiment of the present invention. 本発明の一実施例による基板構造を示す図である。It is a figure which shows the board | substrate structure by one Example of this invention. 本発明の一実施例による基板構造を示す図である。It is a figure which shows the board | substrate structure by one Example of this invention. 本発明の一実施例による電子放出装置を示す図である。It is a figure which shows the electron emission apparatus by one Example of this invention. 従来例による電子放出装置を示す図である。It is a figure which shows the electron emission apparatus by a prior art example. 本発明の一実施例によるトランジスタの横端面図である。1 is a lateral end view of a transistor according to an embodiment of the present invention. 本発明の一実施例によるトランジスタの部分的な平面図である。1 is a partial plan view of a transistor according to an embodiment of the present invention. 従来法で作成したチャネルを表現する図である。It is a figure expressing the channel created with the conventional method.

符号の説明Explanation of symbols

21 基板
22,24,26 絶縁増
23,25,27 導電層
29 ホール又は凹部
41 微粒子
42 CNT
62 絶縁層
21 Substrate 22, 24, 26 Insulation 23, 25, 27 Conductive layer 29 Hole or recess 41 Fine particle 42 CNT
62 Insulation layer

Claims (4)

基板上に複数の絶縁層及び複数の導電層の交互層を形成し、
前記交互層の一部を除去し、交互層の下地を露出させ、
露出した前記下地を底面とするとともに前記交互層の内壁面を有する凹部を形成し、
前記複数の導電層のうち1以上の導電層に所定の電位を与え、カーボンナノチューブ用の触媒微粒子を前記凹部の底面へ導き、
前記1以上の導電層に所定の電位を与えることにより、前記凹部の底面に導かれた前記カーボンナノチューブ用の触媒微粒子を基点として前記凹部の底面から前記内壁面に沿ってカーボンナノチューブを成長させることを特徴とするカーボンナノチューブの成長方法。
Forming alternating layers of a plurality of insulating layers and a plurality of conductive layers on a substrate;
Removing a portion of the alternating layer, exposing the base of the alternating layer,
Forming a recess having an inner wall surface of the alternating layer as the bottom surface of the exposed base;
Giving a predetermined potential to one or more conductive layers of the plurality of conductive layers leads to catalyst fine particles for carbon nanotubes to the bottom surface of the recess,
By giving a predetermined potential to the one or more conductive layers, growing carbon nanotubes along the inner wall surface from the bottom surface of the recess as a reference point the catalyst fine particles for the carbon nanotube guided on the bottom of the recess A carbon nanotube growth method characterized by the above.
前記交互層が、3以上の導電層を有する
ことを特徴とする請求項1記載のカーボンナノチューブの成長方法。
The carbon nanotube growth method according to claim 1, wherein the alternating layers have three or more conductive layers.
前記3つの導電層の間に介在する2つの絶縁層に、大きさが等しく向きの異なる電場が印加されるように、1以上の導電層に電位が与えられる
ことを特徴とする請求項2記載のカーボンナノチューブの成長方法。
The potential is applied to one or more conductive layers so that electric fields of equal magnitude and different directions are applied to two insulating layers interposed between the three conductive layers. Carbon nanotube growth method.
基板上に形成された複数の絶縁層及び複数の導電層からなる交互層と、
前記交互層を貫通して形成され、露出した前記基板表面を底面とし、内壁に絶縁層が設けられた凹部の前記底面の一部から前記凹部の内壁面に沿って上位の導電層に至る導電性経路と、
前記複数の導電層のうち1以上の導電層に与える電位を調整する手段と
を備え、前記導電性経路は前記交互層を貫通して形成された凹部の底面に設けられた粒子を基点とし、前記1以上の導電層により形成された電場により、前記凹部の内壁面に沿って成長したものである、ことを特徴とするトランジスタ。
Alternating layers comprising a plurality of insulating layers and a plurality of conductive layers formed on a substrate;
Is formed through the alternating layers, the exposed surface of the substrate and the bottom surface, electrically conductive lead to the conductive layer of the upper along a part of the bottom surface of the recess having an insulating layer provided on the inner wall on the inner wall surface of said recess Sex pathways,
And means for adjusting the potential applied to one or more conductive layers of the plurality of conductive layers, the conductive path, the particles provided on the bottom surface of the recess formed through the alternating layers to a base point A transistor grown along an inner wall surface of the recess by an electric field formed by the one or more conductive layers.
JP2005059381A 2005-03-03 2005-03-03 Carbon nanotube growth method and transistor Expired - Fee Related JP4796313B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005059381A JP4796313B2 (en) 2005-03-03 2005-03-03 Carbon nanotube growth method and transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005059381A JP4796313B2 (en) 2005-03-03 2005-03-03 Carbon nanotube growth method and transistor

Publications (2)

Publication Number Publication Date
JP2006244871A JP2006244871A (en) 2006-09-14
JP4796313B2 true JP4796313B2 (en) 2011-10-19

Family

ID=37051080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005059381A Expired - Fee Related JP4796313B2 (en) 2005-03-03 2005-03-03 Carbon nanotube growth method and transistor

Country Status (1)

Country Link
JP (1) JP4796313B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009193991A (en) * 2008-02-12 2009-08-27 Murata Mfg Co Ltd Zinc oxide quantum dot and its manufacturing method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58188043A (en) * 1982-04-28 1983-11-02 Inoue Japax Res Inc Beam processing device
JP2615411B2 (en) * 1993-12-27 1997-05-28 工業技術院長 Multiple electron beam irradiation apparatus and irradiation method
JP4010077B2 (en) * 1999-07-06 2007-11-21 ソニー株式会社 Cold cathode field emission device manufacturing method and cold cathode field emission display manufacturing method
JP3804594B2 (en) * 2002-08-02 2006-08-02 日本電気株式会社 Catalyst supporting substrate, carbon nanotube growth method using the same, and transistor using carbon nanotubes
WO2004105140A1 (en) * 2003-05-22 2004-12-02 Fujitsu Limited Field-effect transistor and its manufacturing method
JP3869394B2 (en) * 2003-06-30 2007-01-17 富士通株式会社 Fine particle deposition method and carbon nanotube formation method

Also Published As

Publication number Publication date
JP2006244871A (en) 2006-09-14

Similar Documents

Publication Publication Date Title
KR100686294B1 (en) Emission source having carbon nanotube, electronic microscope and electronic beam lithographic device using the same
KR100480773B1 (en) Method for fabricating triode-structure carbon nanotube field emitter array
US8115187B2 (en) Triodes using nanofabric articles and methods of making the same
JP2006297549A (en) Method for arranged vapor deposition of metal nanoparticle and method for growing carbon nanotube using metal nanoparticle
US7553472B2 (en) Nanotube forming methods
JP2006224296A (en) Carbon nanotube structure and method of manufacturing the same, and field emission device using the carbon nanotube structure and method of manufacturing the device
KR101651460B1 (en) Carbon nanotube array for focused field emission
KR20070046602A (en) Electron emission device, electron emission display apparatus having the same, and method of manufacturing the same
JP3869394B2 (en) Fine particle deposition method and carbon nanotube formation method
US20070041886A1 (en) Method of producing a carbon nanotube and a carbon nanotube structure
JP3982558B2 (en) Electron source having carbon nanotubes, electron microscope and electron beam drawing apparatus using the same
US20050067936A1 (en) Self-aligned gated carbon nanotube field emitter structures and associated methods of fabrication
JP4113545B2 (en) Carbon nanotube forming apparatus and method
JP4703270B2 (en) Electronic devices using nanostructures
JP2006196364A (en) Field electron emission element and its manufacturing method
JP4796313B2 (en) Carbon nanotube growth method and transistor
US20080074026A1 (en) Field emission electron source and method of manufacturing the same
US9754755B2 (en) Nanoparticle-templated lithographic patterning of nanoscale electronic components
CN111081505B (en) Nano cold cathode electron source with coplanar double-gate focusing structure and manufacturing method thereof
JP5246938B2 (en) Carbon nanotube growth substrate, transistor, and method of manufacturing carbon nanotube growth substrate
JP4997750B2 (en) Electronic device using carbon nanotube and method for manufacturing the same
KR20010058663A (en) Field emitter array using carbon nanotube and Manufacturing method thereof
US10903034B2 (en) Planar field emission transistor
JP2004359478A (en) Method for controlling form/position of fibrous carbon, fibrous carbon element position-controlled using the method, and device using the element
KR102358284B1 (en) Electron emission and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110729

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees