JP4794822B2 - Power semiconductor device - Google Patents

Power semiconductor device Download PDF

Info

Publication number
JP4794822B2
JP4794822B2 JP2004086035A JP2004086035A JP4794822B2 JP 4794822 B2 JP4794822 B2 JP 4794822B2 JP 2004086035 A JP2004086035 A JP 2004086035A JP 2004086035 A JP2004086035 A JP 2004086035A JP 4794822 B2 JP4794822 B2 JP 4794822B2
Authority
JP
Japan
Prior art keywords
heat
heat radiating
main wiring
semiconductor chip
cooler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004086035A
Other languages
Japanese (ja)
Other versions
JP2005276968A (en
Inventor
健史 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004086035A priority Critical patent/JP4794822B2/en
Publication of JP2005276968A publication Critical patent/JP2005276968A/en
Application granted granted Critical
Publication of JP4794822B2 publication Critical patent/JP4794822B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、電力変換器等のパワー半導体装置に関するものである。   The present invention relates to a power semiconductor device such as a power converter.

電力変換器等のパワー半導体装置は、一般に、半導体チップと主配線電極とが同一の放熱板上に配置された構造を備えている。そして半導体チップと主配線電極とは、アルミワイヤ等の主配線によって接続されている（非特許文献１参照）。また、主配線電極の一端は、ケース外部に引出されてコンデンサや負荷等の外部回路機器と接続されている。   A power semiconductor device such as a power converter generally has a structure in which a semiconductor chip and a main wiring electrode are arranged on the same heat sink. The semiconductor chip and the main wiring electrode are connected by a main wiring such as an aluminum wire (see Non-Patent Document 1). One end of the main wiring electrode is drawn out of the case and connected to an external circuit device such as a capacitor or a load.

三菱電機技報Ｖｏｌ．７７，Ｎｏ．９，ｐ５６３〜ｐ．５６６（図４）Mitsubishi Electric Technical Report Vol. 77, no. 9, p563-p. 566 (FIG. 4)

以上説明した構造を備えているので、半導体チップから発せられる熱は、放熱板及びアルミワイヤを介して主配線電極へ伝達する。そして、主配線電極を介してコンデンサ等の外部回路機器へも伝達し、外部回路機器に熱的な影響を与える。   Since the structure described above is provided, the heat generated from the semiconductor chip is transmitted to the main wiring electrode through the heat sink and the aluminum wire. And it transmits also to external circuit devices, such as a capacitor | condenser, via a main wiring electrode, and it has a thermal influence on an external circuit device.

ここで、シリコンを材料とする半導体チップの最大温度は、通常１５０℃程度である。そのため、半導体チップから発せられた熱が主配線電極から外部回路機器に伝達しても、外部回路機器に与える熱的な影響は大きな問題ではなかった。   Here, the maximum temperature of a semiconductor chip made of silicon is usually about 150 ° C. Therefore, even if the heat generated from the semiconductor chip is transferred from the main wiring electrode to the external circuit device, the thermal influence on the external circuit device is not a big problem.

しかし、ＳｉＣ（炭化シリコン）のようなワイドバンドギャップ半導体を材料とする半導体チップは、半導体チップの温度が２００℃を超える高温でも動作が可能である。このような高温動作の利点を生かして、安価で簡素な冷却器を用いた場合には、主配線電極の温度が高温となり、外部回路機器に熱的な悪影響を与える可能性があった。   However, a semiconductor chip made of a wide band gap semiconductor such as SiC (silicon carbide) can be operated even at a high temperature exceeding 200 ° C. Taking advantage of such high temperature operation, when an inexpensive and simple cooler is used, the temperature of the main wiring electrode becomes high, which may cause a thermal adverse effect on external circuit equipment.

本発明は、以上の問題点に鑑みてなされたものであり、半導体チップを高温動作させても、主配線電極の温度上昇を抑制することができ、外部回路機器への熱的な影響を低減できるパワー半導体装置を提供するものである。   The present invention has been made in view of the above problems, and even if the semiconductor chip is operated at a high temperature, the temperature rise of the main wiring electrode can be suppressed, and the thermal influence on the external circuit device is reduced. The power semiconductor device which can be provided is provided.

請求項１に記載の発明に係るパワー半導体装置においては、放熱板と、前記放熱板の表主面上に絶縁部材を介して接合され、ＳｉＣを材料とする半導体チップと、前記放熱板の表主面上に接合された主配線電極と、を備えるパワー半導体装置であって、前記放熱板は、前記半導体チップが接合された第１放熱部と、前記主配線電極が接合された第２放熱部と、を備え、前記第１放熱部と前記第２放熱部とが所定間隔離れて配置されていることを特徴とする。 In the power semiconductor device according to the first aspect of the present invention, a heat sink, a semiconductor chip bonded to the front main surface of the heat sink via an insulating member, made of SiC , and a surface of the heat sink A power semiconductor device comprising: a main wiring electrode joined on a main surface, wherein the heat radiating plate includes a first heat radiating portion to which the semiconductor chip is joined and a second heat radiating to which the main wiring electrode is joined. And the first heat radiating part and the second heat radiating part are arranged at a predetermined interval.

請求項１に記載のパワー半導体装置は、ＳｉＣを材料とする半導体チップが接合されている第１放熱部と、主配線電極が接合されている第２放熱部とが所定間隔離れて配置されているので、ＳｉＣを材料とする半導体チップから発生した熱が第１放熱部から第２放熱部へ伝達するのを抑えることができる。その結果、主配線電極の温度上昇を抑制することができる。
The power semiconductor device according to claim 1, wherein a first heat radiating portion to which a semiconductor chip made of SiC is bonded and a second heat radiating portion to which a main wiring electrode is bonded are arranged at a predetermined interval. Therefore, it is possible to suppress the heat generated from the semiconductor chip made of SiC from being transmitted from the first heat radiating portion to the second heat radiating portion. As a result, the temperature rise of the main wiring electrode can be suppressed.

請求項６に記載のパワー半導体装置は、主配線電極に伝達した熱を第３冷却器を介して放熱できるように構成されているので、主配線電極の温度上昇を抑制することができる。そして、主配線電極に接続される外部回路機器への熱的な悪影響を防止できる。   Since the power semiconductor device according to the sixth aspect is configured so that the heat transmitted to the main wiring electrode can be dissipated through the third cooler, the temperature increase of the main wiring electrode can be suppressed. Further, it is possible to prevent a thermal adverse effect on the external circuit device connected to the main wiring electrode.

実施の形態１．
図１，２を参照して、本実施の形態１に係るパワー半導体装置の構成について説明する。図１は、本発明の実施の形態１に係るパワー半導体装置の中核部分を示す断面図である。図２は、主配線電極３，４の位置関係を示すための上面図である。ここで図１は、図２のＡ−Ａ線断面図に対応している。 Embodiment 1 FIG.
The configuration of the power semiconductor device according to the first embodiment will be described with reference to FIGS. 1 is a cross-sectional view showing a core portion of a power semiconductor device according to Embodiment 1 of the present invention. FIG. 2 is a top view for showing the positional relationship between the main wiring electrodes 3 and 4. Here, FIG. 1 corresponds to a cross-sectional view taken along line AA of FIG.

絶縁部材６の表主面上に電極パターン２を介して半導体チップ１が接合されている。絶縁部材６は、セラミックスや樹脂を材料としている。半導体チップ１の上面及び下面には、図示しない上部電極及び下部電極がそれぞれ設けられている。そして、半導体チップ１の下部電極と電極パターン２とは、電気的に接合されている。ここで、この接合はどのような方法であってもよい。例えば、高温半田材等の接合材を用いる方法、あるいは、圧接力による物理的な方法等を用いることができる。   The semiconductor chip 1 is bonded to the front main surface of the insulating member 6 via the electrode pattern 2. The insulating member 6 is made of ceramics or resin. An upper electrode and a lower electrode (not shown) are respectively provided on the upper surface and the lower surface of the semiconductor chip 1. The lower electrode of the semiconductor chip 1 and the electrode pattern 2 are electrically joined. Here, this joining may be performed by any method. For example, a method using a bonding material such as a high-temperature solder material or a physical method using a pressure contact force can be used.

絶縁部材６の裏主面は、放熱部８ａ（第１放熱部）の表主面上に半田等の接合部１４を介して接合されている。そして放熱部８ａは、耐熱樹脂（耐熱部材）９を介して放熱部（第２放熱部）８ｂと接合されて放熱板８を構成している。ここで、放熱部８ａ，８ｂは、放熱部８ａの側面が放熱部８ｂの側面と対向するように接合されている。放熱部８ｂの表主面上には、絶縁材１７を介して主配線電極３が接合されている。そして、主配線電極３上には絶縁材１８を介して主配線電極４が接合されている。   The back main surface of the insulating member 6 is bonded to the front main surface of the heat radiating portion 8a (first heat radiating portion) via a bonding portion 14 such as solder. The heat radiating portion 8 a is joined to the heat radiating portion (second heat radiating portion) 8 b via the heat resistant resin (heat resistant member) 9 to constitute the heat radiating plate 8. Here, the heat radiating portions 8a and 8b are joined so that the side surface of the heat radiating portion 8a faces the side surface of the heat radiating portion 8b. The main wiring electrode 3 is joined via the insulating material 17 on the front main surface of the heat radiating part 8b. The main wiring electrode 4 is bonded onto the main wiring electrode 3 via an insulating material 18.

以上説明したように、放熱板８は、半導体チップ１が接合された放熱部８ａと、主配線電極３，４が接合された放熱部８ｂを備えている。そして、放熱部８ａと放熱部８ｂは、耐熱樹脂９を挟んで所定間隔離れて配置されている。また、放熱部８ａ，８ｂは、熱伝導性の高いＣｕ（銅）等を材料としている。   As described above, the heat radiating plate 8 includes the heat radiating portion 8a to which the semiconductor chip 1 is bonded and the heat radiating portion 8b to which the main wiring electrodes 3 and 4 are bonded. The heat radiating portion 8a and the heat radiating portion 8b are arranged at a predetermined interval with the heat-resistant resin 9 interposed therebetween. Further, the heat radiating portions 8a and 8b are made of Cu (copper) or the like having high thermal conductivity.

電極パターン２と主配線電極３とが、主配線５によって接続されている。そして、半導体チップ１の図示しない上部電極と、主配線電極４とが主配線１３によって接続されている。主配線５，１３は例えばアルミワイヤである。ここで、半導体チップ１が、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｏｒ）やＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴ等のスイッチング素子の場合は、ゲート配線がさらに存在するが、図１においては省略している。   The electrode pattern 2 and the main wiring electrode 3 are connected by the main wiring 5. The upper electrode (not shown) of the semiconductor chip 1 and the main wiring electrode 4 are connected by the main wiring 13. The main wirings 5 and 13 are, for example, aluminum wires. Here, when the semiconductor chip 1 is a switching element such as an IGBT (Insulated Gate Bipolar Transistor) or a MOS (Metal Oxide Semiconductor) FET, for example, a gate wiring further exists, but is omitted in FIG.

主配線電極３，４は、コンデンサ又は負荷等の外部回路機器（図示せず）と接続される。そのため、主配線電極３，４の一部は、半導体チップ１を囲うように形成されたケース１２の外部に引出されている（図１，２参照）。放熱板８には、ケース１２が接合されている。また、ケース１２内はシリコンゲル等で充填されている。放熱板８の裏主面には、熱伝導グリース等の熱伝導材１０を介して冷却器１１が接合されている。   The main wiring electrodes 3 and 4 are connected to an external circuit device (not shown) such as a capacitor or a load. Therefore, a part of the main wiring electrodes 3 and 4 is drawn out of the case 12 formed so as to surround the semiconductor chip 1 (see FIGS. 1 and 2). A case 12 is joined to the heat sink 8. The case 12 is filled with silicon gel or the like. A cooler 11 is joined to the back main surface of the heat radiating plate 8 via a heat conductive material 10 such as heat conductive grease.

以上のように構成されているので、本実施の形態１に係るパワー半導体装置の熱伝達経路は概略図３のように表される。以下図３を参照して、熱伝達経路の構成について説明する。   Since it is configured as described above, the heat transfer path of the power semiconductor device according to the first embodiment is schematically shown in FIG. The configuration of the heat transfer path will be described below with reference to FIG.

半導体チップ１は、熱抵抗Ｒｊｃ１及び熱抵抗Ｒｊｂの一端に接続されている。熱抵抗Ｒｊｃ１の他端は放熱部８ａに接続されている。そして放熱部８ａは熱抵抗Ｒｃｆ１の一端に接続されている。熱抵抗Ｒｃｆ１の他端は冷却器１１に接続されている。   The semiconductor chip 1 is connected to one end of the thermal resistance Rjc1 and the thermal resistance Rjb. The other end of the thermal resistor Rjc1 is connected to the heat radiating portion 8a. The heat radiating portion 8a is connected to one end of the thermal resistance Rcf1. The other end of the thermal resistance Rcf1 is connected to the cooler 11.

熱抵抗Ｒｊｂの他端は主配線電極３に接続されている。また、主配線電極３には、熱抵抗Ｒｂｃ２の一端が接続されている。そして熱抵抗Ｒｂｃ２の他端は放熱部８ｂに接続されている。放熱部８ｂに熱抵抗Ｒｃｆ２の一端が接続されている。熱抵抗Ｒｃｆ２の他端は冷却器１１に接続されている。冷却器１１には、熱抵抗Ｒｆａの一端が接続されている。そして熱抵抗Ｒｆａの他端はＡｉｒ（空気）に接続されている。   The other end of the thermal resistance Rjb is connected to the main wiring electrode 3. In addition, one end of a thermal resistance Rbc2 is connected to the main wiring electrode 3. The other end of the thermal resistor Rbc2 is connected to the heat radiating portion 8b. One end of the thermal resistor Rcf2 is connected to the heat radiating portion 8b. The other end of the thermal resistance Rcf2 is connected to the cooler 11. One end of a thermal resistance Rfa is connected to the cooler 11. The other end of the thermal resistance Rfa is connected to Air (air).

ここで、熱抵抗Ｒｊｃ１，Ｒｃｆ１は、半導体チップ１−放熱部８ａ間の熱抵抗，放熱部８ａ−冷却器１１間の熱抵抗をそれぞれ示している。そして熱抵抗Ｒｊｃ１及びＲｃｆ１は、半導体チップ１の冷却性能に直接影響する。そのため、Ｒｊｃ１及びＲｃｆ１が小さな値になるように、半導体チップ１が配置されている領域の構造、材料等は設計される。   Here, the thermal resistances Rjc1 and Rcf1 indicate the thermal resistance between the semiconductor chip 1 and the heat dissipation part 8a and the thermal resistance between the heat dissipation part 8a and the cooler 11, respectively. The thermal resistances Rjc1 and Rcf1 directly affect the cooling performance of the semiconductor chip 1. Therefore, the structure, material, and the like of the region where the semiconductor chip 1 is arranged are designed so that Rjc1 and Rcf1 have small values.

また、熱抵抗Ｒｊｂ，Ｒｂｃ２，Ｒｃｆ２，Ｒｆａは、半導体チップ１−主配線電極３間の熱抵抗，主配線電極３−放熱部８ｂ間の熱抵抗、放熱部８ｂ−冷却器１１間の熱抵抗、冷却器１１−空気間の熱抵抗をそれぞれ示している。   The thermal resistances Rjb, Rbc2, Rcf2, and Rfa are the thermal resistance between the semiconductor chip 1 and the main wiring electrode 3, the thermal resistance between the main wiring electrode 3 and the heat radiation part 8b, and the thermal resistance between the heat radiation part 8b and the cooler 11, respectively. The thermal resistance between the cooler 11 and the air is shown respectively.

本実施の形態では、放熱部８ａと放熱部８ｂとは、耐熱樹脂９により熱的に分離しているので、放熱部８ａから放熱部８ｂへの熱の移動は無いものとしている。そのため、図３においては、放熱部８ａと放熱部８ｂを接続する熱伝達の経路は無い。   In the present embodiment, the heat radiating portion 8a and the heat radiating portion 8b are thermally separated by the heat-resistant resin 9, so that no heat is transferred from the heat radiating portion 8a to the heat radiating portion 8b. Therefore, in FIG. 3, there is no heat transfer path connecting the heat radiating portion 8a and the heat radiating portion 8b.

そして、主配線電極４及び主配線１３は、簡単化のため図３では省略している。また、半導体チップ１、主配線電極３、放熱部８ａ，８ｂ、及び冷却器１１において、それぞれの内部の熱抵抗は無視している。さらに主配線電極３の一部は外部回路機器と接続されている。そのため、主配線電極３を介した外部回路機器への熱流も存在がするが、その熱流も無視している。なお、冷却器１１は空冷の冷却器の場合を示している。   The main wiring electrode 4 and the main wiring 13 are omitted in FIG. 3 for simplicity. In the semiconductor chip 1, the main wiring electrode 3, the heat radiating portions 8 a and 8 b, and the cooler 11, the internal thermal resistance is ignored. Further, a part of the main wiring electrode 3 is connected to an external circuit device. Therefore, there is a heat flow to the external circuit device via the main wiring electrode 3, but the heat flow is also ignored. The cooler 11 is an air-cooled cooler.

本実施の形態に係るパワー半導体装置は、以上説明した熱伝達経路を有しているので、半導体チップ１で発生した熱は、主に熱抵抗Ｒｊｃ１を介して放熱部８ａに到達する。そして、熱抵抗Ｒｃｆ１を介して冷却器１１に到達する。さらに、冷却器１１と空気間の熱抵抗Ｒｆａを経て空気中に放出される。   Since the power semiconductor device according to the present embodiment has the heat transfer path described above, the heat generated in the semiconductor chip 1 reaches the heat radiating portion 8a mainly through the thermal resistance Rjc1. And it reaches the cooler 11 via the thermal resistance Rcf1. Furthermore, it is discharged into the air through the thermal resistance Rfa between the cooler 11 and the air.

ここで、放熱部８ａから放熱部８ｂへの熱の伝達が無いため、半導体チップ１から発生した熱が放熱部８ａから放熱部８ｂへ伝達し、さらに放熱部８ｂから主配線電極３に伝達することも無い。その結果、主配線電極３の温度上昇を抑えることができる。   Here, since there is no heat transfer from the heat radiating portion 8a to the heat radiating portion 8b, the heat generated from the semiconductor chip 1 is transferred from the heat radiating portion 8a to the heat radiating portion 8b and further transferred from the heat radiating portion 8b to the main wiring electrode 3. There is nothing. As a result, the temperature rise of the main wiring electrode 3 can be suppressed.

図３に示された熱伝達経路に基いて、主配線電極３の温度Ｔｂを求めると、概略的に、
Tb=Tf+((Rbc2+Rcf2)/(Rjb+Rbc2+Rcf2))・(Tj-Tf)・・・(1)
と表される。 When the temperature Tb of the main wiring electrode 3 is obtained based on the heat transfer path shown in FIG.
Tb = Tf + ((Rbc2 + Rcf2) / (Rjb + Rbc2 + Rcf2)) ・ (Tj-Tf) ... (1)
It is expressed.

ここで、Ｔｆは冷却器１１の温度、またＴｊは半導体チップ１の温度を示している。式（１）は、半導体チップ１の冷却構造に関連する熱抵抗Ｒｊｃ１、Ｒｃｆ１に依存しない。そのため、主配線電極３の温度は、半導体チップ１の冷却構造とは無関係に決定される。主配線電極３が形成された領域の構造及び材料等を適当に選ぶことにより、主配線電極３の温度上昇を、式（１）で表される程度に抑制することができる。なお、主配線電極４の温度は、主配線電極３上に接合されているので、主配線電極３の温度と同程度になる。   Here, Tf represents the temperature of the cooler 11 and Tj represents the temperature of the semiconductor chip 1. Expression (1) does not depend on the thermal resistances Rjc1 and Rcf1 related to the cooling structure of the semiconductor chip 1. Therefore, the temperature of the main wiring electrode 3 is determined irrespective of the cooling structure of the semiconductor chip 1. By appropriately selecting the structure, material, and the like of the region where the main wiring electrode 3 is formed, the temperature rise of the main wiring electrode 3 can be suppressed to the extent expressed by the formula (1). Note that the temperature of the main wiring electrode 4 is approximately the same as the temperature of the main wiring electrode 3 because it is bonded onto the main wiring electrode 3.

以上説明したように、本実施の形態では、放熱板８が放熱部８ａ及び放熱部８ｂを備えている。そして放熱部８ａと放熱部８ｂは熱的に分離している。そのため、半導体チップ１から発生した熱が放熱部８ａから放熱部８ｂへ伝達するのを抑えることができるので、主配線電極３，４の温度上昇を抑制することができる。具体的には、式（１）によって与えられる温度程度に抑制できる。また、主配線電極３，４の温度Ｔｂを決める熱抵抗Ｒｂｃ２、Ｒｃｆ２、Ｒｊｂは、半導体チップ１の冷却性能に影響しないため、材料、構造等の設計自由度を広くとることができる。   As described above, in the present embodiment, the heat radiating plate 8 includes the heat radiating portion 8a and the heat radiating portion 8b. The heat dissipating part 8a and the heat dissipating part 8b are thermally separated. Therefore, it is possible to suppress the heat generated from the semiconductor chip 1 from being transferred from the heat radiating portion 8a to the heat radiating portion 8b, and thus the temperature rise of the main wiring electrodes 3 and 4 can be suppressed. Specifically, the temperature can be suppressed to about the temperature given by the equation (1). Further, since the thermal resistances Rbc2, Rcf2, and Rjb that determine the temperature Tb of the main wiring electrodes 3 and 4 do not affect the cooling performance of the semiconductor chip 1, the design freedom of materials, structures, and the like can be widened.

なお、放熱部８ａ及び放熱部８ｂは耐熱樹脂９を介して接合される構成としたが、熱的に分離されていればよく、必ずしも耐熱樹脂９を必要としない。放熱部８ａと放熱部８ｂが所定間隔離れて配置されている構成でもよい。しかし、耐熱樹脂９を介して放熱部８ａ，８ｂを接合することで、放熱板８の強度を高めることができる。   In addition, although the heat radiation part 8a and the heat radiation part 8b were set as the structure joined via the heat resistant resin 9, it should just be thermally isolate | separated and the heat resistant resin 9 is not necessarily required. The heat dissipation part 8a and the heat dissipation part 8b may be configured to be spaced apart from each other by a predetermined distance. However, the strength of the heat radiating plate 8 can be increased by joining the heat radiating portions 8 a and 8 b through the heat-resistant resin 9.

本実施の形態では、放熱板８を２つの放熱部から構成したが、主配線電極３，４の配置によっては、さらに複数の放熱部から構成するようにしてもよい。例えば図４に示す変形例では、主配線電極３，４が異なる放熱部上にそれぞれ配置された場合の構成を示している。以下この変形例の構成について説明する。放熱板８は、放熱部８ａ，８ｂ，８ｃを有している。冷却器１１上に放熱部８ａが配置されている。そして放熱部８ａを挟むように、放熱部８ａから所定間隔離れて放熱部８ｂ，８ｃが冷却器１１上にそれぞれ配置されている。放熱部８ａ，８ｂ，８ｃの裏主面には、熱電導グリース１０を介して冷却器１１が接続されている。   In the present embodiment, the heat radiating plate 8 is composed of two heat radiating portions. However, depending on the arrangement of the main wiring electrodes 3, 4, it may be composed of a plurality of heat radiating portions. For example, the modification shown in FIG. 4 shows a configuration in which the main wiring electrodes 3 and 4 are respectively arranged on different heat radiation portions. The configuration of this modification will be described below. The heat radiating plate 8 has heat radiating portions 8a, 8b, and 8c. A heat radiating portion 8 a is disposed on the cooler 11. Then, the heat dissipating parts 8b and 8c are arranged on the cooler 11 so as to be spaced apart from the heat dissipating part 8a by a predetermined distance so as to sandwich the heat dissipating part 8a. A cooler 11 is connected to the back main surfaces of the heat radiating portions 8 a, 8 b, and 8 c via a thermal conductive grease 10.

そして放熱部８ａ上に絶縁部材６が半田等の接合部１４を介して接合されている。絶縁部材６上に電極パターン２が接合されている。そして、電極パターン２上に半導体チップ１が接合されている。半導体チップ１の上面及び下面には、図示しない上部電極及び下部電極がそれぞれ設けられている。そして、半導体チップ１の下部電極と電極パターン２とは、電気的に接合されている。   The insulating member 6 is joined to the heat radiating part 8a via a joining part 14 such as solder. The electrode pattern 2 is bonded on the insulating member 6. The semiconductor chip 1 is bonded onto the electrode pattern 2. An upper electrode and a lower electrode (not shown) are respectively provided on the upper surface and the lower surface of the semiconductor chip 1. The lower electrode of the semiconductor chip 1 and the electrode pattern 2 are electrically joined.

放熱部８ｂ上に絶縁部材２０が接合材２１を介して接合されている。そして絶縁部材２０の表主面には電極パターン２２が接合されている。そして電極パターン２２上に主配線電極３が接合されている。   The insulating member 20 is joined to the heat radiating part 8b via the joining material 21. An electrode pattern 22 is bonded to the front main surface of the insulating member 20. The main wiring electrode 3 is joined on the electrode pattern 22.

放熱部８ｃ上に絶縁部材１９が半田等の接合材２１を介して接合されている。そして絶縁部材１９の表主面には電極パターン２３が接合されている。そして電極パターン２３上には、主配線電極４が接合されている。そして半導体チップ１の図示しない上部電極と電極パターン２３が主配線１３によって接続されている。また電極パターン２と電極パターン２２が主配線５によって接続されている。ここで、半導体チップ１が、スイッチング素子の場合は、ゲート配線がさらに存在するが、図４においては省略している。   An insulating member 19 is joined to the heat radiating portion 8c via a joining material 21 such as solder. The electrode pattern 23 is bonded to the front main surface of the insulating member 19. On the electrode pattern 23, the main wiring electrode 4 is joined. The upper electrode (not shown) of the semiconductor chip 1 and the electrode pattern 23 are connected by the main wiring 13. The electrode pattern 2 and the electrode pattern 22 are connected by the main wiring 5. Here, when the semiconductor chip 1 is a switching element, a gate wiring further exists, but is omitted in FIG.

そして図示しないケースが半導体チップ１、及び主配線電極３，４を囲うように形成されている。また、主配線電極３，４の一部は外部回路機器（図示せず）と接続するためにケース外部に引出されている。   A case (not shown) is formed so as to surround the semiconductor chip 1 and the main wiring electrodes 3 and 4. A part of the main wiring electrodes 3 and 4 is drawn out of the case in order to connect to an external circuit device (not shown).

このような構成であっても、放熱部８ａと放熱部８ｂ，８ｃが分離して配置されているので、半導体チップ１から発生した熱が放熱部８ａから放熱部８ｂ，８ｃに伝達するのを低減することができる。その結果、主配線電極３，４の温度上昇を抑えることができる。放熱部８ａと放熱部８ｂ，８ｃ間は耐熱樹脂などの耐熱部材を介して接合するようにしてもよい。このようにすることで、放熱板８の強度を高めることができる。   Even in such a configuration, since the heat radiating portion 8a and the heat radiating portions 8b and 8c are arranged separately, the heat generated from the semiconductor chip 1 is transmitted from the heat radiating portion 8a to the heat radiating portions 8b and 8c. Can be reduced. As a result, the temperature rise of the main wiring electrodes 3 and 4 can be suppressed. You may make it join between the thermal radiation part 8a and the thermal radiation parts 8b and 8c via heat resistant members, such as heat resistant resin. By doing in this way, the intensity | strength of the heat sink 8 can be raised.

また、放熱板８の構造は、本実施の形態に示した構造に限定されるものではなく、半導体チップ１が配置された領域と、主配線電極３，４が配置された領域とが熱的に分離されるような構成であればよい。例えば、放熱板８に、半導体チップ１が接合される放熱部よりも大きな面積の開口部を設ける。そして、開口部以外の部分に主配線電極３，４を配置する。半導体チップ１が接合された放熱部を、開口部に接触しないように開口部内に配置してもよい。このような構造でも、半導体チップ１で発生した熱が主配線電極３，４に到達するのを低減することができる。図４に示したように主配線電極３，４が配置された場合でも放熱板８を３分割する必要が無くなるので、組み立てを容易にすることができる。   Further, the structure of the heat sink 8 is not limited to the structure shown in the present embodiment, and the region where the semiconductor chip 1 is disposed and the region where the main wiring electrodes 3 and 4 are disposed are thermally formed. Any structure may be used as long as it is separated. For example, the heat radiating plate 8 is provided with an opening having a larger area than the heat radiating portion to which the semiconductor chip 1 is bonded. Then, the main wiring electrodes 3 and 4 are arranged in a portion other than the opening. The heat radiating part to which the semiconductor chip 1 is bonded may be disposed in the opening so as not to contact the opening. Even with such a structure, it is possible to reduce the heat generated in the semiconductor chip 1 from reaching the main wiring electrodes 3 and 4. Even when the main wiring electrodes 3 and 4 are arranged as shown in FIG. 4, it is not necessary to divide the heat sink 8 into three parts, so that assembly can be facilitated.

実施の形態２．
図５は、本実施の形態に係るパワー半導体装置の中核部分を示す断面図である。本実施の形態においては、冷却器１１が、放熱部８ａの裏主面に接続された冷却器（第１冷却部）１１ａと放熱部８ｂの裏主面に接続された冷却器（第２冷却部）１１ｂとに分離した構造となっている。その他の構成は実施の形態１と同様であり、同一の構成には同一の符号を付し、重複する説明は省略する。 Embodiment 2. FIG.
FIG. 5 is a cross-sectional view showing a core portion of the power semiconductor device according to the present embodiment. In the present embodiment, the cooler 11 includes a cooler (first cooling unit) 11a connected to the back main surface of the heat radiating unit 8a and a cooler (second cooling) connected to the back main surface of the heat radiating unit 8b. Part) 11b. Other configurations are the same as those in the first embodiment, and the same components are denoted by the same reference numerals, and redundant description is omitted.

実施の形態１では、同一の冷却器１１上にパワー半導体装置チップが配置されているため、主配線電極の温度Ｔｂは、冷却器１１の温度Ｔｆよりも高くなる。本実施の形態では、冷却器１１ｂが冷却器１１ａから熱的に分離されているため、冷却器１１ａを介したパワー半導体チップ１からの熱伝達を抑制することができる。その結果、主配線電極３，４の温度をさらに低く抑えることができる。   In the first embodiment, since the power semiconductor device chip is arranged on the same cooler 11, the temperature Tb of the main wiring electrode is higher than the temperature Tf of the cooler 11. In the present embodiment, since the cooler 11b is thermally separated from the cooler 11a, heat transfer from the power semiconductor chip 1 through the cooler 11a can be suppressed. As a result, the temperature of the main wiring electrodes 3 and 4 can be further reduced.

また、ＳｉＣを材料とする半導体チップ１は高温動作が可能である。そのため、このような半導体チップ１を備えるパワー半導体装置は、性能を犠牲にして簡易で安価な冷却器１１を使用することができる。このような冷却器１１を用いた場合、冷却器１１の温度は必然的に高くなる。本発明はこのような場合でも、主配線電極３，４の温度を低く抑えることが可能であり、主配線電極３，４に接続される外部回路機器への耐熱性等の熱的な影響を軽減できる。   Further, the semiconductor chip 1 made of SiC can operate at a high temperature. Therefore, a power semiconductor device including such a semiconductor chip 1 can use a simple and inexpensive cooler 11 at the expense of performance. When such a cooler 11 is used, the temperature of the cooler 11 inevitably increases. Even in such a case, the present invention can keep the temperature of the main wiring electrodes 3 and 4 low, and the thermal effect such as heat resistance on the external circuit equipment connected to the main wiring electrodes 3 and 4 can be reduced. Can be reduced.

実施の形態３．
図６，７を参照して、本実施の形態３に係るパワー半導体装置の構成について説明する。図６は、実施の形態３に係るパワー半導体装置の中核部分を示す断面図である。図７は、図６の上面図を示している。また図６は、図７のＢ−Ｂ線断面図に対応している。実施の形態１と同一の構成には同一の符号を付し、重複する説明は省略する。 Embodiment 3 FIG.
The configuration of the power semiconductor device according to the third embodiment will be described with reference to FIGS. FIG. 6 is a cross-sectional view showing the core part of the power semiconductor device according to the third embodiment. FIG. 7 shows a top view of FIG. 6 corresponds to a cross-sectional view taken along line BB in FIG. The same components as those in the first embodiment are denoted by the same reference numerals, and redundant description is omitted.

本実施の形態においては、主配線電極３,４が放熱部８ｄ（第３放熱部）を備えている。ここで、図６，７の例では、主配線電極３，４が放熱部８ｄと一体に形成された例を示している。そして、ケース１２内部の放熱板８に対向する位置に、放熱部８ｄが接合されている。そして、冷却器１１ｃ（第３冷却部）がケース１２の外側上面に放熱部８ｃに対向するように接合されている。すなわち、図６，７に示された例では、放熱部８ｄと冷却器１１ｃとは、ケース材によって絶縁されて接合されている。ここで、ケース材に代えて、より高熱伝導性を有する絶縁材を設けてもよい。また、放熱部８ｄと冷却器１１ｃの絶縁が必要でない場合は、絶縁材を用いる必要はない。   In the present embodiment, the main wiring electrodes 3 and 4 are provided with a heat radiating portion 8d (third heat radiating portion). 6 and 7 show an example in which the main wiring electrodes 3 and 4 are formed integrally with the heat radiating portion 8d. And the heat radiating part 8d is joined to the position facing the heat radiating plate 8 inside the case 12. And the cooler 11c (3rd cooling part) is joined to the outer surface of the case 12 so as to oppose the heat radiating part 8c. That is, in the example shown in FIGS. 6 and 7, the heat radiating portion 8d and the cooler 11c are insulated and joined by the case material. Here, instead of the case material, an insulating material having higher thermal conductivity may be provided. Moreover, when insulation of the heat radiating part 8d and the cooler 11c is not necessary, it is not necessary to use an insulating material.

本実施の形態は、以上のような構造を備えているので、半導体チップ１から発生した熱が外部回路機器に到達する前に、放熱部８ｄから冷却器１１ｃを経て外部に放熱されるので、外部回路機器への熱による悪影響を防止することができる。   Since this embodiment has the above-described structure, before the heat generated from the semiconductor chip 1 reaches the external circuit device, it is radiated to the outside from the heat radiating portion 8d through the cooler 11c. The adverse effect of heat on the external circuit device can be prevented.

また、本実施の形態では、ケース１２を介して冷却器１１ｃを設けたが、主配線電極３，４に直接接合するようにしてもよい。そしてさらに、冷却器１１ｃを側面に設けてもよい。図８に、主電極配線３，４が放熱板８上の別々の位置に配置された場合の変形例を示す。放熱板８上に半田等の接合部１４を介して絶縁部材６が接合されている。そして、絶縁部材６上に電極パターン２が接合されている。電極パターン２上に半導体チップ１及び、半導体チップ１から所定間隔離れて主配線電極３が配置されている。このように、半導体チップ１の図示しない下部電極と主配線電極３は電極パターン２を介して接続されている。   Further, in the present embodiment, the cooler 11c is provided via the case 12, but it may be directly joined to the main wiring electrodes 3 and 4. Further, the cooler 11c may be provided on the side surface. FIG. 8 shows a modification in the case where the main electrode wirings 3 and 4 are arranged at different positions on the heat sink 8. The insulating member 6 is joined to the heat sink 8 via a joint 14 such as solder. The electrode pattern 2 is bonded on the insulating member 6. On the electrode pattern 2, the semiconductor chip 1 and the main wiring electrode 3 are arranged at a predetermined distance from the semiconductor chip 1. Thus, the lower electrode (not shown) of the semiconductor chip 1 and the main wiring electrode 3 are connected via the electrode pattern 2.

絶縁部材６から所定間隔離れて、絶縁部材１９が接合材２１を介して放熱板８上に接合されている。そして絶縁部材１９上には電極パターン２０が接合されている。そして電極パターン２０上に主配線電極４が接合されている。そして電極パターン２０と半導体チップ１の図示しない上部電極が主配線１３によって接続されている。ここで、半導体チップ１がスイッチング素子の場合は、ゲート配線がさらに存在するが、図８においては省略している。   An insulating member 19 is bonded onto the heat sink 8 via a bonding material 21 at a predetermined distance from the insulating member 6. An electrode pattern 20 is bonded on the insulating member 19. The main wiring electrode 4 is bonded onto the electrode pattern 20. The electrode pattern 20 and the upper electrode (not shown) of the semiconductor chip 1 are connected by the main wiring 13. Here, when the semiconductor chip 1 is a switching element, a gate wiring further exists, but is omitted in FIG.

そして、主配線電極３，４には冷却器１１ｃが接合されている。そして冷却器１１ｃは図示しないケース外部に突出している。このように形成した場合であっても、冷却器１１ｃを介して、主配線電極３，４から熱を放熱することができる。そのため外部回路機器に与える熱的な悪影響を軽減することができる。   A cooler 11 c is joined to the main wiring electrodes 3 and 4. The cooler 11c protrudes outside the case (not shown). Even in such a case, heat can be dissipated from the main wiring electrodes 3 and 4 through the cooler 11c. Therefore, it is possible to reduce the thermal adverse effect on the external circuit device.

また、本実施の形態に実施の形態１，２に示した構成を組み合わせた構成にすることもできる。すなわち図６において、放熱部８を、図１に示すように半導体チップ１を接合した放熱部８ａと、主配線電極３，４を配置した放熱部８ｂから構成し、放熱部８ａ及び放熱部８ｂを熱的に分離した構成してもよい（図１参照）。さらに、図５に示すように冷却器１１を冷却器１１ａと冷却器１１ｂに分割して構成し、放熱部８ａと放熱部８ｂにそれぞれ接続するように構成してもよい。このように構成することで、さらに外部回路機器に与える熱的な悪影響を低減できる。   Further, the present embodiment can be configured by combining the configurations shown in the first and second embodiments. That is, in FIG. 6, the heat radiating portion 8 is composed of a heat radiating portion 8a to which the semiconductor chip 1 is bonded and a heat radiating portion 8b in which the main wiring electrodes 3 and 4 are arranged as shown in FIG. May be separated thermally (see FIG. 1). Furthermore, as shown in FIG. 5, the cooler 11 may be divided into a cooler 11a and a cooler 11b and connected to the heat radiating portion 8a and the heat radiating portion 8b, respectively. With this configuration, it is possible to further reduce the adverse thermal effects on the external circuit device.

実施の形態１に係るパワー半導体装置の中核部分を示す断面図である。1 is a cross-sectional view showing a core part of a power semiconductor device according to a first embodiment. 実施の形態１に係るパワー半導体装置の中核部分を示す上面図である。3 is a top view showing a core part of the power semiconductor device according to the first embodiment. FIG. 実施の形態１に係るパワー半導体装置の熱伝達経路を示す図である。4 is a diagram showing a heat transfer path of the power semiconductor device according to the first embodiment. FIG. 実施の形態１に係るパワー半導体装置の変形例を示す断面図である。FIG. 10 is a cross-sectional view showing a modification of the power semiconductor device according to the first embodiment. 実施の形態２に係るパワー半導体装置の中核部分を示す断面図である。FIG. 6 is a cross-sectional view showing a core part of a power semiconductor device according to a second embodiment. 実施の形態３に係るパワー半導体装置の中核部分を示す断面図である。FIG. 6 is a cross-sectional view showing a core part of a power semiconductor device according to a third embodiment. 実施の形態３に係るパワー半導体装置の中核部分を示す上面図である。FIG. 6 is a top view showing a core part of a power semiconductor device according to a third embodiment. 実施の形態３に係るパワー半導体装置の変形例を示す断面図である。FIG. 10 is a cross-sectional view showing a modification of the power semiconductor device according to the third embodiment.

符号の説明Explanation of symbols

１ 半導体チップ、３，４ 主配線電極、６，１９，２０ 絶縁部材、８ａ，８ｂ，８ｃ，８ｄ 放熱部、１１ａ，１１ｂ，１１ｃ 冷却器。
DESCRIPTION OF SYMBOLS 1 Semiconductor chip, 3, 4 Main wiring electrode, 6, 19, 20 Insulating member, 8a, 8b, 8c, 8d Heat radiation part, 11a, 11b, 11c Cooler.

Claims (4)

放熱板と、
前記放熱板の表主面上に絶縁部材を介して接合され、ＳｉＣを材料とする半導体チップと、
前記放熱板の表主面上に接合された主配線電極と、
を備えるパワー半導体装置であって、
前記放熱板は、
前記半導体チップが接合された第１放熱部と、
前記主配線電極が接合された第２放熱部と、
を備え、
前記第１放熱部と前記第２放熱部とが所定間隔離れて配置されていることを特徴とするパワー半導体装置。 A heat sink,
A semiconductor chip bonded to the front main surface of the heat sink via an insulating member, and made of SiC ;
A main wiring electrode joined on the front main surface of the heat sink;
A power semiconductor device comprising:
The heat sink is
A first heat dissipating part to which the semiconductor chip is joined;
A second heat dissipating part to which the main wiring electrode is joined;
With
The power semiconductor device, wherein the first heat radiating portion and the second heat radiating portion are arranged at a predetermined interval. 前記第１放熱部と前記第２放熱部とが、耐熱部材を介して接合されていることを特徴とする請求項１に記載のパワー半導体装置。   The power semiconductor device according to claim 1, wherein the first heat radiating portion and the second heat radiating portion are joined via a heat-resistant member. 前記放熱板の裏主面に接合された冷却器、
をさらに備えることを特徴とする請求項１または請求項２に記載のパワー半導体装置。 A cooler joined to the back main surface of the heat sink;
The power semiconductor device according to claim 1, further comprising: 前記冷却器は、
前記第１放熱部の裏主面に接合された第１冷却器と、
前記第２放熱部の裏主面に接合された第２冷却器と、
を備えることを特徴とする請求項３に記載のパワー半導体装置。 The cooler is
A first cooler joined to the back main surface of the first heat radiation part;
A second cooler joined to the back main surface of the second heat radiation part;
The power semiconductor device according to claim 3, further comprising:
JP2004086035A 2004-03-24 2004-03-24 Power semiconductor device Expired - Lifetime JP4794822B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004086035A JP4794822B2 (en) 2004-03-24 2004-03-24 Power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004086035A JP4794822B2 (en) 2004-03-24 2004-03-24 Power semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009261859A Division JP5182274B2 (en) 2009-11-17 2009-11-17 Power semiconductor device

Publications (2)

Publication Number Publication Date
JP2005276968A JP2005276968A (en) 2005-10-06
JP4794822B2 true JP4794822B2 (en) 2011-10-19

Family

ID=35176326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004086035A Expired - Lifetime JP4794822B2 (en) 2004-03-24 2004-03-24 Power semiconductor device

Country Status (1)

Country Link
JP (1) JP4794822B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5206102B2 (en) 2008-05-08 2013-06-12 トヨタ自動車株式会社 Semiconductor device
JP2014033119A (en) * 2012-08-06 2014-02-20 Mitsubishi Electric Corp Semiconductor device
JP6335815B2 (en) * 2015-02-24 2018-05-30 三菱電機株式会社 Heat dissipation structure
JPWO2021166917A1 (en) * 2020-02-18 2021-08-26
DE102020127606B4 (en) 2020-10-20 2023-11-02 Semikron Elektronik Gmbh & Co. Kg Power electronic switching device with a heat-conducting device and method for its production
CN116601764A (en) * 2020-12-16 2023-08-15 三菱电机株式会社 Semiconductor device, power conversion device, and moving object

Also Published As

Publication number Publication date
JP2005276968A (en) 2005-10-06

Similar Documents

Publication Publication Date Title
JP5182274B2 (en) Power semiconductor device
JP6065979B2 (en) Semiconductor device
KR100536115B1 (en) Power semiconductor device
JP2019067949A (en) Semiconductor device
JP6988345B2 (en) Semiconductor device
WO2015005181A1 (en) Power conversion member
JP2015135895A (en) semiconductor module
JPWO2012026418A1 (en) Semiconductor device
JP6003624B2 (en) Semiconductor module
WO2022215357A1 (en) Semiconductor device
JP2014183078A (en) Semiconductor device
JP7163583B2 (en) semiconductor equipment
JP4794822B2 (en) Power semiconductor device
WO2019064874A1 (en) Power conversion device
JP7070661B2 (en) Semiconductor device
JP2004221381A (en) Semiconductor device
JP2019212809A (en) Semiconductor device
CN116072624A (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
JP2009117701A (en) Power module
JP2019102519A (en) Semiconductor device
JP7196761B2 (en) semiconductor equipment
JP2014041876A (en) Power semiconductor device
JP5925328B2 (en) Power semiconductor module
JP6763246B2 (en) Semiconductor device
WO2020189065A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091117

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091201

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20091225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110627

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110727

R150 Certificate of patent or registration of utility model

Ref document number: 4794822

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250