JP2015135895A - semiconductor module - Google Patents

semiconductor module Download PDF

Info

Publication number
JP2015135895A
JP2015135895A JP2014006656A JP2014006656A JP2015135895A JP 2015135895 A JP2015135895 A JP 2015135895A JP 2014006656 A JP2014006656 A JP 2014006656A JP 2014006656 A JP2014006656 A JP 2014006656A JP 2015135895 A JP2015135895 A JP 2015135895A
Authority
JP
Japan
Prior art keywords
pad
semiconductor module
electronic component
power semiconductor
snubber capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014006656A
Other languages
Japanese (ja)
Inventor
山下　賢哉
Masaya Yamashita
賢哉 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2014006656A priority Critical patent/JP2015135895A/en
Publication of JP2015135895A publication Critical patent/JP2015135895A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To avoid rise in temperature of a snubber capacitor configuring a snubber circuit and to suppress reduction in capacitance of the capacitor even when a temperature of a semiconductor element becomes high.SOLUTION: A power semiconductor module 10 comprises: transistors 1a and 1b; at least a pair of a gate terminal 6 and a source terminal 7 electrically connected with a semiconductor element; an electronic component electrically connected with the semiconductor element, and including a snubber capacitor 24; a pad 3 holding the semiconductor element on its upper surface; a pad 11 holding the electronic component on its upper surface; and heat radiation plates 21 and 22 holding the pad 3 and the pad 11 on their upper surfaces via an insulation member 23. At least a part of a lower region of the pad 3 and a lower region of the pad 11 in the heat radiation plates has gaps 26 for thermally separating from each other.

Description

本発明は、半導体モジュールに関する。   The present invention relates to a semiconductor module.

従来、電力用半導体素子としては、シリコン（Ｓｉ）を用いたＳｉ−ＩＧＢＴ（Insulated Gate Bipolar Transistor）が用いられてきた。しかし、ワイドバンドギャップ材料である炭化シリコン（ＳｉＣ）又は窒化ガリウム（ＧａＮ）で構成された電力用半導体素子が登場してからは、これらのワイドバンドギャップ材料への置換が進んでいる。   Conventionally, Si-IGBT (Insulated Gate Bipolar Transistor) using silicon (Si) has been used as a power semiconductor element. However, after the appearance of power semiconductor elements composed of silicon carbide (SiC) or gallium nitride (GaN), which are wide band gap materials, replacement with these wide band gap materials has progressed.

例えば、従来から用いられてきたＩＧＢＴをＳｉＣ−ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）に置換して、その動作速度を速くするには、これまでの回路構成及び実装構成を大幅に見直す必要がある。   For example, replacing conventional IGBTs with SiC-MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) and increasing their operating speed requires a substantial review of the circuit configuration and mounting configuration so far. .

複数の半導体チップ同士を最近接の間隔で配置し、電力用半導体モジュールの構造を最適に設計することで、ハーフブリッジ構成における接地と電源との間のインダクタンス（Ｌｍ）を限界まで低減することは可能である。しかしながら、電源安定化のためのコンデンサは、電力用半導体モジュールから所定の距離だけ離れて配置される。さらに、該コンデンサは、容量値が大きく、そのデバイス自身が持つインダクタンス値も大きい。 To reduce the inductance (L m ) between the ground and the power supply in the half-bridge configuration to the limit by arranging a plurality of semiconductor chips at the closest intervals and optimally designing the structure of the power semiconductor module Is possible. However, the capacitor for stabilizing the power supply is arranged at a predetermined distance from the power semiconductor module. Further, the capacitor has a large capacitance value and a large inductance value of the device itself.

従来のＩＧＢＴで構成される電力用半導体素子の回路には、電源安定用のコンデンサと比べて容量及びインダクタンス値が小さいスナバコンデンサ（snubber condenser）を電力用半導体モジュールの電源端子と接地端子との間に両端子に可能な限り近い位置に配置することによって、ノイズ対策を行ってきた。しかし、速いスイッチング速度を実現するには、これらの構成では十分ではない場合がある。すなわち、ノイズを十分に抑制するには、電力用半導体モジュールにおけるインダクタンス（Ｌｍ）を低減させるのに加えて、スナバコンデンサの配置をも見直さなければならない場合がある。 In a circuit of a power semiconductor element composed of a conventional IGBT, a snubber condenser having a smaller capacity and inductance value than a capacitor for stabilizing a power supply is provided between a power supply terminal and a ground terminal of the power semiconductor module. Noise countermeasures have been taken by placing them as close to both terminals as possible. However, these configurations may not be sufficient to achieve fast switching speeds. That is, in order to sufficiently suppress noise, in addition to reducing the inductance (L m ) in the power semiconductor module, it may be necessary to review the arrangement of the snubber capacitor.

ノイズを抑制する電力用半導体モジュールと、該電力用半導体モジュールにおけるスナバコンデンサの配置の一例が、特許文献１に記載されている。   Patent Document 1 discloses an example of a power semiconductor module that suppresses noise and the arrangement of snubber capacitors in the power semiconductor module.

図９に示すように、電力用半導体モジュール２００には、ハイサイド側にトランジスタ２０１ａ及びダイオード２０２ａが配置され、ローサイド側にトランジスタ２０１ｂ及びダイオード２０２ｂが配置されている。また、電力用半導体モジュール２００には、電力用端子として、電源端子２０３、接地端子２０４及び出力端子２０５がそれぞれ配置されている。   As shown in FIG. 9, in the power semiconductor module 200, a transistor 201a and a diode 202a are arranged on the high side, and a transistor 201b and a diode 202b are arranged on the low side. In the power semiconductor module 200, a power terminal 203, a ground terminal 204, and an output terminal 205 are disposed as power terminals.

電源端子２０３と接地端子２０４との間には、スナバコンデンサ２２４が配置されている。ここで、スナバコンデンサ２２４としては、複数の小型の積層セラミックコンデンサが用いられている。   A snubber capacitor 224 is disposed between the power supply terminal 203 and the ground terminal 204. Here, a plurality of small multilayer ceramic capacitors are used as the snubber capacitor 224.

このように、電力用半導体モジュールの内部に、スナバコンデンサ２２４を配置することで、各素子間に発生するサージ電圧を効果的に吸収することができる。ここで、スナバコンデンサ２２４と、ハイサイド素子であるトランジスタ２０１ａ及びダイオード２０２ａと、ローサイド素子であるトランジスタ２０１ｂ及びダイオード２０２ｂとを結ぶ電流ループの面積が、最小となる構成にすることが、設計上で重要である。   Thus, by arranging the snubber capacitor 224 inside the power semiconductor module, it is possible to effectively absorb the surge voltage generated between the elements. Here, the design is such that the area of the current loop connecting the snubber capacitor 224, the transistor 201a and the diode 202a which are the high-side elements, and the transistor 201b and the diode 202b which are the low-side elements is minimized. is important.

特開２００９−２２５６１２号公報JP 2009-225612 A

ＳｉＣ−ＭＯＳＦＥＴを用いることにより、その動作速度を速くするに際して、特許文献１に記載された構成では、１つの問題が生じる可能性がある。   When the operation speed is increased by using the SiC-MOSFET, the configuration described in Patent Document 1 may cause a problem.

図９に示されているように、電力用半導体モジュール２００の内部に配置された複数のスナバコンデンサ２２４は、電力用半導体素子（トランジスタ２０１ａ、２０１ｂ及びダイオード２０２ａ、２０２ｂ）の直近に配置されている。このため、動作時には、スナバコンデンサ２２４もこれら電力用半導体素子と同様に高温になってしまう可能性がある。特に、積層セラミックコンデンサを利用する場合は、温度による特性変動が大きく、電力用半導体素子の動作が安定しないという不具合が生じる可能性がある。   As shown in FIG. 9, the plurality of snubber capacitors 224 arranged in the power semiconductor module 200 are arranged in the immediate vicinity of the power semiconductor elements (transistors 201a and 201b and diodes 202a and 202b). . For this reason, during operation, the snubber capacitor 224 may become high temperature as well as these power semiconductor elements. In particular, in the case of using a multilayer ceramic capacitor, there is a possibility that a characteristic variation due to temperature is large and that the operation of the power semiconductor element is not stable.

具体的には、例えば、電力用半導体としてＳｉＣデバイスを用いる場合を考えると、各電力用半導体素子の温度が２５０℃となり、積層セラミックコンデンサの温度が１５０℃となって、該積層セラミックコンデンサの容量値は、室温での動作時の約半分以下にまで低減してしまう。積層セラミックコンデンサの容量が低下すると、サージエネルギーを十分に吸収しきれなくなって、サージ電圧がデバイスの耐圧を超えてしまうこととなるので、最悪の場合は、デバイスが破壊されてしまう可能性がある。   Specifically, for example, when considering the use of a SiC device as a power semiconductor, the temperature of each power semiconductor element is 250 ° C., the temperature of the multilayer ceramic capacitor is 150 ° C., and the capacitance of the multilayer ceramic capacitor is The value is reduced to about half or less of that at room temperature. If the capacity of the multilayer ceramic capacitor is reduced, the surge energy cannot be absorbed sufficiently and the surge voltage will exceed the breakdown voltage of the device. In the worst case, the device may be destroyed. .

本発明は、上記の問題に鑑み、電力用半導体素子が高温となっても、スナバ回路を構成するスナバコンデンサの温度上昇を回避し、該スナバコンデンサの容量の低下を抑制できるようにすることを目的とする。   In view of the above problems, the present invention is to avoid a temperature increase of a snubber capacitor that constitutes a snubber circuit and suppress a decrease in the capacity of the snubber capacitor even when the power semiconductor element becomes high temperature. Objective.

前記の目的を達成するため、本発明に係る半導体モジュールの一態様は、半導体素子を保持する第１パッドと、半導体素子と電気的に接続された第１スナバコンデンサを保持する第２パッドと、第１パッド及び第２パッドを保持する放熱板とを備え、放熱板は、第１パッドの下側領域と第２パッドの下側領域とを互いに熱的に分離するための分離部を有することを特徴とする。   In order to achieve the above object, one aspect of a semiconductor module according to the present invention includes a first pad that holds a semiconductor element, a second pad that holds a first snubber capacitor electrically connected to the semiconductor element, A heat sink that holds the first pad and the second pad, and the heat sink has a separation part for thermally separating the lower region of the first pad and the lower region of the second pad from each other. It is characterized by.

本発明に係る半導体モジュールによれば、半導体素子が高温となっても、スナバ回路を構成するスナバコンデンサの温度上昇を回避できるので、コンデンサの容量の低下を抑制することができる。   According to the semiconductor module of the present invention, even if the temperature of the semiconductor element becomes high, an increase in the temperature of the snubber capacitor constituting the snubber circuit can be avoided, so that a decrease in the capacitance of the capacitor can be suppressed.

図１（ａ）は第１の実施形態に係る電力用半導体モジュールを示す平面図である。図１（ｂ）は図１（ａ）のＩｂ−Ｉｂ線における断面図である。FIG. 1A is a plan view showing a power semiconductor module according to the first embodiment. FIG.1 (b) is sectional drawing in the Ib-Ib line | wire of Fig.1 (a). 図２は第１の実施形態に係る電力用半導体モジュールにおける電子部品実装用パッドに設けたくびれ部のくびれ幅と該電子部品実装用パッドの温度との関係を示すグラフである。FIG. 2 is a graph showing the relationship between the constriction width of the constricted portion provided in the electronic component mounting pad and the temperature of the electronic component mounting pad in the power semiconductor module according to the first embodiment. 図３は第１の実施形態に係る電力用半導体モジュールを構成する素子用放熱板及び電子部品用放熱板と、その上の構成部品の配置を示す平面図である。FIG. 3 is a plan view showing the arrangement of the element heat dissipation plate and the electronic component heat dissipation plate constituting the power semiconductor module according to the first embodiment, and the component parts thereon. 図４（ａ）は第１の実施形態の第１変形例に係る電力用半導体モジュールを示す平面図である。図４（ｂ）は第１変形例に制御基板を実装した平面図である。FIG. 4A is a plan view showing a power semiconductor module according to a first modification of the first embodiment. FIG. 4B is a plan view in which a control board is mounted on the first modification. 図５（ａ）は第１の実施形態の第２変形例に係る電力用半導体モジュールを示す平面図である。図５（ｂ）は第１の実施形態の第３変形例に係る電力用半導体モジュールを示す平面図である。FIG. 5A is a plan view showing a power semiconductor module according to a second modification of the first embodiment. FIG. 5B is a plan view showing a power semiconductor module according to a third modification of the first embodiment. 図６（ａ）は比較例に係る電力用半導体モジュールのターンオフ時の動作波形を示すグラフである。図６（ｂ）は第１の実施形態に係る電力用半導体モジュールのターンオフ時の動作波形を示すグラフである。FIG. 6A is a graph showing an operation waveform when the power semiconductor module according to the comparative example is turned off. FIG. 6B is a graph showing an operation waveform at the time of turn-off of the power semiconductor module according to the first embodiment. 図７（ａ）は第２の実施形態に係る電力用半導体モジュールを構成する放熱板を示す平面図である。図７（ｂ）は第２の実施形態に係る電力用半導体モジュールの内部構成を示す平面図である。Fig.7 (a) is a top view which shows the heat sink which comprises the semiconductor module for electric power which concerns on 2nd Embodiment. FIG. 7B is a plan view showing the internal configuration of the power semiconductor module according to the second embodiment. 図８（ａ）は第２の実施形態の一変形例に係る電力用半導体モジュールを構成する放熱板を示す平面図である。図８（ｂ）は図８（ａ）のVIIIｂ−VIIIｂ線における断面図である。FIG. 8A is a plan view showing a heat radiating plate constituting a power semiconductor module according to a modification of the second embodiment. FIG. 8B is a cross-sectional view taken along line VIIIb-VIIIb in FIG. 図９は従来の電力用半導体モジュールを示す平面図である。FIG. 9 is a plan view showing a conventional power semiconductor module.

（第１の実施形態）
第１の実施形態に係る電力用半導体モジュールについて、図１、図２及び図３を参照しながら説明する。電力用半導体モジュールは、半導体モジュールの一例である。 (First embodiment)
The power semiconductor module according to the first embodiment will be described with reference to FIG. 1, FIG. 2, and FIG. The power semiconductor module is an example of a semiconductor module.

図１（ａ）及び図１（ｂ）に示すように、本実施形態に係る電力用半導体モジュール１０は、電力用半導体素子の一例である、トランジスタ１ａ、１ｂ及びダイオード２ａ、２ｂを有している。トランジスタ１ａ、１ｂには、例えば、ワイドバンドギャップ材料の一例である、ＧａＮ又はＳｉＣを用いることができる。   As shown in FIGS. 1A and 1B, a power semiconductor module 10 according to this embodiment includes transistors 1a and 1b and diodes 2a and 2b, which are examples of power semiconductor elements. Yes. For example, GaN or SiC, which is an example of a wide band gap material, can be used for the transistors 1a and 1b.

電力用半導体モジュール１０には、トランジスタ１ａ、１ｂにそれぞれ対応したゲート端子６及びソース端子７が設けられている。各ゲート端子６及びソース端子７は、各トランジスタ１ａ、１ｂのゲートパッド及びソースパッドと、それぞれワイヤ線８ａ、８ｂによって接続されている。電源端子である正極端子３ａと接続されたパッド３の上には、ハイサイド側のトランジスタ１ａ及びダイオード２ａが、固着材によって接合されている。トランジスタ１ａのソースパッドと、ダイオード２ａのアノードパッドと、出力端子５ａとは、主電流を流す幅広のソースワイヤ線９によって電気的に接続されている。出力端子５ａと接続されたパッド５の上には、ローサイド側のトランジスタ１ｂ及びダイオード２ｂが、固着材によって接合されている。トランジスタ１ｂのソースパッドと、ダイオード２ｂのアノードパッドと、接地端子４とは、主電流を流す幅広のソースワイヤ線９によって電気的に接続されている。このような構成により、１パッケージで２ｉｎ１構成となるハーフブリッジの回路が実現される。接地端子４、及びパッド３、５は、リードフレームの一例である。   The power semiconductor module 10 is provided with a gate terminal 6 and a source terminal 7 corresponding to the transistors 1a and 1b, respectively. Each gate terminal 6 and source terminal 7 are connected to the gate pad and source pad of each transistor 1a, 1b by wire lines 8a, 8b, respectively. On the pad 3 connected to the positive electrode terminal 3a which is a power supply terminal, the high-side transistor 1a and the diode 2a are joined by a fixing material. The source pad of the transistor 1a, the anode pad of the diode 2a, and the output terminal 5a are electrically connected by a wide source wire line 9 through which a main current flows. On the pad 5 connected to the output terminal 5a, a low-side transistor 1b and a diode 2b are joined by a fixing material. The source pad of the transistor 1b, the anode pad of the diode 2b, and the ground terminal 4 are electrically connected by a wide source wire 9 through which a main current flows. With such a configuration, a half-bridge circuit having a 2-in-1 configuration in one package is realized. The ground terminal 4 and the pads 3 and 5 are examples of a lead frame.

本実施形態においては、正極端子３ａ及び接地端子４に対して、電子部品実装用パッド１１、１２を近接して配置し、電子部品実装用パッド１１、１２及びそのくびれ部１３を介して正極端子３ａ及び接地端子４を電気的に接続している。電子部品実装用パッド１１、１２には、スナバコンデンサ２４を含む電子部品を実装する。電子部品実装用パッド１１、１２には、スナバコンデンサ２４を含む電子部品により、スナバ回路が構成されている。スナバコンデンサ２４として、例えば、少なくとも１つの積層セラミックコンデンサを採用することができる。スナバコンデンサ２４は、第１スナバコンデンサの一例である。スナバコンデンサ２４は、そのアノード及びカソードを固着材によってそれぞれ電子部品実装用パッド１１、１２上に接合して実装される。このような構成により、スナバコンデンサ２４を介して正極端子３ａ及び接地端子４を接続する電流経路の長さを最小に設定できるので、この部分のスナバ回路のインダクタンスを最小に抑えることができる。   In the present embodiment, the electronic component mounting pads 11 and 12 are disposed close to the positive electrode terminal 3 a and the ground terminal 4, and the positive electrode terminal is interposed via the electronic component mounting pads 11 and 12 and the constricted portion 13. 3a and the ground terminal 4 are electrically connected. Electronic components including the snubber capacitor 24 are mounted on the electronic component mounting pads 11 and 12. On the electronic component mounting pads 11 and 12, a snubber circuit is constituted by electronic components including a snubber capacitor 24. As the snubber capacitor 24, for example, at least one multilayer ceramic capacitor can be adopted. The snubber capacitor 24 is an example of a first snubber capacitor. The snubber capacitor 24 is mounted with its anode and cathode bonded to the electronic component mounting pads 11 and 12 with a fixing material, respectively. With such a configuration, the length of the current path connecting the positive electrode terminal 3a and the ground terminal 4 via the snubber capacitor 24 can be set to a minimum, so that the inductance of the snubber circuit in this portion can be minimized.

ここで、本実施形態の構成では、トランジスタ１ａ、１ｂ及びダイオード２ａ、２ｂと、スナバコンデンサ２４との距離が短くなることから、該スナバコンデンサ２４は高温になりやすい。そこで、本実施形態においては、スナバコンデンサ２４を実装する電子部品実装用パッド１１、１２を、トランジスタ１ａ、１ｂ及びダイオード２ａ、２ｂと接続されているリードフレーム（パッド３、５）とスナバコンデンサ２４との電気的な接続を確保する一方、互いに断熱することが可能な構成としている。具体的には、本実施形態においては、電子部品実装用パッド１１、１２をくびれ部１３で正極端子３ａ又は接地端子４と接続することで、電気的な接続を確保する一方、互いに断熱することを可能としている。   Here, in the configuration of the present embodiment, since the distance between the transistors 1a and 1b and the diodes 2a and 2b and the snubber capacitor 24 is shortened, the snubber capacitor 24 is likely to become high temperature. Therefore, in this embodiment, the electronic component mounting pads 11 and 12 for mounting the snubber capacitor 24 are connected to the lead frames (pads 3 and 5) connected to the transistors 1a and 1b and the diodes 2a and 2b, and the snubber capacitor 24. While ensuring electrical connection with each other, they can be insulated from each other. Specifically, in the present embodiment, the electronic component mounting pads 11 and 12 are connected to the positive electrode terminal 3a or the ground terminal 4 by the constricted portion 13, thereby ensuring electrical connection while being insulated from each other. Is possible.

ここで、くびれ部１３の仕様の上限について考察する。銅（Ｃｕ）により構成されたリードフレームの厚さが１ｍｍであり、くびれ部１３の長さが２ｍｍであり、くびれ部１３の幅が１ｍｍであるとして、該くびれ部１３の熱抵抗を計算すると、５℃／Ｗとなる。トランジスタ１ａ、１ｂ及びダイオード２ａ、２ｂの温度が２５０℃になり、正極端子３ａ及び接地端子４の温度が１７５℃になった場合でも、正極端子３ａ及び接地端子４から１０Ｗの熱が流入する。しかしながら、電子部品実装用パッド１１、１２の温度は１２４℃に抑えられ、電力用半導体モジュール１０におけるスナバコンデンサ２４は、動作上、支障が生じない温度となる。従って、これらの構成であれば、くびれ部１３の幅が１ｍｍ以下の場合に、スナバコンデンサ２４の温度は１２５℃以内に抑えられるので、トランジスタ１ａ、１ｂ及びダイオード２ａ、２ｂの動作が安定する。すなわち、くびれ部１３の幅の上限は、１ｍｍである。   Here, the upper limit of the specification of the constricted part 13 will be considered. Assuming that the thickness of the lead frame made of copper (Cu) is 1 mm, the length of the constricted portion 13 is 2 mm, and the width of the constricted portion 13 is 1 mm, the thermal resistance of the constricted portion 13 is calculated. 5 ° C / W. Even when the temperature of the transistors 1a and 1b and the diodes 2a and 2b reaches 250 ° C., and the temperature of the positive terminal 3a and the ground terminal 4 reaches 175 ° C., 10 W of heat flows from the positive terminal 3a and the ground terminal 4. However, the temperature of the electronic component mounting pads 11 and 12 is suppressed to 124 ° C., and the snubber capacitor 24 in the power semiconductor module 10 becomes a temperature at which no trouble occurs in operation. Accordingly, with these configurations, when the width of the constricted portion 13 is 1 mm or less, the temperature of the snubber capacitor 24 is suppressed to within 125 ° C., so that the operations of the transistors 1a and 1b and the diodes 2a and 2b are stabilized. That is, the upper limit of the width of the constricted portion 13 is 1 mm.

本実施形態においては、このような構成とすることにより、熱によるスナバコンデンサ２４を含む電子部品の劣化を最小限に抑制することができ、ワイドバンドギャップ材料（例えばＧａＮ又はＳｉＣ）により構成されたデバイスを高速駆動させた場合においても、誤動作が生じる可能性を低くすることができる。特に、高温での動作を特徴とするＳｉＣ−ＭＯＳＦＥＴの場合、２５０℃を超える温度で動作させても、安定した高周波動作を実現することが可能となる。このように、本実施形態に係る電力用半導体モジュールは、簡素な構成で高温動作を実現することが可能であり、例えば電力変換機器の大幅な小型化を実現することが可能となる。   In this embodiment, such a configuration can minimize deterioration of electronic components including the snubber capacitor 24 due to heat, and is made of a wide band gap material (for example, GaN or SiC). Even when the device is driven at high speed, the possibility of malfunctioning can be reduced. In particular, in the case of a SiC-MOSFET characterized by high-temperature operation, stable high-frequency operation can be realized even when operated at a temperature exceeding 250 ° C. As described above, the power semiconductor module according to the present embodiment can realize a high-temperature operation with a simple configuration, and for example, can achieve a significant downsizing of a power conversion device.

本実施形態に係る構成では、電子部品実装用パッド１１、１２は、正極端子３ａと接地端子４との間に配置される。正極端子３ａと接地端子４との間の最小寸法は、デバイスの定格電圧によって決まる。例えば、定格が１２００Ｖのデバイスの場合は、正極端子３ａと接地端子４との間の最小寸法は、少なくとも１０ｍｍ程度は確保する必要がある。従って、この場合、電子部品実装用パッド１１、１２の幅寸法を２ｍｍとし、該パッド１１、１２同士の間隔を２ｍｍだけ確保すると、正極端子３ａと電子部品実装用パッド１２との間隔、及び接地端子４と電子部品実装用パッド１１との間隔は、例えばそれぞれ２ｍｍに設定される。図１（ｂ）に示すように、電子部品実装用パッド１１、１２は、モールド樹脂１４によって覆われているので、該パッド１１、１２同士に２ｍｍの間隔が確保できていれば、絶縁耐圧は１２００Ｖ以上となる。このような本実施形態に係る構成では、スナバコンデンサ２４の長さが２ｍｍ以上且つ６ｍｍ以下であれば実装が可能となる。なお、電子部品実装用パッド１１、１２は、パッケージの外周部から内側に１ｍｍ以上の距離をおいて配置されていればよい。このような設計ルールに従えば、パッケージの外部での電界強度を０．１ＭＶ／ｃｍ以下に設定できるので、十分な信頼性を確保することが可能となる。   In the configuration according to the present embodiment, the electronic component mounting pads 11 and 12 are disposed between the positive terminal 3 a and the ground terminal 4. The minimum dimension between the positive terminal 3a and the ground terminal 4 is determined by the rated voltage of the device. For example, in the case of a device with a rating of 1200 V, the minimum dimension between the positive terminal 3a and the ground terminal 4 needs to be at least about 10 mm. Therefore, in this case, if the width dimension of the electronic component mounting pads 11 and 12 is 2 mm and the distance between the pads 11 and 12 is 2 mm, the distance between the positive terminal 3a and the electronic component mounting pad 12 and the ground The distance between the terminal 4 and the electronic component mounting pad 11 is set to 2 mm, for example. As shown in FIG. 1B, since the electronic component mounting pads 11 and 12 are covered with the mold resin 14, if a 2 mm gap is secured between the pads 11 and 12, the withstand voltage is 1200V or higher. In the configuration according to the present embodiment, mounting is possible if the length of the snubber capacitor 24 is 2 mm or more and 6 mm or less. The electronic component mounting pads 11 and 12 need only be arranged at a distance of 1 mm or more inward from the outer periphery of the package. If such a design rule is followed, the electric field strength outside the package can be set to 0.1 MV / cm or less, so that sufficient reliability can be ensured.

ここで、例えば、電子部品実装用パッド１１と、トランジスタ１ｂのソース電極が接続される接地端子４との電気的な接続に関して、以下のような制約によって接続することが望ましいことを、本発明者は見出した。   Here, for example, regarding the electrical connection between the electronic component mounting pad 11 and the ground terminal 4 to which the source electrode of the transistor 1b is connected, it is desirable that the connection is desirable due to the following restrictions. Found.

本実施形態において、電力用半導体素子（トランジスタ１ａ、１ｂ等）が動作する際、スナバコンデンサ２４に流れる電流はパルス状であるため、瞬間電流量は大きいが、電流が流れる時間は短い。従って、本実施形態において、スナバコンデンサ２４に流れる電流の平均電流量は小さく、上記の目的に鑑みた場合には、接地端子４から電子部品実装用パッド１１への電気的な接続は、熱抵抗が十分に小さくなるような小電流用の接続で十分である。   In the present embodiment, when the power semiconductor element (transistors 1a, 1b, etc.) operates, the current flowing through the snubber capacitor 24 is pulsed, so the instantaneous current amount is large, but the current flowing time is short. Therefore, in the present embodiment, the average current amount of the current flowing through the snubber capacitor 24 is small, and in view of the above object, the electrical connection from the ground terminal 4 to the electronic component mounting pad 11 is a thermal resistance. A small current connection is sufficient so that is sufficiently small.

例えば、定格が６００Ｖで７５Ａのパワーモジュールを、立ち上がり時間ｔｒ及び立ち下がり時間ｔｆが２０ｎｓ程度でスイッチング動作をさせた場合を考える。この場合、スイッチング動作をさせた際の転流動作に対して、スナバコンデンサ２４では、１．５μＣの電荷のやり取りが起こる。このとき、スイッチング周波数が２００ｋＨｚであれば、最大でも２００ｋＨ×２×１．５μＣ＝０．６Ａの電流が流れることになる。主電流に対する電流の許容量は、１００分の１程度でも問題はないが、安全のためのマージンを確保することを考えると、１０分の１程度の見積もりが好ましい。１０分の１程度で見積もる場合、接地端子４から電子部品実装用パッド１１に流れ込む電流の実効電流値は、接地端子４を流れる主電流の実効電流値に対して、最大でも１０分の１程度である。すなわち、接地端子４における許容電流値に対して、接地端子４と電子部品実装用パッド１１との電気的な接続部における許容電流値が、１０分の１で許容されることになる。従って、接地端子４と電子部品実装用パッド１１との間の電気的な接続は、主電流を担う接地端子４の１０分の１以上に設定すればよい。   For example, consider a case where a power module with a rating of 600 V and 75 A is switched with a rise time tr and a fall time tf of about 20 ns. In this case, with respect to the commutation operation when the switching operation is performed, the snubber capacitor 24 exchanges charges of 1.5 μC. At this time, if the switching frequency is 200 kHz, a maximum current of 200 kHz × 2 × 1.5 μC = 0.6 A flows. There is no problem even if the allowable amount of current with respect to the main current is about 1/100, but an estimate of about 1/10 is preferable in consideration of securing a margin for safety. In the case of estimation with about 1/10, the effective current value of the current flowing from the ground terminal 4 to the electronic component mounting pad 11 is about 1/10 at most with respect to the effective current value of the main current flowing through the ground terminal 4. It is. That is, the allowable current value at the electrical connection portion between the ground terminal 4 and the electronic component mounting pad 11 is allowed to be 1/10 of the allowable current value at the ground terminal 4. Therefore, the electrical connection between the ground terminal 4 and the electronic component mounting pad 11 may be set to 1/10 or more of the ground terminal 4 carrying the main current.

また、本実施形態においては、主電流が流れる接地端子４から電子部品実装用パッド１１に向かって大きな熱勾配を持つように、接地端子４と電子部品実装用パッド１１との間 の熱抵抗が大きくなるように設定することも重要な用件となる。この用件により、接地端子４と電子部品実装用パッド１１との間の電気接続容量の上限が決まる。   Further, in the present embodiment, the thermal resistance between the ground terminal 4 and the electronic component mounting pad 11 is large so that there is a large thermal gradient from the ground terminal 4 through which the main current flows toward the electronic component mounting pad 11. Setting it to be large is also an important requirement. This requirement determines the upper limit of the electrical connection capacity between the ground terminal 4 and the electronic component mounting pad 11.

このように、接地端子４と電子部品実装用パッド１１との接続方法として、熱抵抗を大きくする接続方法を採ることで、電力用半導体モジュールにおける実効インダクタンスを低減することができる。その結果、サージ電圧等に起因するノイズを抑制することが可能となる。それに加え、電子部品実装用パッド１１における温度上昇を抑制することが可能となり、スナバコンデンサ２４等の電子部品の温度上昇をも防止することができるようになる。   Thus, the effective inductance in the power semiconductor module can be reduced by adopting a connection method for increasing the thermal resistance as a connection method between the ground terminal 4 and the electronic component mounting pad 11. As a result, noise caused by a surge voltage or the like can be suppressed. In addition, the temperature rise in the electronic component mounting pad 11 can be suppressed, and the temperature rise of the electronic components such as the snubber capacitor 24 can be prevented.

同様に、電子部品実装用パッド１２と、電力用半導体素子であるトランジスタ１ａ及びダイオード２ａが搭載されているリードフレーム（パッド３）に直接に繋がっている正極端子３ａとの電気的な接続も、上記と同様の制約によって接続するのが望ましい。具体的には、電子部品実装用パッド１２を正極端子３ａに近接し且つ熱抵抗を大きくするように接続することで、電力用半導体モジュールの実効インダクタンスを低減でき、サージ電圧等のノイズを抑制することが可能となる。それに加え、電子部品実装用パッド１２における温度上昇を抑制することが可能となり、スナバコンデンサ２４等の電子部品の温度上昇をも防止することが可能となる。   Similarly, the electrical connection between the electronic component mounting pad 12 and the positive electrode terminal 3a directly connected to the lead frame (pad 3) on which the transistor 1a and the diode 2a, which are power semiconductor elements, are mounted, It is desirable to connect by the same restrictions as above. Specifically, by connecting the electronic component mounting pad 12 close to the positive electrode terminal 3a and increasing the thermal resistance, the effective inductance of the power semiconductor module can be reduced and noise such as surge voltage can be suppressed. It becomes possible. In addition, the temperature rise in the electronic component mounting pad 12 can be suppressed, and the temperature rise of the electronic components such as the snubber capacitor 24 can be prevented.

また、本実施形態では、図１（ｂ）に示すように、正極端子３ａを含むパッド３、接地端子４及び出力端子５ａを含むパッド５は、素子用放熱板２１の上に絶縁性部材２３を介して配置される。一方、スナバコンデンサ２４等の電子部品を実装する電子部品実装用パッド１１、１２は、素子用放熱板２１と熱的に絶縁された電子部品用放熱板２２の上に絶縁性部材２３を介して配置される。素子用放熱板２１と電子部品用放熱板２２とは、ヒートシンク２０の上に実装される。トランジスタ１ａ、１ｂ及びダイオード２ａ、２ｂ、パッド３、５、素子用放熱板２１、電子部品用放熱板２２及び絶縁性部材２３は、モールド樹脂１４により封止される。   In the present embodiment, as shown in FIG. 1B, the pad 3 including the positive electrode terminal 3a, the pad 5 including the ground terminal 4 and the output terminal 5a are disposed on the heat sink 21 for the element. Arranged through. On the other hand, the electronic component mounting pads 11 and 12 for mounting the electronic components such as the snubber capacitor 24 are disposed on the electronic component heat radiation plate 22 thermally insulated from the element heat radiation plate 21 via the insulating member 23. Be placed. The element heat sink 21 and the electronic component heat sink 22 are mounted on the heat sink 20. The transistors 1a and 1b and the diodes 2a and 2b, the pads 3 and 5, the element heat sink 21, the electronic component heat sink 22 and the insulating member 23 are sealed with a mold resin 14.

素子用放熱板２１と電子部品用放熱板２２との配置を説明するために、図３に、素子用放熱板２１と、電子部品用放熱板２２と、電子部品実装用パッド１１、１２との平面視での位置関係を示す。   In order to describe the arrangement of the element heat sink 21 and the electronic component heat sink 22, FIG. 3 shows the element heat sink 21, the electronic component heat sink 22, and the electronic component mounting pads 11, 12. The positional relationship in plan view is shown.

図３に示すように、トランジスタ１ａ、１ｂ及びダイオード２ａ、２ｂが配置されたパッド３、５の下側の素子用放熱板２１と、スナバコンデンサ２４が配置された電子部品実装用パッド１１、１２の下側の電子部品用放熱板２２とは、分離部である物理的な隙間２６を介して配置されている。隙間２６には、電力用半導体モジュール１０がモールド樹脂１４によって封止される際に、該モールド樹脂１４が流入する。従って、素子用放熱板２１と電子部品用放熱板２２とは、ほぼ熱的に絶縁された構成となる。   As shown in FIG. 3, the element heat sink 21 below the pads 3 and 5 where the transistors 1a and 1b and the diodes 2a and 2b are arranged, and the electronic component mounting pads 11 and 12 where the snubber capacitor 24 is arranged. The lower electronic component heat radiation plate 22 is disposed via a physical gap 26 which is a separation portion. When the power semiconductor module 10 is sealed with the mold resin 14, the mold resin 14 flows into the gap 26. Therefore, the element heat sink 21 and the electronic component heat sink 22 are substantially thermally insulated.

例えば、素子用放熱板２１と電子部品用放熱板２２との間に設けた物理的な隙間２６の幅を１ｍｍに設定し、モールド樹脂１４の熱伝導率が０．７Ｗ／ｍＫであったとすると、素子用放熱板２１と電子部品用放熱板２２との間の熱抵抗は４０Ｋ／Ｗとなる。電力用半導体モジュール１０における電力用半導体素子からヒートシンク２０への放熱の熱抵抗が３℃／Ｗであるとすると、上記の場合、トランジスタ１ａ、１ｂ及びダイオード２ａ、２ｂから発生した熱は、ほぼ、絶縁性部材２３等を介して下側の放熱板２１、２２に放熱されることになる。従って、素子用放熱板２１と電子部品用放熱板２２とは、ほぼ熱的に絶縁された構成となる。   For example, when the width of the physical gap 26 provided between the element heat sink 21 and the electronic component heat sink 22 is set to 1 mm, and the thermal conductivity of the mold resin 14 is 0.7 W / mK. The thermal resistance between the element heat sink 21 and the electronic component heat sink 22 is 40 K / W. If the thermal resistance of heat dissipation from the power semiconductor element to the heat sink 20 in the power semiconductor module 10 is 3 ° C./W, in the above case, the heat generated from the transistors 1a and 1b and the diodes 2a and 2b is approximately The heat is radiated to the lower heat sinks 21 and 22 through the insulating member 23 and the like. Therefore, the element heat sink 21 and the electronic component heat sink 22 are substantially thermally insulated.

このような構成を採ることで、トランジスタ１ａ、１ｂ及びダイオード２ａ、２ｂから発生した熱が、くびれ部１３以外からスナバコンデンサ２４に流れ込むことがなくなるので、該スナバコンデンサ２４における温度上昇を大幅に低減することが可能となる。すなわち、トランジスタ１ａ、１ｂ及びダイオード２ａ、２ｂが、動作時に高温になっても、スナバコンデンサ２４の温度を低く保つことができる。従って、トランジスタ１ａ、１ｂ及びダイオード２ａ、２ｂを安定して駆動させることが可能となる。   By adopting such a configuration, heat generated from the transistors 1a and 1b and the diodes 2a and 2b does not flow into the snubber capacitor 24 from other than the constricted portion 13, so that the temperature rise in the snubber capacitor 24 is greatly reduced. It becomes possible to do. That is, the temperature of the snubber capacitor 24 can be kept low even when the transistors 1a and 1b and the diodes 2a and 2b become high temperature during operation. Therefore, the transistors 1a and 1b and the diodes 2a and 2b can be driven stably.

以下に、接地端子４と電子部品実装用パッド１１との電気的且つ機械的接続、及び正極端子３ａと電子部品実装用パッド１２との電気的且つ機械的接続の実施例を説明する。   Hereinafter, examples of the electrical and mechanical connection between the ground terminal 4 and the electronic component mounting pad 11 and the electrical and mechanical connection between the positive terminal 3a and the electronic component mounting pad 12 will be described.

まず、正極端子３ａを含むパッド３、接地端子４、出力端子５ａを含むパッド５、及び電子部品実装用パッド１１、１２を、１つのリードフレームをパターニングして作製する方法を説明する。   First, a method of manufacturing the pad 3 including the positive terminal 3a, the ground terminal 4, the pad 5 including the output terminal 5a, and the electronic component mounting pads 11 and 12 by patterning one lead frame will be described.

図１（ａ）に示すように、本実施形態では、接地端子４と電子部品実装用パッド１１との間、及び正極端子３ａと電子部品実装用パッド１２との間は、互いに対向する側面の一部同士が接続されてなるくびれ部１３によって電気的且つ機械的に接続される。このくびれ部１３の断面積及び長さを調整することで、抵抗及び熱抵抗を調整することが可能となる。   As shown in FIG. 1A, in this embodiment, the ground terminal 4 and the electronic component mounting pad 11 and the positive electrode terminal 3a and the electronic component mounting pad 12 have side surfaces facing each other. They are electrically and mechanically connected by a constricted portion 13 formed by connecting parts. By adjusting the cross-sectional area and the length of the constricted portion 13, the resistance and the thermal resistance can be adjusted.

図２に、電子部品実装用パッド１１、１２におけるくびれ部１３のくびれ幅と電子部品実装用パッド１１、１２の温度との関係を示す。くびれ幅が１ｍｍ以下になると、素子実装用のパッド３、接地端子４と、電子部品実装用パッド１１、１２との間の熱抵抗が大きくなり、電力用半導体素子が１７５℃のときに、電子部品実装用パッド１１、１２の温度を１２５℃以下に設定できることが分かった。なお、図２では、入力する電力は１０Ｗとし、リードフレーム（パッド）の厚さは１ｍｍとし、くびれ部１３の長さは２ｍｍとしている。   FIG. 2 shows the relationship between the constriction width of the constricted portion 13 in the electronic component mounting pads 11 and 12 and the temperature of the electronic component mounting pads 11 and 12. When the constriction width is 1 mm or less, the thermal resistance between the element mounting pad 3 and the ground terminal 4 and the electronic component mounting pads 11 and 12 becomes large, and when the power semiconductor element is 175 ° C., It was found that the temperature of the component mounting pads 11 and 12 can be set to 125 ° C. or lower. In FIG. 2, the input power is 10 W, the thickness of the lead frame (pad) is 1 mm, and the length of the constricted portion 13 is 2 mm.

このようにして構成された電力用半導体モジュール１０の電気特性についてテストした試験結果を図６（ａ）及び図６（ｂ）に示す。   FIG. 6A and FIG. 6B show test results for testing the electrical characteristics of the power semiconductor module 10 configured as described above.

図６（ａ）は、比較例であって、スナバコンデンサ２４を設けない場合のターンオフ時の波形を表している。一方、図６（ｂ）は、本実施形態であって、スナバコンデンサ２４を設けた場合のターンオフ時の波形を表している。図６（ａ）、図６（ｂ）に示すように、本実施形態に係る電力用半導体モジュール１０は、比較例に対して電源等の条件を同一にした場合においても、スナバコンデンサ２４を配置することで、サージ電圧を大幅に抑制できることが分かる。   FIG. 6A is a comparative example, and shows a waveform at turn-off when the snubber capacitor 24 is not provided. On the other hand, FIG. 6B shows a waveform at the time of turn-off when the snubber capacitor 24 is provided in the present embodiment. As shown in FIGS. 6A and 6B, the power semiconductor module 10 according to the present embodiment includes the snubber capacitor 24 even when the conditions such as the power source are the same as those of the comparative example. By doing so, it is understood that the surge voltage can be greatly suppressed.

（第１の実施形態の第１応用例）
第１の実施形態の第１応用例として、図示はしていないが、正極端子３ａを含むパッド３、接地端子４、及び出力端子５ａを含むパッド５と、電子部品実装用パッド１１、１２とを別々のフレームとして組み立てる例でも実現可能である。この例は、前述のくびれ部１３の代わりに、Ａｌワイヤを用いるものである。この例では、Ａｌワイヤを接続するための工数は増加するが、リードフレームの形状は簡素化されるため、リードフレームの加工は容易になる。この場合、熱抵抗が銅（Ｃｕ）よりも大きいアルミニウム（Ａｌ）により構成されたＡｌワイヤを用いて、接地端子４と電子部品実装用パッド１１との間を電気的に接続し、同様に、正極端子３ａと電子部品実装用パッド１２との間を電気的に接続する。 (First application example of the first embodiment)
As a first application example of the first embodiment, although not shown, the pad 3 including the positive terminal 3a, the pad 5 including the ground terminal 4 and the output terminal 5a, and the electronic component mounting pads 11 and 12 It is also possible to assemble them as separate frames. In this example, an Al wire is used in place of the constricted portion 13 described above. In this example, the man-hour for connecting the Al wire is increased, but since the shape of the lead frame is simplified, the processing of the lead frame is facilitated. In this case, by using an Al wire made of aluminum (Al) having a thermal resistance larger than that of copper (Cu), the ground terminal 4 and the electronic component mounting pad 11 are electrically connected. The positive electrode terminal 3a and the electronic component mounting pad 12 are electrically connected.

（第１の実施形態の第１変形例）
図４（ａ）に、第１の実施形態の第１変形例として、電力用半導体モジュール１００の構成を説明する。電力用半導体モジュール１００は、第１の実施形態で説明した２ｉｎ１電力用半導体モジュール１０の１単位を、３単位分含む構成である。 (First modification of the first embodiment)
FIG. 4A illustrates a configuration of a power semiconductor module 100 as a first modification of the first embodiment. The power semiconductor module 100 is configured to include one unit of the 2-in-1 power semiconductor module 10 described in the first embodiment for three units.

図４（ａ）に示すように、電力用半導体モジュール１００は、電源端子５２、接地端子５１並びに３相の出力端子、すなわち、Ｗ相出力端子５３、Ｖ相出力端子５４及びＵ相出力端子５５を備えたケース５０に組み込むことで、３相出力の電力用半導体モジュールを実現している。ケース５０に設けられた電源端子５２と電力用半導体モジュール１０の正極端子３ａとは、接合部５６において接合される。ケース５０に設けられた接地端子５１と電力用半導体モジュール１０の接地端子４は、接合部５７において接合される。ケース５０に設けられたＷ相出力端子５３、Ｖ相出力端子５４及びＵ相出力端子５５と、電力用半導体モジュール１０の出力端子５ａとは、それぞれ接合部５８において接合される。   As shown in FIG. 4A, the power semiconductor module 100 includes a power terminal 52, a ground terminal 51, and three-phase output terminals, that is, a W-phase output terminal 53, a V-phase output terminal 54, and a U-phase output terminal 55. Incorporating into a case 50 having a three-phase output power semiconductor module is realized. The power supply terminal 52 provided in the case 50 and the positive electrode terminal 3 a of the power semiconductor module 10 are joined at the joining portion 56. The ground terminal 51 provided in the case 50 and the ground terminal 4 of the power semiconductor module 10 are joined at the joint portion 57. The W-phase output terminal 53, the V-phase output terminal 54 and the U-phase output terminal 55 provided in the case 50 and the output terminal 5 a of the power semiconductor module 10 are joined at the joint 58.

図４（ｂ）に、電力用半導体モジュール１００、すなわち各電力用半導体モジュール１０をそれぞれ制御する制御基板６０を組み付けた構成を示す。図４（ｂ）に示すように、電力用半導体モジュール１００には、ケース５０の内部において、３つの電力用半導体モジュール１０の上方を覆うように、各トランジスタ及び各ダイオードを制御する複数の駆動素子６１を搭載した制御基板６０が配置される。各電力用半導体モジュール１０におけるゲート端子６及びソース端子７は、それぞれ制御基板６０の各接続部６２と接続される。   FIG. 4B shows a configuration in which the power semiconductor module 100, that is, the control board 60 that controls each power semiconductor module 10 is assembled. As shown in FIG. 4B, the power semiconductor module 100 includes a plurality of driving elements that control each transistor and each diode so as to cover the top of the three power semiconductor modules 10 inside the case 50. A control board 60 on which 61 is mounted is disposed. The gate terminal 6 and the source terminal 7 in each power semiconductor module 10 are connected to the connection portions 62 of the control board 60, respectively.

（第１の実施形態の第２変形例）
図５（ａ）に、第２変形例として、電力用半導体モジュール１００の内部だけでなく、電力用半導体モジュール１００の外部にもスナバコンデンサを実装する例を示す。 (Second modification of the first embodiment)
FIG. 5A shows an example in which a snubber capacitor is mounted not only inside the power semiconductor module 100 but also outside the power semiconductor module 100 as a second modification.

この変形例では、図５（ａ）に示すように、３つの電力用半導体モジュール１０のそれぞれに対して、１つずつのスナバコンデンサ４３を配置している。スナバコンデンサ４３は、第２スナバコンデンサの一例である。   In this modification, as shown in FIG. 5A, one snubber capacitor 43 is arranged for each of the three power semiconductor modules 10. The snubber capacitor 43 is an example of a second snubber capacitor.

（第１の実施形態の第３変形例）
図５（ｂ）に、第３変形例の半導体モジュールを示す。第３変形例では、図５（ｂ）に示すように、ケース５０に設けられた電源端子５２及び接地端子５１に対して、まとめて１つのスナバコンデンサ４３を配置している。 (Third Modification of First Embodiment)
FIG. 5B shows a semiconductor module of a third modification. In the third modified example, as shown in FIG. 5B, one snubber capacitor 43 is collectively arranged for the power supply terminal 52 and the ground terminal 51 provided in the case 50.

（第２の実施形態）
以下、第２の実施形態に係る電力用半導体モジュールについて、図７（ａ）及び図７（ｂ）を参照しながら説明する。図７（ａ）は本実施形態に係る放熱板の平面構成を示し、図７（ｂ）は、トランジスタ１ａ、１ｂ等が実装されたパッド３、５等が絶縁性部材（図示せず）を介して素子用放熱領域２５ａの上に配置された構成を表している。ここでは、スナバコンデンサ２４は省略している。 (Second Embodiment)
Hereinafter, the power semiconductor module according to the second embodiment will be described with reference to FIGS. 7 (a) and 7 (b). FIG. 7A shows a planar configuration of the heat sink according to the present embodiment, and FIG. 7B shows an insulating member (not shown) in which pads 3, 5, etc. on which transistors 1 a, 1 b, etc. are mounted. The structure arrange | positioned on the element thermal radiation area | region 25a is shown. Here, the snubber capacitor 24 is omitted.

図７（ａ）に示すように、本実施形態に係る電力用半導体モジュールを構成する放熱板２５は、素子用放熱板２１に対応する素子用放熱領域２５ａと電子部品用放熱板２２に対応する電子部品用放熱領域２５ｂとの間に、放熱板２５の表裏方向に貫通する分離部である切り込み部２５ｃを設け、これらを一体に形成している。切り込み部２５ｃは、電子部品用放熱領域２５ｂを囲うと共に、その外側の端部が、放熱板２５の側端面から所定の間隔をおいて内側に設けられている。   As shown in FIG. 7A, the heat sink 25 constituting the power semiconductor module according to this embodiment corresponds to the element heat dissipation area 25 a corresponding to the element heat sink 21 and the electronic component heat sink 22. A notch portion 25c, which is a separation portion penetrating in the front and back direction of the heat dissipation plate 25, is provided between the electronic component heat dissipation region 25b and formed integrally. The cut portion 25 c surrounds the electronic component heat dissipation area 25 b, and an outer end portion thereof is provided on the inner side with a predetermined interval from the side end face of the heat dissipation plate 25.

放熱板２５を図７（ａ）に示す構成とすることで、図７（ｂ）に示すように構成した際に、放熱板２５の端部からの熱の回り込みは生じるものの、切り込み部２５ｃにより熱の伝達を遮断することができる。第２の実施形態の構成は、第１の実施形態のように放熱板を別体とする必要がないため、管理が容易である。   When the heat radiating plate 25 is configured as shown in FIG. 7 (a), when the heat radiating plate 25 is configured as shown in FIG. 7 (b), heat circulates from the end of the heat radiating plate 25, but the notch 25c Heat transfer can be cut off. The configuration of the second embodiment is easy to manage because it is not necessary to use a separate heat sink as in the first embodiment.

（第２の実施形態の一変形例）
図８（ａ）に、第２の実施形態の一変形例に係る電力用半導体モジュールを構成する放熱板の平面構成を示す。 (One Modification of Second Embodiment)
FIG. 8A shows a planar configuration of a heat radiating plate constituting a power semiconductor module according to a modification of the second embodiment.

本変形例においては、図８（ａ）及び図８（ｂ）に示すように、第２の実施形態に係る放熱板２５の素子用放熱領域２５ａと電子部品用放熱領域２５ｂとを分割する切り込み部２５ｃに代えて、放熱板２５を表裏方向に貫通しない分離部である溝部２５ｄを設けている。   In this modification, as shown in FIGS. 8A and 8B, a notch for dividing the element heat dissipation area 25a and the electronic component heat dissipation area 25b of the heat dissipation plate 25 according to the second embodiment. Instead of the portion 25c, a groove portion 25d is provided as a separation portion that does not penetrate the heat radiating plate 25 in the front and back direction.

このようにすると、溝部２５ｄの底部の厚さを薄くすることで、素子用放熱領域２５ａと電子部品用放熱領域２５ｂとの間の熱抵抗を大きくすることができ、両領域２５ａ、２５ｂの間を熱的に遮断することも可能である。   In this way, by reducing the thickness of the bottom of the groove 25d, the thermal resistance between the element heat dissipation region 25a and the electronic component heat dissipation region 25b can be increased, and the space between the regions 25a and 25b can be increased. It is also possible to thermally shut off.

以上説明したように、本発明に係る電力用半導体モジュールによれば、高温動作時においても、デバイスの高速スイッチが可能となる。特に、ＳｉＣ−ＭＯＳＦＥＴを用いて高出力化を実現する際に効果が大きい。ＳｉＣ−ＭＯＳＦＥＴは、低損失であり、高出力時にも、半導体素子での発熱は抑えられる。電力用半導体素子で発生する熱損失が小さい上に、ジャンクション温度を高温に設定できるので、冷却機構を大幅に簡略化することが可能となる。特に、車載電力変換機においては、小型化の要求が大きく、電力用半導体素子の温度は高温となるので、高周波化の重要性は高くなっている。   As described above, according to the power semiconductor module of the present invention, a high-speed switch of a device can be performed even at high temperature operation. In particular, the effect is great when realizing high output using SiC-MOSFET. The SiC-MOSFET has low loss, and heat generation in the semiconductor element can be suppressed even at high output. Since the heat loss generated in the power semiconductor element is small and the junction temperature can be set to a high temperature, the cooling mechanism can be greatly simplified. In particular, in an in-vehicle power converter, there is a great demand for miniaturization, and the temperature of a power semiconductor element becomes high, so that the importance of high frequency is increasing.

本発明に係る電力用半導体モジュールは、例えば、小型化が要求される車載電力変換機等に有用である。   The power semiconductor module according to the present invention is useful for, for example, an in-vehicle power converter that is required to be downsized.

１ａ、１ｂ トランジスタ
２ａ、２ｂ ダイオード
３ パッド
３ａ 正極端子
４ 接地端子
５ パッド
５ａ 出力端子
６ ゲート端子
７ ソース端子
８ａ、８ｂ ワイヤ線
９ ソースワイヤ線
１０ 電力用半導体モジュール
１１、１２ 電子部品実装用パッド
１３ くびれ部
１４ モールド樹脂
２０ ヒートシンク
２１ 素子用放熱板
２２ 電子部品用放熱板
２３ 絶縁性部材
２４ スナバコンデンサ
２５ 放熱板
２５ａ 素子用放熱領域
２５ｂ 電子部品用放熱領域
２５ｃ 切り込み部
２５ｄ 溝部
２６ 隙間
４３ スナバコンデンサ
５０ ケース
５１ 接地端子
５２ 電源端子
５３ Ｗ相出力端子
５４ Ｖ相出力端子
５５ Ｕ相出力端子
５６、５７、５８ 接合部
６０ 制御基板
６１ 駆動素子
６２ 接続部
１００ 電力用半導体モジュール DESCRIPTION OF SYMBOLS 1a, 1b Transistor 2a, 2b Diode 3 Pad 3a Positive terminal 4 Ground terminal 5 Pad 5a Output terminal 6 Gate terminal 7 Source terminal 8a, 8b Wire line 9 Source wire line 10 Power semiconductor module 11, 12 Electronic component mounting pad 13 Constriction part 14 Mold resin 20 Heat sink 21 Element heat sink 22 Electronic part heat sink 23 Insulating member 24 Snubber capacitor 25 Heat sink 25a Element heat dissipation area 25b Electronic part heat dissipation area 25c Cut part 25d Groove part 26 Gap 43 Snubber capacitor 50 Case 51 Ground terminal 52 Power supply terminal 53 W-phase output terminal 54 V-phase output terminal 55 U-phase output terminal 56, 57, 58 Joint 60 Control board 61 Drive element 62 Connection 100 Semiconductor module for power

Claims (10)

半導体素子を保持する第１パッドと、
前記半導体素子と電気的に接続された第１スナバコンデンサを保持する第２パッドと、
前記第１パッド及び第２パッドを保持する放熱板とを備え、
前記放熱板は、前記第１パッドの下側領域と前記第２パッドの下側領域とを互いに熱的に分離するための分離部を有する、
半導体モジュール。 A first pad for holding a semiconductor element;
A second pad holding a first snubber capacitor electrically connected to the semiconductor element;
A heat sink holding the first pad and the second pad,
The heat sink has a separation part for thermally separating a lower region of the first pad and a lower region of the second pad from each other.
Semiconductor module. 前記分離部は、前記放熱板を前記第１パッドの下側領域と前記第２パッドの下側領域とで別体に構成する隙間である、
請求項１に記載の半導体モジュール。 The separation part is a gap that constitutes the heat sink separately in a lower region of the first pad and a lower region of the second pad.
The semiconductor module according to claim 1. 前記分離部は、前記放熱板を該放熱板の表裏方向に貫通する切り込み部である、
請求項１に記載の半導体モジュール。 The separation portion is a cut portion penetrating the heat sink in the front and back direction of the heat sink.
The semiconductor module according to claim 1. 前記分離部は、前記放熱板に設けられた溝部である、
請求項１に記載の半導体モジュール。 The separation part is a groove provided in the heat dissipation plate,
The semiconductor module according to claim 1. 前記第１パッドと前記第２パッドとは、互いに対向する側面の一部同士が接続されたくびれ部によって電気的に接続されている、
請求項１〜４のいずれか１項に記載の半導体モジュール。 The first pad and the second pad are electrically connected by a constricted portion in which a part of side surfaces facing each other is connected.
The semiconductor module of any one of Claims 1-4. 前記くびれ部は、その幅が１ｍｍ以下である、
請求項５に記載の半導体モジュール。 The constricted portion has a width of 1 mm or less,
The semiconductor module according to claim 5. 前記第１パッドと前記第２パッドとは、ワイヤによって電気的に接続されている、
請求項１〜６のいずれか１項に記載の半導体モジュール。 The first pad and the second pad are electrically connected by a wire,
The semiconductor module of any one of Claims 1-6. 前記第１スナバコンデンサは、セラミックコンデンサである、
請求項１〜７のいずれか１項に記載の半導体モジュール。 The first snubber capacitor is a ceramic capacitor;
The semiconductor module of any one of Claims 1-7. 前記半導体素子、前記第１パッド、前記第１スナバコンデンサ、前記第２パッド及び前記放熱板は、モールド樹脂により封止された、
請求項１〜８のいずれか１項に記載の半導体モジュール。 The semiconductor element, the first pad, the first snubber capacitor, the second pad and the heat sink are sealed with a mold resin.
The semiconductor module of any one of Claims 1-8. 前記モールド樹脂から露出して配置された電源端子及び接地端子と、
前記モールド樹脂の外部に配置されると共に、前記電源端子及び前記接地端子と電気的に接続された第２スナバコンデンサとをさらに備えている、
請求項９に記載の半導体モジュール。 A power supply terminal and a grounding terminal that are arranged exposed from the mold resin;
A second snubber capacitor disposed outside the mold resin and electrically connected to the power supply terminal and the ground terminal;
The semiconductor module according to claim 9.
JP2014006656A 2014-01-17 2014-01-17 semiconductor module Pending JP2015135895A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014006656A JP2015135895A (en) 2014-01-17 2014-01-17 semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014006656A JP2015135895A (en) 2014-01-17 2014-01-17 semiconductor module

Publications (1)

Publication Number Publication Date
JP2015135895A true JP2015135895A (en) 2015-07-27

Family

ID=53767562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014006656A Pending JP2015135895A (en) 2014-01-17 2014-01-17 semiconductor module

Country Status (1)

Country Link
JP (1) JP2015135895A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017159081A1 (en) * 2016-03-15 2017-09-21 住友電気工業株式会社 Semiconductor module
US20180166620A1 (en) * 2016-12-09 2018-06-14 Toyoda Gosei Co., Ltd. Electronic device
JP6456454B1 (en) * 2017-10-24 2019-01-23 三菱電機株式会社 Power module
US10355619B2 (en) 2016-03-15 2019-07-16 Sumitomo Electric Industries, Ltd. Semiconductor module
JP2019186983A (en) * 2018-04-02 2019-10-24 株式会社豊田中央研究所 Snubber capacitor incorporated semiconductor power module
JP2020014377A (en) * 2019-09-04 2020-01-23 住友電気工業株式会社 Semiconductor module
KR102100859B1 (en) * 2018-11-26 2020-04-14 현대오트론 주식회사 Dual side cooling power module and manufacturing method of the same
WO2021015050A1 (en) * 2019-07-24 2021-01-28 日立オートモティブシステムズ株式会社 Electric circuit device
US10916531B2 (en) 2016-11-24 2021-02-09 Sumitomo Electric Industries, Ltd. Semiconductor module
WO2021181789A1 (en) * 2020-03-10 2021-09-16 株式会社日立製作所 Power conversion unit and power conversion device
WO2022070596A1 (en) * 2020-09-29 2022-04-07 株式会社日立製作所 Power conversion unit, power conversion device, and method for inspecting power conversion unit
WO2022138068A1 (en) * 2020-12-23 2022-06-30 株式会社デンソー Semiconductor package and electronic device using same

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017159081A1 (en) * 2016-03-15 2017-09-21 住友電気工業株式会社 Semiconductor module
JP2017168582A (en) * 2016-03-15 2017-09-21 住友電気工業株式会社 Semiconductor module
US10355619B2 (en) 2016-03-15 2019-07-16 Sumitomo Electric Industries, Ltd. Semiconductor module
US10541208B2 (en) 2016-03-15 2020-01-21 Sumitomo Electric Industries, Ltd. Semiconductor module for a power conversion circuit for reliably reducing a voltage surge
US10916531B2 (en) 2016-11-24 2021-02-09 Sumitomo Electric Industries, Ltd. Semiconductor module
US20180166620A1 (en) * 2016-12-09 2018-06-14 Toyoda Gosei Co., Ltd. Electronic device
JP2018098293A (en) * 2016-12-09 2018-06-21 豊田合成株式会社 Electronic device
JP6456454B1 (en) * 2017-10-24 2019-01-23 三菱電機株式会社 Power module
JP2019080417A (en) * 2017-10-24 2019-05-23 三菱電機株式会社 Power module
JP2019186983A (en) * 2018-04-02 2019-10-24 株式会社豊田中央研究所 Snubber capacitor incorporated semiconductor power module
KR102100859B1 (en) * 2018-11-26 2020-04-14 현대오트론 주식회사 Dual side cooling power module and manufacturing method of the same
JPWO2021015050A1 (en) * 2019-07-24 2021-01-28
WO2021015050A1 (en) * 2019-07-24 2021-01-28 日立オートモティブシステムズ株式会社 Electric circuit device
US20220263425A1 (en) * 2019-07-24 2022-08-18 Hitachi Astemo, Ltd. Electric circuit device
JP7142784B2 (en) 2019-07-24 2022-09-27 日立Astemo株式会社 electric circuit device
JP2020014377A (en) * 2019-09-04 2020-01-23 住友電気工業株式会社 Semiconductor module
WO2021181789A1 (en) * 2020-03-10 2021-09-16 株式会社日立製作所 Power conversion unit and power conversion device
JP2021145397A (en) * 2020-03-10 2021-09-24 株式会社日立製作所 Power conversion unit and power conversion device
JP7364499B2 (en) 2020-03-10 2023-10-18 株式会社日立製作所 Power conversion unit and power conversion device
EP4120338A4 (en) * 2020-03-10 2024-04-10 Hitachi Ltd Power conversion unit and power conversion device
WO2022070596A1 (en) * 2020-09-29 2022-04-07 株式会社日立製作所 Power conversion unit, power conversion device, and method for inspecting power conversion unit
WO2022138068A1 (en) * 2020-12-23 2022-06-30 株式会社デンソー Semiconductor package and electronic device using same
JP2022099720A (en) * 2020-12-23 2022-07-05 株式会社デンソー Semiconductor packages and electronic devices using the same
JP7331827B2 (en) 2020-12-23 2023-08-23 株式会社デンソー Semiconductor package and electronic device using the same

Similar Documents

Publication Publication Date Title
JP2015135895A (en) semiconductor module
US10778113B2 (en) Intelligent power module, electric vehicle, and hybrid car
JP6245365B2 (en) Half-bridge power semiconductor module and manufacturing method thereof
JP5841500B2 (en) Stacked half-bridge power module
JP6520437B2 (en) Semiconductor device
KR101998424B1 (en) Semiconductor module
JP6685414B2 (en) Power semiconductor module and power semiconductor device
US10283488B2 (en) Semiconductor module
JP2015126342A (en) Power circuit and power module
JP5596748B2 (en) Double-sided cooling power semiconductor package
JP2007234690A (en) Power semiconductor module
US11605613B2 (en) Semiconductor device
US10916531B2 (en) Semiconductor module
JP5704121B2 (en) Protection circuit for semiconductor module with snubber capacitor
JP6604926B2 (en) Semiconductor module
JP2012175070A (en) Semiconductor package
JP5652346B2 (en) Power semiconductor module
JP2012105419A (en) Electric power conversion apparatus
JP5182274B2 (en) Power semiconductor device
US20190267912A1 (en) Three-level i-type inverter and semiconductor module
JP6922450B2 (en) Semiconductor module
JP6331543B2 (en) Half-bridge power semiconductor module and manufacturing method thereof
JP2013157346A (en) Semiconductor device
JP5500553B2 (en) Gate drive device
JP2008306872A (en) Semiconductor device