JP4793981B2 - エキスパンド装置の制御方法とその制御装置 - Google Patents

エキスパンド装置の制御方法とその制御装置 Download PDF

Info

Publication number
JP4793981B2
JP4793981B2 JP2005291193A JP2005291193A JP4793981B2 JP 4793981 B2 JP4793981 B2 JP 4793981B2 JP 2005291193 A JP2005291193 A JP 2005291193A JP 2005291193 A JP2005291193 A JP 2005291193A JP 4793981 B2 JP4793981 B2 JP 4793981B2
Authority
JP
Japan
Prior art keywords
speed
chip interval
sheet
stretching
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005291193A
Other languages
English (en)
Other versions
JP2007103649A (ja
Inventor
明紀 當摩
秀二 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to JP2005291193A priority Critical patent/JP4793981B2/ja
Priority to PCT/JP2006/319472 priority patent/WO2007040181A1/ja
Priority to TW095136740A priority patent/TW200721287A/zh
Publication of JP2007103649A publication Critical patent/JP2007103649A/ja
Application granted granted Critical
Publication of JP4793981B2 publication Critical patent/JP4793981B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Description

本発明は、チップ状に個片化された板状部材、例えば半導体ウエハのチップ間隔を拡張するエキスパンド装置の制御方法とその制御装置に関する。
従来、この種のエキスパンド装置としては、例えば、特許文献１に記載されている。同文献のエキスパンド装置は、その図１と図２に示されている通り、第１フレーム（４）に第１ＵＶテープ（３）を介して支持されチップ状に個片化された板状部材のそれぞれのチップ、すなわちダイシング後の半導体ウエハ（１）のチップを第２ＵＶテープ（９）に転写する前に、予め第１ＵＶテープ（３）を引き伸ばすことによって、ダイシング後の半導体ウエハ（１）のチップ間隔を拡張している。
そして、上記の如くチップ間隔を拡張した後の各チップは、第１ＵＶテープ（３）から第２ＵＶテープ（９）に転写され、次工程のピックアップ装置でピックアップされる。なお、前記カッコ内の符号は特許文献１で用いられている符号である。
しかしながら、前記特許文献１のエキスパンド装置によると、チップ状に個片化された半導体ウエハ（１）のチップ間隔を拡張する際に、チップ間隔の測定を行なっていない。このため、当該チップのピックアップ時にピックアップ装置の認識装置、例えばカメラでチップの位置確認を行なうときに、そのチップの位置を認識する処理や認識した位置にピックアップ用のコレットの位置を合わせる補正処理に時間がかかり、処理能力が低下してしまうという問題点を有している。
特許第３０６４９７９号公報
本発明は前記問題点を解決するためになされたもので、その目的とするところは、チップ状に個片化された板状部材のそれぞれのチップをピックアップする際のピックアップ処理能力を向上させるのに好適なエキスパンド装置の制御方法とその制御装置を提供することにある。
上記目的を達成するために、本発明に係るエキスパンド装置の制御方法は、リングフレームに第１のシートを介して支持されチップ状に個片化された板状部材のそれぞれのチップ間隔を、前記第１のシートを引き伸ばして拡張するエキスパンド装置の制御方法であって、前記制御方法は、第１の速度で前記第１のシートを所定位置まで引き伸ばした後、前記チップ間隔を画像処理手段によって計測しながら前記第１の速度よりも遅い第２の速度で前記第１のシートを引き伸ばし、前記チップ間隔を所定量拡張することを特徴とするものである。
前記本発明に係るエキスパンド装置の制御方法において、前記チップ間隔の計測は、複数箇所で行い、その複数箇所の計測データの平均値と設定値とを対比するようにしてもよい。
前記本発明に係るエキスパンド装置の制御方法において、前記板状部材は、半導体ウエハまたは化合物ウエハであってよい。
前記目的を達成するために、本発明に係るエキスパンド装置の制御装置は、リングフレームに第１のシートを介して支持されチップ状に個片化された板状部材のそれぞれのチップ間隔を、前記第１のシートを引き伸ばして拡張するエキスパンド装置の制御装置であって、前記制御装置は、前記エキスパンド装置に対し、第１の速度で所定位置まで前記第１のシートを引き伸ばすための信号と、第１の速度での引き伸ばし完了後に第１の速度より遅い第２の速度で前記第１のシートを引き伸ばすための信号とを出力する出力手段と、前記第１のシート上の板状部材の画像を取り込み、その画像から前記チップ間隔を計測する画像処理手段と、前記計測したチップ間隔が所定量に達したか否かを判定する判定手段とを含み、前記第１の速度で前記第１のシートを所定位置まで引き伸ばした後、前記第２の速度での前記第１のシートの引き伸ばし動作を開始し、前記第２の速度での引き伸ばし動作を行いながら、前記画像処理手段が前記板状部材の画像を取り込み、その画像から前記チップ間隔を計測し、前記チップ間隔が所定量に達したと前記判定手段が判定したときは、前記第２の速度での引き伸ばし動作を終了し、前記チップ間隔が所定量に達していないと前記判定手段が判定したときは、前記画像の取り込み、前記チップ間隔の計測、前記チップ間隔の判定という一連の処理動作を繰り返し行なうことで、前記第２の速度での引き伸ばし動作により前記チップ間隔を所定量拡張することを特徴とするものである。
前記本発明に係るエキスパンド装置の制御装置において、前記チップ間隔の計測は、複数箇所で行い、その複数箇所の計測データの平均値と設定値とを対比するようにしてもよい。
前記本発明に係るエキスパンド装置の制御装置において、前記板状部材は、半導体ウエハまたは化合物ウエハであってよい。
本発明にあっては、上記の通り、第１の速度で所定位置まで第１のシートを引き伸ばした後、チップ状に個片化された板状部材のそれぞれのチップ間隔を画像処理手段によって計測しながら前記第１の速度よりも遅い第２の速度で前記第１のシートを引き伸ばし、前記チップ間隔を所定量拡張するという構成を採用した。このため、当該チップのピックアップ時には予め設定された所定量のチップ間隔で当該チップ間が拡張されているから、当該チップのピックアップ時にピックアップ装置の認識装置、例えばカメラでチップの位置確認を行なうときの位置認識処理や認識した位置にピックアップ用のコレットの位置を合わせる補正処理の時間を短縮することができ、ピックアップ処理能力の向上を図れるという作用効果が得られる。
以下、本発明を実施するための最良の形態について、添付した図面を参照しながら詳細に説明する。
図１は本発明を適用したエキスパンド装置とその制御装置の説明図、図２はエキスパンド装置の平面図、図３は制御装置のハードウエア構成図、図４は制御装置の処理動作を示したフローチャート、図５はチップ間隔の計測位置の説明図である。
図１に示すエキスパンド装置１は、フレーム２上に取り付け固定されたエキスパンドテーブル３を有し、このエキスパンドテーブル３の両側に配置された一対のリングフレーム保持手段４が、昇降手段としてのボールネジ機構５を介して上下動する構造になっている。
ボールネジ機構５は、フレーム２を上下方向に貫通するように配置されたネジ軸６と、前記フレーム２の下面にプーリ９Ａが回転可能に固定されるとともに当該プーリ９Ａの回転によりネジ軸６を昇降可能に支持する軸受部７とで構成されている。また、プーリ９Ａは、エンドレスベルト１０によってパルスモータ８の出力軸に固定された駆動用プーリ９に掛け回されている。これにより、パルスモータ８の回転によってネジ軸６とその先端部に取り付けられている前記リングフレーム保持手段４とが一緒に上下動する構造になっている。
板状部材としての半導体ウエハ１１は、第１のリングフレーム１２に第１のシート１３を介して支持されチップ状に個片化された状態で、エキスパンドテーブル３の上面に置かれる。このとき、第１のリングフレーム１２は、図２のように、両縁部１２ａ、１２ａがリングフレーム保持手段４の保持溝１４、１４に挿入される形態で、セットされる。なお、第１のシート１３は、紫外線硬化型の接着剤層を備えており、当該接着剤層に半導体ウエハ１１が接着され、既に紫外線が照射され粘着力が低下している。
エキスパンドテーブル３の上方にはカメラ１５を含む画像処理手段１６が設置されており、画像処理手段１６は、エキスパンドテーブル３上に置かれた第１のシート１３上の半導体ウエハ１１をカメラ１５で撮影し、その画像を取り込み、この取り込んだ画像からチップ間隔Ｇ（図５参照）を計測する。チップ間隔の計測データは画像処理手段１６から制御装置１７に出力される。
本実施形態の場合、前記チップ間隔Ｇの計測は、図５中矢印で示したように複数箇所で行い、その複数箇所の計測データの平均値と設定値とを対比する。この際、平均値の信頼性を高めるため、チップＣの欠損部Ｃ１やチップＣの脱落部Ｃ２に係る計測データ（図５中Ｄ１〜Ｄ９）は不採用とする処理がなされる。尚、前記「設定値」とは、エキスパンド装置１でこれから実際に拡張しようとする所望のチップ間隔Ｇのことであり、必要に応じて適宜変更することができる。
図３に示したように、制御装置１７は、ＣＰＵ１８、ＲＯＭ１９、ＲＡＭ２０および信号出力手段２１等、各種ハードウエア資源を備えたパーソナルコンピュータからなり、図４のフローチャートに示す処理動作を実行するプログラムも内蔵している。
前記信号出力手段２１は、エキスパンド装置１のパルスモータ８に対し、第１の速度Ｖ１で所定位置Ｐ１（図６参照）まで第１のシート１３を引き伸ばすための第１の信号Ｓ１と、第１の速度Ｖ１での引き伸ばし完了後に第１の速度Ｖ１より遅い第２の速度Ｖ２で第１のシート１３を引き伸ばすための第２の信号Ｓ２とを出力する。本実施形態の場合、第１及び第２の信号Ｓ１、Ｓ２はパルス信号が用いられる。
前記ＣＰＵ１８は、例えば、信号出力手段２１を介して前記信号Ｓ１、Ｓ２を出力する処理等を行なう。
次に、図４のフローチャートを基に制御装置１７の制御動作を説明する。
制御装置１７は、最初にステップＳｔ１で、エキスパンド装置１のパルスモータ８に対して第１の信号Ｓ１を出力する。これにより、ボールネジ機構５を介してリングフレーム保持手段４と第１のリングフレーム１２が第１の速度Ｖ１で下降し、第１のシート１３は第１の速度Ｖ１で図６の所定位置Ｐ１まで引き伸ばされる。
上記のような第１の速度Ｖ１での引き伸ばしが完了すると（Ｓｔ２）、その後、当該制御装置１７は、エキスパンド装置１のパルスモータ８に対し第２の信号Ｓ２を出力する。これにより、リングフレーム保持手段４と第１のリングフレーム１２とが一緒に第２の速度Ｖ２で下降し、第２の速度Ｖ２での第１のシート１３の引き伸ばし動作が始まる（Ｓｔ３）。
以上のようにして第２の速度Ｖ２での引き伸ばし動作が始まると、この引き伸ばし動作を行いながら、画像処理手段１６がカメラ１５からの画像を取り込み（Ｓｔ４）、この取り込んだ画像からチップ間隔Ｇを計測し（Ｓｔ５）、その計測データが画像処理手段１６から制御装置１７に出力され、チップ間隔Ｇが所定量に達したかどうかを制御装置１７が判定する（Ｓｔ６）。なお、本実施形態では計測データの平均値が設定値の許容範囲内に入ったことを所定量に達したと表現することとし、その許容範囲は適宜変更することができる。
ここで、チップ間隔Ｇが所定量に達したと判定したときには、チップ間隔Ｇを所定量とする目的は達成されたから、第２の速度Ｖ２での引き伸ばし動作を終了する（Ｓｔ７）。この一方、チップ間隔Ｇが所定量に達していないと判定したときには、更に第２の速度Ｖ２での引き伸ばし動作を行いながら、前記ステップＳｔ４に戻り、画像の取り込み（Ｓｔ４）、チップ間隔の計測（Ｓｔ５）、チップ間隔の判定（Ｓｔ６）という一連の処理動作が行われる。この一連の処理動作は、第２の速度Ｖ２での引き伸ばし動作によりチップ間隔Ｇが所定量に達するまで繰り返し行なわれ、所定量に達した時点で当該一連の処理動作は終了し、これと同時に第２の速度Ｖ２での引き伸ばし動作も終了する（Ｓｔ７）（図７参照）。
上記のような第２の速度Ｖ２での引き伸ばし動作が終了した後は、図７のように第１のリングフレーム１２の上方から、紫外線硬化型の接着剤層を備えた第２のシート２２を貼り付けた第２のリングフレーム２３が降下し、チップ間隔所定量拡張済み半導体ウエハ１１のチップＣに第２のシート２２を接着した後、第１のシート１３を剥離することによってチップＣは転写される。この転写されたチップＣは次工程のピックアップ装置でピックアップされる。
図８は、本実施形態の引き伸ばしをグラフで表した図である。同図のように、Ｘ０の引き伸ばし開始位置から所定パルスＸ１までの間は、第１の速度Ｖ１での引き伸ばし動作が行なわれ、その時点でカメラ１５が始動し、チップ間隔Ｇが所定量に達したと判定されるまでの間は、第１の速度Ｖ１より遅い第２の速度Ｖ２で連続的に引き伸ばし動作が行なわれる。
以上の説明から理解できるように、本実施形態の制御装置１７にあっては、第１の速度Ｖ１で所定位置Ｐ１まで第１のシート１３を引き伸ばした後、画像処理手段１６によって取り込まれた第１のシート１３上の半導体ウエハ１１の画像からチップ間隔Ｇを計測しながら第１の速度Ｖ１よりも遅い第２の速度Ｖ２で第１のシート１３を引き伸ばし、チップ間隔Ｇを所定量拡張する、という制御方式を採用したものである。このため、当該チップのピックアップ時には予め設定された所定量のチップ間隔で当該チップ間が拡張されているから、当該チップのピックアップ時にピックアップ装置の認識装置、例えばカメラでチップの位置確認を行なうときの位置認識処理や認識した位置にピックアップ用のコレットの位置を合わせる補正処理の時間を短縮することができ、ピックアップ処理能力の向上を図れる。
前記実施形態の制御装置１７では、画像の取り込みからチップ間隔の判定処理まで（図４のＳｔ４〜Ｓｔ６までの処理時間中）の間は、一律に同じ第２の速度Ｖ２で引き伸ばし動作が行なわれる構成を採用したが、チップ間隔の計測処理（図４のＳｔ５）中のみ第２の速度Ｖ２より更に遅い第３の速度で引き伸ばし動作が行なわれるようにしてもよい。このような構成によると、チップ間隔の計測処理に時間がかかる場合でも、その計測処理中は第２の速度より遅い第３の速度で引き伸ばし動作が行なわれるから、チップ間隔Ｇが所定量かどうかの判定結果を待っている間にチップ間隔Ｇが所定量の許容範囲を超えてしまうことを効果的に防止できる。
前記実施形態の制御装置１７においては、第１の速度Ｖ１での引き伸ばし動作が完了した後は、第２の速度Ｖ２での連続的な引き伸ばし動作に移行するようにしたが、これに代えて、間欠的な引き伸ばし動作に移行するように構成してもよい。この場合は、間欠的な引き伸ばし動作の停止中に画像処理手段によって板状部材の画像を取り込み、その画像からチップ間隔を計測して、チップ間隔を所定量拡張するものとしてよい。
図９は、間欠的な引き伸ばし動作が行なわれるときの制御装置の処理動作を示したフローチャートである。このフローチャートを基に制御装置１７の処理動作を説明する。当該制御装置１７は、最初のステップＳｔ１において、所定の速度で第１のシート１３の引き伸ばし動作を開始し、この動作が完了すると（Ｓｔ２）、次に、第１のシート１３を間欠的に引き伸ばす動作に移行する（Ｓｔ３）。そして、この間欠的な引き伸ばし動作の停止中に（Ｓｔ４）、画像処理手段１６がカメラ１５からの画像を取り込み（Ｓｔ５）、その取り込んだ画像からチップ間隔Ｇを計測し（Ｓｔ６）、この計測データが画像処理手段１６から制御装置１７に出力され、チップ間隔Ｇが所定量に達したかどうかを制御装置１７が判定する（Ｓｔ７）。ここで、チップ間隔Ｇが所定量に達したと判定したときには、それ以降、間欠的な引き伸ばし動作は行なわない（Ｓｔ８）。この一方、チップ間隔Ｇが所定量に達していないと判定したときには、前記ステップＳｔ３に戻り、間欠的な引き伸ばし動作によりチップ間隔Ｇが所定量に達するまでＳｔ３〜Ｓｔ７までの処理が繰り返し行なわれ、所定量に達した時点で、間欠的な引き伸ばし動作を終了する（Ｓｔ８）。
図１０は、間欠的に第１のシートを引き伸ばしつつその引き伸ばし量を判定する場合をグラフで表した図である。同図のように、Ｘ０の引き伸ばし開始位置から所定パルスＸ１までの間は、所定の速度Ｖ１での引き伸ばし動作が行なわれ、その時点でカメラ１５が始動し、引き伸ばし動作の停止中に、画像の取り込みとチップ間隔の判定処理が行われ、チップ間隔Ｇが所定量に達したと判定されるまで間欠的な引き伸ばし動作が行なわれる。
前記実施形態では、画像処理手段１６でチップ間隔を計測する構成を採用したが、このチップ間隔の計測処理は、制御装置１７で行なわれるように構成してもよい。この構成の場合は、画像処理手段１６から制御装置１７にカメラ１５の画像が出力され、その画像からチップ間隔を制御装置１７が計測する。
また前記実施形態では、板状部材が半導体ウエハ１１である場合を示したが、発光ダイオードを形成する窒化ガリウム（ＧａＮ）で代表される化合物ウエハであってもよい。
本発明を適用したエキスパンド装置とその制御装置の説明図。 エキスパンド装置の平面図。 制御装置のハードウエア構成図。 制御装置の処理動作を示したフローチャート。 チップ間隔の計測位置の説明図。 第１の速度での引き伸ばし動作が完了したときのエキスパンド装置の状態説明図。 第２の速度での引き伸ばし動作が完了したときのエキスパンド装置の状態説明図。 第１の速度よりも遅い第２の速度で連続的に第１のシートを引き伸ばしつつその引き伸ばし量を判定する場合のグラフ。 間欠的な引き伸ばし動作が行なわれるときの制御装置の処理動作を示したフローチャート。 間欠的に第１のシートを引き伸ばしつつその引き伸ばし量を判定する場合のグラフ。
符号の説明
１ エキスパンド装置
８ パルスモータ
１１ 半導体ウエハ（板状部材）
１２ リングフレーム
１３ 第１のシート
１６ 画像処理手段
１７ 制御装置
２２ 第２のシート

Claims (4)

  1. リングフレームに第１のシートを介して支持されチップ状に個片化された板状部材のそれぞれのチップ間隔を、前記第１のシートを引き伸ばして拡張するエキスパンド装置の制御方法であって、
    前記制御方法は、
    第１の速度で前記第１のシートを所定位置まで引き伸ばした後、前記チップ間隔を画像処理手段によって計測しながら前記第１の速度よりも遅い第２の速度で前記第１のシートを引き伸ばし、前記チップ間隔を所定量拡張すること
    を特徴とするエキスパンド装置の制御方法。
  2. 前記チップ間隔の計測は、複数箇所で行い、その複数箇所の計測データの平均値と設定値とを対比すること
    を特徴とする請求項１に記載のエキスパンド装置の制御方法。
  3. リングフレームに第１のシートを介して支持されチップ状に個片化された板状部材のそれぞれのチップ間隔を、前記第１のシートを引き伸ばして拡張するエキスパンド装置の制御装置であって、
    前記制御装置は、
    前記エキスパンド装置に対し、第１の速度で所定位置まで前記第１のシートを引き伸ばすための信号と、第１の速度での引き伸ばし完了後に第１の速度より遅い第２の速度で前記第１のシートを引き伸ばすための信号とを出力する出力手段と、
    前記第１のシート上の板状部材の画像を取り込み、その画像から前記チップ間隔を計測する画像処理手段と、
    前記計測したチップ間隔が所定量に達したか否かを判定する判定手段とを含み、
    前記第１の速度で前記第１のシートを所定位置まで引き伸ばした後、前記第２の速度での前記第１のシートの引き伸ばし動作を開始し、
    前記第２の速度での引き伸ばし動作を行いながら、前記画像処理手段が前記板状部材の画像を取り込み、その画像から前記チップ間隔を計測し、前記チップ間隔が所定量に達したと前記判定手段が判定したときは、前記第２の速度での引き伸ばし動作を終了し、前記チップ間隔が所定量に達していないと前記判定手段が判定したときは、前記画像の取り込み、前記チップ間隔の計測、前記チップ間隔の判定という一連の処理動作を繰り返し行なうことで、前記第２の速度での引き伸ばし動作により前記チップ間隔を所定量拡張すること
    を特徴とするエキスパンド装置の制御装置。
  4. 前記チップ間隔の計測は、複数箇所で行い、その複数箇所の計測データの平均値と設定値とを対比すること
    を特徴とする請求項３に記載のエキスパンド装置の制御装置。
JP2005291193A 2005-10-04 2005-10-04 エキスパンド装置の制御方法とその制御装置 Active JP4793981B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005291193A JP4793981B2 (ja) 2005-10-04 2005-10-04 エキスパンド装置の制御方法とその制御装置
PCT/JP2006/319472 WO2007040181A1 (ja) 2005-10-04 2006-09-29 エキスパンド装置の制御方法とその制御装置
TW095136740A TW200721287A (en) 2005-10-04 2006-10-03 Method and apparatus for controlling expanding apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005291193A JP4793981B2 (ja) 2005-10-04 2005-10-04 エキスパンド装置の制御方法とその制御装置

Publications (2)

Publication Number Publication Date
JP2007103649A JP2007103649A (ja) 2007-04-19
JP4793981B2 true JP4793981B2 (ja) 2011-10-12

Family

ID=37906222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005291193A Active JP4793981B2 (ja) 2005-10-04 2005-10-04 エキスパンド装置の制御方法とその制御装置

Country Status (3)

Country Link
JP (1) JP4793981B2 (ja)
TW (1) TW200721287A (ja)
WO (1) WO2007040181A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4955377B2 (ja) * 2006-12-12 2012-06-20 リンテック株式会社 チップ間隔の測定装置とその測定方法
JP4670843B2 (ja) * 2007-07-03 2011-04-13 パナソニック株式会社 シート拡張装置およびシート拡張方法
JP5345348B2 (ja) * 2008-07-15 2013-11-20 株式会社ディスコ 破断方法及び破断装置
WO2010119506A1 (ja) * 2009-04-14 2010-10-21 パイオニア株式会社 電子部品の分離装置及び方法
EP2339611B1 (en) * 2009-12-23 2015-11-11 ISMECA Semiconductor Holding SA Wafer handler comprising a vision system
JP5533695B2 (ja) * 2011-01-26 2014-06-25 豊田合成株式会社 半導体チップの製造方法および半導体チップの実装方法
JP5912274B2 (ja) * 2011-03-28 2016-04-27 株式会社東京精密 チップ分割離間装置、及びチップ分割離間方法
JP2016122708A (ja) * 2014-12-24 2016-07-07 リンテック株式会社 離間装置および離間方法
JP6896990B2 (ja) * 2017-03-27 2021-06-30 株式会社東京精密 ワーク分割方法
JP6880433B2 (ja) 2017-05-10 2021-06-02 リンテック株式会社 離間装置および離間方法
JP6996046B2 (ja) * 2017-05-10 2022-01-17 リンテック株式会社 離間装置および離間方法
JP7494067B2 (ja) 2020-09-14 2024-06-03 キオクシア株式会社 半導体装置の製造方法、及び半導体製造装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105404B2 (ja) * 1986-03-25 1995-11-13 株式会社東芝 ダイボンディング装置
JPH0666391B2 (ja) * 1988-03-30 1994-08-24 シャープ株式会社 ウェハエキスパンド装置
JP2893741B2 (ja) * 1989-08-02 1999-05-24 日本電気株式会社 電歪効果素子
JPH0541451A (ja) * 1991-08-06 1993-02-19 Sony Corp 半導体ウエハのペレタイズ方法と装置
JP3064979B2 (ja) * 1997-08-19 2000-07-12 日本電気株式会社 半導体ウェハのダイシング方法
JP2001110757A (ja) * 1999-10-06 2001-04-20 Toshiba Corp 半導体装置の製造方法
JP4306359B2 (ja) * 2003-07-25 2009-07-29 株式会社東京精密 エキスパンド方法
WO2004105109A1 (ja) * 2003-05-22 2004-12-02 Tokyo Seimitsu Co., Ltd. ダイシング装置

Also Published As

Publication number Publication date
WO2007040181A1 (ja) 2007-04-12
TW200721287A (en) 2007-06-01
JP2007103649A (ja) 2007-04-19

Similar Documents

Publication Publication Date Title
JP4793981B2 (ja) エキスパンド装置の制御方法とその制御装置
EP2287894A3 (en) Exposure apparatus, exposure method and device manufacturing method
JP2016195194A (ja) 半導体製造装置および半導体片の製造方法
TW201608665A (zh) 晶片撿拾單元、具有該撿拾單元之晶片焊接裝置以及晶片焊接方法
JP4372605B2 (ja) 電子部品搭載装置および電子部品搭載方法
JP2005508090A5 (ja)
JP2017168693A5 (ja)
KR101503151B1 (ko) 다이 본딩 장치 및 이를 이용한 다이 본딩 방법
JP2015162590A (ja) ボンディング装置およびボンディング方法
JP4955377B2 (ja) チップ間隔の測定装置とその測定方法
JP2006108281A (ja) 電子部品ピックアップ方法および電子部品搭載方法ならびに電子部品搭載装置
JP4232511B2 (ja) 半導体製造装置
JP2010199184A (ja) 剥離装置及び剥離方法
JP3482935B2 (ja) 電子部品搭載装置および電子部品搭載方法
JP5924446B1 (ja) 半導体製造装置および半導体片の製造方法
JP5888464B1 (ja) 半導体製造装置および半導体片の製造方法
JP5888463B1 (ja) 半導体製造装置および半導体片の製造方法
JP2000012571A (ja) 半導体チップのダイボンディング装置における位置決め方法
JP4134169B2 (ja) ダイボンダにおけるワーク認識方法およびダイボンダ
JP2007201115A (ja) チップ部品移載装置及びチップ部品移載方法
JP4800076B2 (ja) 部品搭載方法及び装置
JP2004103603A (ja) 半導体装置の製造方法及び製造装置
JP4734147B2 (ja) チップ部品移載方法及びチップ部品移載装置
JP2007088149A (ja) 電子部品の実装装置及び実装方法
JP2006041089A (ja) ボンディング装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110721

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110725

R150 Certificate of patent or registration of utility model

Ref document number: 4793981

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250